DAC53004RTET [TI]
具有 I2C、SPI 和 PWM 的超低功耗 4 通道 10 位智能 DAC | RTE | 16 | -40 to 125;型号: | DAC53004RTET |
厂家: | TEXAS INSTRUMENTS |
描述: | 具有 I2C、SPI 和 PWM 的超低功耗 4 通道 10 位智能 DAC | RTE | 16 | -40 to 125 |
文件: | 总87页 (文件大小:3854K) |
中文: | 中文翻译 | 下载: | 下载PDF数据表文档文件 |
DAC63004, DAC53004
ZHCSNS5A –APRIL 2021 –REVISED DECEMBER 2021
DACx3004 带自动检测型I2C、PMBus™ 或SPI 的12 位和10 位超低功耗、四路
电压和电流输出智能DAC
1 特性
2 应用
• 具有灵活配置的可编程电压或电流输出:
– 电压输出:
• 陆地移动无线电
• 脉搏血氧仪
• 光学模块
• 1LSB INL 和DNL(10 位)
• 1x、1.5x、2x、3x 和4x 增益
– 电流输出:
• 标准笔记本电脑
3 说明
• 1LSB INL 和DNL(8 位)
• 25μA 至250μA 的单极和双极输出范围选
项
12 位 DAC63004 和 10 位 DAC53004 (DACx3004) 是
引脚兼容系列超低功耗四通道、缓冲型、电压输出和电
流输出智能数模转换器 (DAC)。这些 DACx3004 支持
高阻态断电模式,并在断电情况下支持高阻态输出。
DAC 输出提供一个强制检测选项,可用作可编程比较
器和电流阱。多功能 GPIO、函数生成和 NVM 使这些
智能 DAC 适用于无处理器的应用和设计重复使用。这
些器件自动检测 I2C、PMBus 和 SPI 接口,并包含内
部基准。
• 电压输出模式具有35μA/通道IDD
• 适合所有通道的可编程比较器模式
• 当VDD 关闭时提供高阻抗输出
• 高阻抗和电阻下拉断电模式
• 50MHz SPI 兼容型接口
• 自动检测的I2C、PMBus™ 或SPI 接口
– 1.62V VIH (VDD = 5.5V)
这些功能集与微型封装和超低功耗相结合,使这些智能
DAC 成为陆地移动无线电、脉搏血氧仪、笔记本电脑
和其他电池供电应用实现偏置、校准和波形生成的理想
选择。
• 可配置为多种功能的通用输入/输出(GPIO)
• 生成预定义的波形:正弦波、三角形波、锯齿波
• 用户可编程的非易失性存储器(NVM)
• 内部、外部或电源作为基准
• 宽工作电压范围:
器件信息
封装(1)
器件型号
封装尺寸(标称值)
– 电源:1.8V 至5.5V
– 温度范围:-40˚C 至+125˚C
• 微型封装:16 引脚WQFN (3mm × 3mm)
DACx3004
WQFN (16)
3.00mm x 3.00mm
(1) 如需了解所有可用封装,请参阅数据表末尾的可订购产品附
录。
CAP
VDD
VREF
TX-VCO
RX-VCO
LDO
Internal
Reference
NVM
DAC
BUF
DAC
REG
VOUT/
IOUT
SDA/SCLK
SCL/SYNC
A0/SDI
DAC
BUF
DAC
REG
VOUT/
IOUT
Crystal
Oscillator
DAC
BUF
DAC
REG
VOUT/
IOUT
GPIO/SDO
DAC
BUF
DAC
REG
VOUT/
IOUT
Power
Amplifier
Output Configuration
Logic
DACx3004
AGND
简化版方框图
用于陆地移动无线电实现偏置的DACx3004
本文档旨在为方便起见,提供有关TI 产品中文版本的信息,以确认产品的概要。有关适用的官方英文版本的最新信息,请访问
www.ti.com,其内容始终优先。TI 不保证翻译的准确性和有效性。在实际设计之前,请务必参考最新版本的英文版本。
English Data Sheet: SLASEX2
DAC63004, DAC53004
ZHCSNS5A –APRIL 2021 –REVISED DECEMBER 2021
www.ti.com.cn
Table of Contents
1 特性................................................................................... 1
2 应用................................................................................... 1
3 说明................................................................................... 1
4 Revision History.............................................................. 2
5 引脚配置和功能................................................................. 3
6 规格................................................................................... 5
6.1 绝对最大额定值...........................................................5
6.2 ESD 等级.................................................................... 5
6.3 建议的操作条件...........................................................5
6.4 热性能信息..................................................................5
6.5 电气特性:电压输出....................................................7
6.6 电气特性:电流输出....................................................9
6.7 电气特性:比较器模式..............................................10
6.8 电气特性:通用.........................................................11
6.9 时序要求:I2C 标准模式............................................12
6.10 时序要求:I2C 快速模式..........................................12
6.11 时序要求:I2C 超快速模式...................................... 12
6.12 时序要求:SPI 写入操作.........................................13
6.13 时序要求:SPI 读取和菊花链操作(FSDO = 0).......13
6.14 时序要求:SPI 读取和菊花链操作(FSDO = 1).......13
6.15 时序要求:GPIO.....................................................14
6.16 时序图..................................................................... 14
6.17 典型特性:电压输出................................................16
6.18 典型特性:电流输出................................................21
6.19 典型特性:比较器................................................... 26
6.20 典型特性:通用.......................................................27
7 详细说明.......................................................................... 28
7.1 Overview...................................................................28
7.2 功能方框图................................................................28
7.3 特性说明....................................................................29
7.4 器件功能模式............................................................ 31
7.5 编程...........................................................................47
7.6 寄存器映射................................................................55
8 应用和实现.......................................................................74
8.1 应用信息....................................................................74
8.2 典型应用....................................................................74
9 电源相关建议...................................................................77
10 布局............................................................................... 77
10.1 布局指南..................................................................77
10.2 Layout Example...................................................... 77
11 Device and Documentation Support..........................78
11.1 接收文档更新通知................................................... 78
11.2 支持资源..................................................................78
11.3 Trademarks............................................................. 78
11.4 Electrostatic Discharge Caution..............................78
11.5 术语表..................................................................... 78
12 Mechanical, Packaging, and Orderable
Information.................................................................... 78
4 Revision History
注:以前版本的页码可能与当前版本的页码不同
Changes from Revision * (April 2021) to Revision A (December 2021)
Page
• 将DACx3004 器件状态从预告信息(预发布)更改为量产数据(正在供货)....................................................1
Copyright © 2022 Texas Instruments Incorporated
2
Submit Document Feedback
Product Folder Links: DAC63004 DAC53004
DAC63004, DAC53004
ZHCSNS5A –APRIL 2021 –REVISED DECEMBER 2021
www.ti.com.cn
5 引脚配置和功能
FB3
OUT3
OUT2
FB2
1
2
3
4
12
11
10
9
FB0
OUT0
OUT1
FB1
Thermal Pad
Not to scale
图5-1. RTE 封装、16 引脚WQFN,俯视图
表5-1. 引脚功能
引脚
类型
输入
说明
编号
名称
通道3 的电压反馈引脚。在电压输出模式下,连接至OUT3 以实现闭环放大器输出。在电流输出模式
下,保持FB3 引脚未连接,以尽可能减少泄漏电流。
1
FB3
2
3
OUT3
OUT2
DAC 通道3 的模拟输出电压。
DAC 通道2 的模拟输出电压。
输出
输出
通道2 的电压反馈引脚。在电压输出模式下,连接至OUT2 以实现闭环放大器输出。在电流输出模式
下,保持FB2 引脚未连接,以尽可能减少泄漏电流。
4
5
6
7
FB2
输入
通用输入/输出可配置为LDAC、PD、PROTECT、RESET、SDO 和STATUS。对于STATUS 和
输入/输出 SDO,需使用外部上拉电阻器将引脚连接到IO 电压。如果未使用,需使用外部电阻器将GPIO 引脚连
接到VDD 或AGND。此引脚可以在VDD 之前斜升。
GPIO/SDO
SCL/SYNC
A0/SDI
I2C 串行接口时钟或SPI 芯片选择输入。此引脚必须使用外部上拉电阻器连接到IO 电压。此引脚可以
在VDD 之前斜升。
输出
用于I2C 的地址配置引脚或用于SPI 的串行数据输入。
对于A0,需将此引脚连接到VDD、AGND、SDA 或SCL 以进行地址配置(节7.5.2.2.1)。
输入
对于SDI,无需上拉或下拉此引脚。此引脚可以在VDD 之前斜升。
双向I2C 串行数据总线或SPI 时钟输入。在I2C 模式下,必须使用外部上拉电阻器将此引脚连接到IO
电压。此引脚可以在VDD 之前斜升。
8
9
SDA/SCLK
FB1
输入/输出
通道1 的电压反馈引脚。在电压输出模式下,连接至OUT1 以实现闭环放大器输出。在电流输出模式
下,保持FB1 引脚未连接,以尽可能减少泄漏电流。
输入
10
11
OUT1
OUT0
DAC 通道1 的模拟输出电压。
DAC 通道0 的模拟输出电压。
输出
输出
通道0 的电压反馈引脚。在电压输出模式下,连接至OUT0 以实现闭环放大器输出。在电流输出模式
下,保持FB0 引脚未连接,以尽可能减少泄漏电流。
12
FB0
输入
13
14
15
CAP
用于内部LDO 的外部旁路电容器。在CAP 和AGND 间连接一个电容器(约1.5μF)。
功率
接地
功率
模拟接地
(AGND)
此器件上用于所有电路的接地参考点。
电源电压。
VDD
外部基准输入。在VREF 和AGND 间连接一个电容器(约0.1μF)。
当外部基准未使用时,应使用一个上拉电阻器连接到VDD。此引脚不得在VDD 之前斜升。如果使用外
部基准,需确保基准在VDD 之后斜升。
16
VREF
功率
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
3
Product Folder Links: DAC63004 DAC53004
DAC63004, DAC53004
ZHCSNS5A –APRIL 2021 –REVISED DECEMBER 2021
www.ti.com.cn
表5-1. 引脚功能(continued)
引脚
类型
名称
说明
编号
—
将散热焊盘连接至AGND。
散热焊盘
接地
Copyright © 2022 Texas Instruments Incorporated
4
Submit Document Feedback
Product Folder Links: DAC63004 DAC53004
DAC63004, DAC53004
ZHCSNS5A –APRIL 2021 –REVISED DECEMBER 2021
www.ti.com.cn
6 规格
6.1 绝对最大额定值
在自然通风条件下的工作温度范围内测得(除非另有说明)(1)
最小值
–0.3
-0.3
最大值
单位
VDD
6
V
电源电压,VDD(至AGND
GND 的数字输入
CAP(至AGND
VFBX(至AGND
VOUTX(至AGND
外部基准电压,VREF(至AGND
)
VDD + 0.3
1.65
V
V
A
-0.3
)
-0.3
VDD + 0.3
VDD + 0.3
VDD + 0.3
10
V
)
-0.3
V
)
VREF
-0.3
V
)
-10
mA
°C
°C
流入除OUTx 引脚以外的任何引脚的电流
TJ
-40
150
结温
Tstg
150
–65
贮存温度
(1) 超出绝对最大额定值运行可能会对器件造成永久损坏。绝对最大额定值并不表示器件在这些条件下或在建议运行条件以外的任何其他条
件下能够正常运行。如果超出建议运行条件但在绝对最大额定值范围内使用,器件可能不会完全正常运行,这可能影响器件的可靠性、
功能和性能并缩短器件寿命。
6.2 ESD 等级
值
单位
人体放电模式(HBM),符合ANSI/ESDA/JEDEC JS-001,所有引脚(1)
充电器件模型(CDM),符合ANSI/ESDA/JEDEC JS-002 标准,所有引脚(2)
±2000
V(ESD)
V
静电放电
±500
(1) JEDEC 文件JEP155 规定:500V HBM 可实现在标准ESD 控制流程下安全生产。
(2) JEDEC 文件JEP157 规定:250V CDM 可实现在标准ESD 控制流程下安全生产。
6.3 建议的操作条件
在自然通风条件下的工作温度范围内测得(除非另有说明)
最小值
标称值
最大值
单位
VDD
VREF
VIH
1.7
5.5
V
V
提供给接地端的正电源电压(AGND
)
1.7
VDD
提供给接地端的外部基准电压(AGND
)
1.62
V
数字输入高电压,1.7V < VDD ≤5.5V
数字输入低电压
VIL
0.4
15
V
CCAP
TA
0.5
-40
CAP 引脚上的外部电容器
环境温度
μF
°C
125
6.4 热性能信息
DACx3004
热指标(1)
RTE (WQFN)
单位
16 引脚
49
RθJA
RθJC(top)
RθJB
ΨJT
°C/W
°C/W
°C/W
°C/W
°C/W
结至环境热阻
50
结至外壳(顶部)热阻
结至电路板热阻
24.1
1.1
结至顶部特征参数
结至电路板特征参数
24.1
ΨJB
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
5
Product Folder Links: DAC63004 DAC53004
DAC63004, DAC53004
ZHCSNS5A –APRIL 2021 –REVISED DECEMBER 2021
www.ti.com.cn
DACx3004
RTE (WQFN)
16 引脚
热指标(1)
单位
RθJC(bot)
(1) 有关新旧热指标的信息,请参阅半导体和IC 封装热指标应用报告。
8.7
°C/W
结至外壳(底部)热阻
Copyright © 2022 Texas Instruments Incorporated
6
Submit Document Feedback
Product Folder Links: DAC63004 DAC53004
DAC63004, DAC53004
ZHCSNS5A –APRIL 2021 –REVISED DECEMBER 2021
www.ti.com.cn
6.5 电气特性:电压输出
所有最小/最大规格的条件为TA = –40°C 至+125°C,所有典型规格的条件为TA = 25°C,1.7V ≤VDD ≤5.5V,DAC 基准连
接至VDD,增益= 1x,DAC 输出引脚(OUT) 具有阻性负载(RL = 5kΩ至AGND)和容性负载(CL = 200pF 至AGND),
且数字输入处于VDD 或AGND(除非另有说明)
参数
测试条件
最小值
典型值
最大值
单位
静态性能
分辨率
DAC63004
DAC53004
DAC63004
DAC53004
12
10
-4
位
4
1
积分非线性(1)
INL
LSB
LSB
mV
-1
微分非线性(1)
DNL
-1
1
6
6
12
15
将0d 编码至DAC,外部基准,VDD= 5.5V
将0d 编码至DAC,内部VREF,增益= 4x,VDD = 5.5V
将0d 编码至DAC
零代码误差(4)
零代码误差温度系数(4)
±10
µV/°C
1.7V ≤VDD < 2.7V,FBx 引脚短接到OUTx,
DAC 代码:12 位分辨率为32d,10 位分辨率为8d
-0.75
0.3
0.25
0.75
0.5
偏移误差(4) (6)
%FSR
2.7V ≤VDD ≤5.5V,FBx 引脚短接到OUTx,
DAC 代码:12 位分辨率为32d,10 位分辨率为8d
–0.5
FBx 引脚短接到OUTx,
DAC 代码:12 位分辨率为32d,10 位分辨率为8d
偏移误差温度系数(4)
增益误差(4)
±0.0003
0.25
%FSR/°C
%FSR
端点代码之间:12 位分辨率为32d 至4064d,10 位分辨率为
8d 至1016d
0.5
–0.5
端点代码之间:12 位分辨率为32d 至4064d,10 位分辨率为
8d 至1016d
增益误差温度系数(4)
±0.0008
%FSR/°C
-1
1
1.7V ≤VDD < 2.7V,DAC(满量程)
2.7V ≤VDD ≤5.5V,DAC(满量程)
DAC 处于满量程
满量程误差(4) (6)
%FSR
-0.5
0.5
满量程误差温度系数(4)
±0.0008
%FSR/°C
输出
0
VDD
200
V
基准连接到VDD
输出电压
RL = 无限,相位裕度= 30°
相位裕度= 30°
容性负载(2)
CL
pF
1000
VDD = 1.7V,满量程输出短接至AGND 或
零标度输出短接至VDD
15
50
60
VDD = 2.7V,满量程输出短接至AGND 或
零标度输出短接至VDD
mA
短路电流
VDD = 5.5V,满量程输出短接至AGND 或
零标度输出短接至VDD
至VDD(DAC 输出空载,内部基准= 1.21V),
0.2
0.8
V
V
DD ≥1.21V ☓ 增益+ 0.2V
至VDD 和AGND(DAC 输出空载,VDD 上的外部基准,增益=
1x,VREF 引脚未短接至VDD)
输出电压余量(2)
%FSR
至VDD 和AGND(VDD = 5.5V 时ILOAD = 10mA,
VDD = 2.7V 时ILOAD = 3mA,VDD = 1.8V 时ILOAD = 1mA),
10
V
DD 处外部基准,增益= 1x,VREF 引脚未短接至VDD
DAC 输出已启用,内部基准(增益= 1.5x 或2x)或外部基准
在VDD(增益= 1x),VREF 引脚未短接至VDD
400
325
500
600
485
FB 直流输出阻抗(3)
kΩ
ZO
V
400
DAC 输出已启用,内部VREF,增益= 3x 或4x
0.25
mV/V
电源抑制比(直流)
内部VREF,增益= 2x,DAC 处于中标度,VDD = 5V ±10%
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
7
Product Folder Links: DAC63004 DAC53004
DAC63004, DAC53004
ZHCSNS5A –APRIL 2021 –REVISED DECEMBER 2021
www.ti.com.cn
6.5 电气特性:电压输出(continued)
所有最小/最大规格的条件为TA = –40°C 至+125°C,所有典型规格的条件为TA = 25°C,1.7V ≤VDD ≤5.5V,DAC 基准连
接至VDD,增益= 1x,DAC 输出引脚(OUT) 具有阻性负载(RL = 5kΩ至AGND)和容性负载(CL = 200pF 至AGND),
且数字输入处于VDD 或AGND(除非另有说明)
参数
测试条件
最小值
典型值
最大值
单位
动态性能
1/4 至3/4 标度和3/4 至1/4 标度趋稳至10%FSR,
20
25
VDD = 5.5V
tsett
µs
输出电压建立时间
1/4 至3/4 标度和3/4 至1/4 标度趋稳至10%FSR,
VDD = 5.5V,内部VREF,增益= 4x
VDD = 5.5V
0.3
75
V/µs
mV
转换率
启动时(DAC 输出被禁用)
启动时(DAC 输出被禁用),RL = 100kΩ
加电干扰幅度
200
DAC 输出从禁用至启用(DAC 寄存器处于零标度),RL
100kΩ
=
250
50
mV
输出使能干扰幅度
f = 0.1Hz 至10Hz,DAC 位于中标度,VDD = 5.5V
Vn
µVPP
输出噪声电压(峰峰值)
内部VREF,增益= 4x,f = 0.1Hz 至10Hz,
DAC 处于中标度,VDD = 5.5V
90
0.35
0.9
f = 1kHz,DAC 位于中标度,VDD = 5.5V
µV/√Hz
输出噪声密度
内部VREF,增益= 4x,f = 1kHz,DAC 处于中标度,
VDD = 5.5V
内部VREF,增益= 4x,200mV 50Hz 或60Hz 正弦波叠加在电
源电压上,DAC 处于中标度
电源抑制比(交流)(3)
-68
dB
10
15
nV-s
mV
中标度周围±1LSB 变化(包括馈通)
中标度周围±1LSB 变化(包括馈通)
代码变化干扰脉冲
代码变化干扰脉冲幅度
电源
正常运行,DAC 处于满量程,数字引脚静态,外部基准处于
VDD,但VREF 引脚未短接至VDD
流入VDD 的电流(4) (5)
IDD
35
50
µA/ch
(1) 在DAC 输出空载的情况下测量。对于端点代码之间的外部基准和内部基准VDD ≥1.21 x 增益+ 0.2V:12 位分辨率为32d 至4064d,
10 位分辨率为8d 至1016d。
(2) 根据设计和特征确定;未经生产测试。
(3) 当使用内部基准时,相对于基准值以200mV 余量指定。
(4) 在DAC 输出空载的情况下测量。
(5) 总功耗的计算方式为IDD x (上电通道总数) + (睡眠模式电流)。
(6) 当DAC 通道长期配置为IOUT 模式,然后切换到VOUT 模式时,VOUT 模式可以显示参数漂移。
Copyright © 2022 Texas Instruments Incorporated
8
Submit Document Feedback
Product Folder Links: DAC63004 DAC53004
DAC63004, DAC53004
ZHCSNS5A –APRIL 2021 –REVISED DECEMBER 2021
www.ti.com.cn
6.6 电气特性:电流输出
所有最小/最大规格的条件为TA = –40°C 至+125°C,所有典型规格的条件为TA = 25°C,1.7V ≤VDD ≤5.5V,±250µA 输
出范围,且数字输入处于VDD 或AGND(除非另有说明)
参数
测试条件
最小值
典型值
最大值
单位
静态性能
分辨率
8
位
电流输出范围为0µA 至25µA 时,DAC 代码介于10d
和255d 之间; 对于其他范围,DAC 代码介于0d 和
255d 之间
INL
-1
1
1
LSB
积分非线性
电流输出范围为0µA 至25µA 时,DAC 代码介于10d
和255d 之间; 对于其他范围,DAC 代码介于0d 和
255d 之间
DNL
-1
LSB
微分非线性
偏移误差
±1.5
5
DAC 输出范围:0µA 至25µA,DAC 处于代码10d
DAC 输出范围:0µA 至50µA、0µA 至125µA 和0µA
至250µA;DAC 为零标度
%FSR
-5
所有单极负范围,DAC 为零标度
DAC 输出范围:±25µA、±50µA、±125µA 和
±250µA;DAC 为中标度
±1
DAC 输出范围:0µA 至25µA,DAC 代码介于10d 和
255d 之间
±1.5
DAC 输出范围:0µA 至50µA、0µA 至125µA 和0µA
至250µA;DAC 代码介于0d 和255d 之间
±1.5
±5
%FSR
增益误差
所有单极负范围,DAC 代码介于0d 和255d 之间
DAC 输出范围:±25µA、±50µA、±125µA 和
±250µA;DAC 代码介于0d 和255d 之间
±1.3
输出
200
400
400
400
60
DAC 输出范围:0µA 至25µA,至VDD 和至AGND
DAC 输出范围:0µA 至50µA,0µA 至125µA 和0µA
至250µA;至VDD
输出顺从电压(1)
mV
所有单极负范围,至VDD
DAC 输出范围:±25µA、±50µA、±125µA 和
±250µA;至VDD 和至AGND
OUT 直流输出阻抗(2)
DAC 处于中标度,DAC 输出保持在VDD/2
MΩ
ZO
I
DAC 为中标度,输出范围:0µA 至25µA,VDD 从
4.5V 更改为5.5V
0.28
0.33
0.83
0.23
DAC 处于中标度,所有单极正范围,VDD 从4.5V 更改
为5.5V
LSB/V
电源抑制比(直流)
DAC 处于中标度,所有单极负范围,VDD 从4.5V 更改
为5.5V
DAC 处于中标度,所有双极范围,VDD 从4.5V 更改为
5.5V
动态性能
在8 位分辨率下,1/4 至3/4 标度和3/4 至1/4 标度趋
稳至1 LSB,VDD = 5.5V,OUTx 引脚上的共模电压为
VDD/2
tsett
60
µs
输出电流稳定时间
0.1Hz 至10Hz,DAC 处于中标度,
VDD = 5.5V,±250µA 输出范围
Vn
150
1
nAPP
nA/√Hz
LSB/V
输出噪声电流(峰峰值)
输出噪声密度
f = 1kHz,DAC 处于中标度,
VDD = 5.5V,±250µA 输出范围
±250µA 输出范围,200mV 50Hz 或60Hz 正弦波叠加
在电源电压上,DAC 处于中标度
电源抑制比(交流)(3)
0.65
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
9
Product Folder Links: DAC63004 DAC53004
DAC63004, DAC53004
ZHCSNS5A –APRIL 2021 –REVISED DECEMBER 2021
www.ti.com.cn
6.6 电气特性:电流输出(continued)
所有最小/最大规格的条件为TA = –40°C 至+125°C,所有典型规格的条件为TA = 25°C,1.7V ≤VDD ≤5.5V,±250µA 输
出范围,且数字输入处于VDD 或AGND(除非另有说明)
参数
测试条件
最小值
典型值
最大值
单位
电源
正常工作,DAC 处于中标度,所有单极输出范围,数
字引脚静态
18
42
24
50
正常工作,DAC 满量程,±25µA 输出范围,数字引脚
静态
正常工作,DAC 满量程,±50µA 输出范围,数字引脚
静态
流入VDD 的电流(3) (4)
IDD
56
70
µA/ch
正常工作,DAC 满量程,±125µA 输出范围,数字引脚
静态
98
120
200
正常工作,DAC 满量程,±250µA 输出范围,数字引脚
静态
167
(1) 在DAC 代码0d 和255d 之间测得。
(2) 根据设计和特征确定;未经生产测试。
(3) 流入VDD 的电流不考虑OUTx 引脚上拉取或灌入的负载电流。VREF 引脚连接到VDD。
(4) 总功耗的计算方式为IDD x (上电通道总数) + (睡眠模式电流)。
6.7 电气特性:比较器模式
所有最小/最大规格的条件为TA = –40°C 至+125°C,所有典型规格的条件为TA = 25°C,1.7V ≤VDD ≤5.5V,DAC 基准连
接至VDD,增益= 1x(电压输出模式),DAC 输出引脚(OUT) 具有阻性负载(RL = 5kΩ至AGND)和容性负载(CL =
200pF 至AGND),且数字输入处于VDD 或AGND(除非另有说明)
参数
测试条件
最小值 典型值
最大值 单位
静态性能
1.7V ≤VDD≤5.5V,DAC 处于中标度,比较器输入处
于高阻态且DAC 采用外部基准工作
mV
)
偏移误差(1) (2)
-5
0
4
5
VDD = 5.5V,外部基准,TA = 125°C,FBx 处于高阻态
模式,DAC 处于满量程,VFB 为0V 或DAC 处于零标
度,VFB 为1.84V,10 年连续运行的额定漂移
偏移误差时间漂移(1)
mV
输出
0
0
VDD
VDD (1/3 –1/100)
VREF 连接到VDD,FBx 电阻器网络连接到接地
VREF 连接到VDD,FBx 电阻器网络与地断开
ILOAD = 100μA,输出处于开漏模式
V
输入电压
VOL
0.1
10
V
逻辑低输出电压
动态性能
DAC 处于中标度且具有10 位分辨率,FBx 输入处于高
阻态,FBx 节点处的转换步长为(VDAC –2LSB) 至
(VDAC + 2LSB),转换时间在输出的10% 至90% 之间
测得,输出电流为100μA,比较器输出配置为推挽模
式,DAC 输出的负载电容器为25pF
tresp
µs
输出响应时间
(1) 根据设计和特征确定;未经生产测试。
(2) 此规格不包括DAC 的总体未调误差(TUE)。
Copyright © 2022 Texas Instruments Incorporated
10
Submit Document Feedback
Product Folder Links: DAC63004 DAC53004
DAC63004, DAC53004
ZHCSNS5A –APRIL 2021 –REVISED DECEMBER 2021
www.ti.com.cn
6.8 电气特性:通用
所有最小/最大规格的条件为TA = –40°C 至+125°C,所有典型规格的条件为TA = 25°C,1.7V ≤VDD ≤5.5V,DAC 基准连
接至VDD,增益= 1x(电压输出模式)或±250µA 输出范围(电流输出模式),DAC 输出引脚(OUT) 在电压输出模式下具有
阻性负载(RL = 5kΩ至AGND)以及容性负载(CL = 200pF 至AGND),且数字输入处于VDD 或AGND(除非另有说明)
参数
测试条件
最小值
典型值
最大值
单位
内部基准
初始精度
基准输出温度系数(1) (2)
外部基准
REF 输入阻抗(1) (3)
EEPROM
TA = 25°C
1.1979
1.212
1.224
V
50 ppm/ °C
192
V
kΩ/ch
20000
1000
50
–40°C ≤TA ≤+85°C
TA = 125°C
寿命(1)
周期
年
数据保留(1)
TA = 25°C
EEPROM 编程写入周期时间(1)
200
ms
从电源有效(VDD ≥1.7V) 到输出有效状态(EEPROM
中编程的输出状态)所用的时间,CAP 引脚上具有
0.5µF 电容器
器件启动时间(1)
5
ms
数字输入
电压输出模式,中标度DAC 输出静态,超快速模式,
SCL 切换
20
10
nV-s
pF
数字馈通
引脚电容
每引脚
断电模式
DAC 处于睡眠模式,内部基准关断,外部基准电压为
5.5V
28
DAC 处于睡眠模式,内部基准已启用,通过内部基准
的额外电流
流入VDD 的电流(1)
10
12.5
1.5
IDD
µA
DAC 通道已启用,内部基准已启用,在电压输出模式
下每个DAC 通道通过内部基准的额外电流
DAC 处于深度睡眠模式,内部基准断电,SDO 模式禁
用
3
流入VDD 的电流
高阻抗输出
10
DAC 处于高阻态输出模式,1.7V ≤VDD ≤5.5V
VDD = 0V,VOUT ≤1.5V,VDD 和AGND 之间的去耦
电容= 0.1μF
200
nA
µA
ILEAK
流入VOUTX 和VFBX 的电流
VDD = 0V,1.5V < VOUT ≤5.5V,VDD 和AGND 之间
的去耦电容= 0.1μF
500
±2
VDD 和AGND 之间的电阻为100kΩ,VOUT ≤1.25V,
OUTx 引脚上具有10kΩ串联电阻
(1) 根据设计和特征确定;未经生产测试。
(2) 在–40°C 和+125°C 条件下测得,并计算了斜率。
(3) DAC 通道的阻抗以并联方式连接。
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
11
Product Folder Links: DAC63004 DAC53004
DAC63004, DAC53004
ZHCSNS5A –APRIL 2021 –REVISED DECEMBER 2021
www.ti.com.cn
6.9 时序要求:I2C 标准模式
所有输入信号的时间从VIL 到Vpull-up 的70%,1.7V ≤VDD ≤5.5V,–40°C ≤TA ≤+125°C,且1.7V ≤Vpull-up ≤VDD
最小值
标称值
最大值
单位
kHz
µs
fSCL
100
SCL 频率
tBUF
4.7
4
停止条件和启动条件之间的总线空闲时间
重复启动后的保持时间
重复启动设置时间
停止条件设置时间
数据保持时间
tHDSTA
tSUSTA
tSUSTO
tHDDAT
tSUDAT
tLOW
µs
4.7
4
µs
µs
0
ns
250
4700
4000
ns
数据设置时间
ns
SCL 时钟低电平周期
SCL 时钟高电平周期
时钟和数据下降时间
时钟和数据上升时间
数据有效时间
tHIGH
tF
ns
ns
ns
µs
µs
300
1000
3.45
3.45
tR
tVD_DAT
tVD_ACK
数据有效确认时间
6.10 时序要求:I2C 快速模式
所有输入信号的时间从VIL 到Vpull-up 的70%,1.7V ≤VDD ≤5.5V,–40°C ≤TA ≤+125°C,且1.7V ≤Vpull-up ≤VDD
最小值
标称值
最大值
单位
kHz
µs
fSCL
400
SCL 频率
tBUF
1.3
0.6
停止条件和启动条件之间的总线空闲时间
重复启动后的保持时间
重复启动设置时间
停止条件设置时间
数据保持时间
tHDSTA
tSUSTA
tSUSTO
tHDDAT
tSUDAT
tLOW
µs
0.6
µs
0.6
µs
0
ns
100
1300
600
ns
数据设置时间
ns
SCL 时钟低电平周期
SCL 时钟高电平周期
时钟和数据下降时间
时钟和数据上升时间
数据有效时间
tHIGH
tF
ns
ns
ns
µs
µs
300
300
0.9
0.9
tR
tVD_DAT
tVD_ACK
数据有效确认时间
6.11 时序要求:I2C 超快速模式
所有输入信号的时间从VIL 到Vpull-up 的70%,1.7V ≤VDD ≤5.5V,–40°C ≤TA ≤+125°C,且1.7V ≤Vpull-up ≤VDD
最小值
标称值
最大值
单位
MHz
µs
fSCL
1
SCL 频率
tBUF
0.5
0.26
0.26
0.26
0
停止条件和启动条件之间的总线空闲时间
重复启动后的保持时间
重复启动设置时间
停止条件设置时间
数据保持时间
tHDSTA
tSUSTA
tSUSTO
tHDDAT
tSUDAT
tLOW
µs
µs
µs
ns
50
ns
数据设置时间
0.5
µs
SCL 时钟低电平周期
SCL 时钟高电平周期
时钟和数据下降时间
时钟和数据上升时间
数据有效时间
tHIGH
tF
0.26
µs
ns
ns
µs
µs
120
120
tR
tVD_DAT
tVD_ACK
0.45
0.45
数据有效确认时间
Copyright © 2022 Texas Instruments Incorporated
12
Submit Document Feedback
Product Folder Links: DAC63004 DAC53004
DAC63004, DAC53004
ZHCSNS5A –APRIL 2021 –REVISED DECEMBER 2021
www.ti.com.cn
6.12 时序要求:SPI 写入操作
所有输入信号都在tr = tf = 1V/ns(VIO 的10% 至90%)时指定,而且从(VIL + VIH) / 2 的电压电平开始,
1.7V ≤VIO ≤5.5V,1.7V ≤VDD ≤5.5V 且–40°C ≤TA ≤+125°C
最小值
标称值
最大值
单位
f(SCL)
50
MHz
串行时钟频率
tSCLKHIGH
tSCLLOW
tSDIS
9
9
ns
ns
ns
ns
ns
ns
ns
µs
µs
SCLK 高电平时间
SCLK 低电平时间
8
SDI 建立时间
tSDIH
8
SDI 保持时间
tCSS
18
10
50
2
CS 到SCLK 下降沿建立时间
SCLK 下降沿到CS 上升沿
CS 高电平时间
tCSH
tCSHIGH
tDACWAIT
tBCASTWAIT
同一通道的顺序DAC 更新等待时间
广播DAC 更新等待时间
2
6.13 时序要求:SPI 读取和菊花链操作(FSDO = 0)
所有输入信号都在tr = tf = 1V/ns(VIO 的10% 至90%)时指定,而且从(VIL + VIH) / 2 的电压电平开始,
1.7V ≤VIO ≤5.5V,1.7V ≤VDD ≤5.5V,–40°C ≤TA ≤+125°C 且FSDO = 0
最小值
标称值
最大值
单位
f(SCL)
1.25
MHz
串行时钟频率
tSCLKHIGH
tSCLLOW
tSDIS
350
350
8
ns
ns
ns
ns
ns
ns
µs
ns
SCLK 高电平时间
SCLK 低电平时间
SDI 建立时间
tSDIH
8
SDI 保持时间
tCSS
400
400
1
SYNC 到SCLK 下降沿建立时间
SCLK 下降边沿到SYNC 上升边沿
SYNC 高电平时间
tCSH
tCSHIGH
tSDODLY
300
SCLK 上升沿到SDO 下降沿,IOL ≤5mA,CL = 20pF。
6.14 时序要求:SPI 读取和菊花链操作(FSDO = 1)
所有输入信号都在tr = tf = 1V/ns(VIO 的10% 至90%)时指定,而且从(VIL + VIH) / 2 的电压电平开始,
1.7V ≤VIO ≤5.5V,1.7V ≤VDD ≤5.5V,–40°C ≤TA ≤+125°C 且FSDO = 1
最小值
标称值
最大值
单位
f(SCL)
2.5
MHz
串行时钟频率
tSCLKHIGH
tSCLLOW
tSDIS
175
175
8
ns
ns
ns
ns
ns
ns
µs
ns
SCLK 高电平时间
SCLK 低电平时间
SDI 建立时间
tSDIH
8
SDI 保持时间
tCSS
300
300
1
SYNC 到SCLK 下降沿建立时间
SCLK 下降边沿到SYNC 上升边沿
SYNC 高电平时间
tCSH
tCSHIGH
tSDODLY
300
SCLK 上升沿到SDO 下降沿,IOL ≤5mA,CL = 20pF。
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
13
Product Folder Links: DAC63004 DAC53004
DAC63004, DAC53004
ZHCSNS5A –APRIL 2021 –REVISED DECEMBER 2021
www.ti.com.cn
6.15 时序要求:GPIO
所有输入信号都在tr = tf = 1V/ns(VIO 的10% 至90%)时指定,而且从(VIL + VIH) / 2 的电压电平开始,
1.7V ≤VIO ≤5.5V,1.7V ≤VDD ≤5.5V 且–40°C ≤TA ≤+125°C
最小值
标称值
最大值
单位
GPI 高电平时间(1)
tGPIHIGH
tGPILOW
tGPAWGD
tCS2LDAC
tSTP2LDAC
tLDACW
2
µs
GPI 低电平时间(1)
2
µs
µs
µs
µs
µs
LDAC 下降沿至DAC 更新延迟(2)
SYNC 上升沿到LDAC 下降沿
I2C 停止位上升沿到LDAC 下降沿
LDAC 低电平时间
2
1
1
2
(1) SCL、SDA、A0 和A1 引脚可配置为GPIO,以执行特定于通道或与通道无关的不同操作。GPIO 的实际响应时间由所配置功能提供的
延迟和DAC 的稳定时间决定。
(2) GPIO 可配置为特定于通道的或全局的LDAC 功能。
6.16 时序图
Low byte ACK cycle
tR
tLOW
tF
SCL
tSUSTA
tHDSTA
tHIGH
tSUSTO
tHDDAT
tSUDAT
tHDSTA
SDA
tBUF
S
P
S
P
图6-1. I2C 时序图
tCSS
tCSH
tCSHIGH
SYNC
SCLK
SDI
tSCLKLOW
tSCLKHIGH
tSDIH
tSDIS
Bit 23
Bit 1
Bit 0
GPIO/
LDAC
tCS2LDAC
tLDACW
图6-2. SPI 写入时序图
Copyright © 2022 Texas Instruments Incorporated
14
Submit Document Feedback
Product Folder Links: DAC63004 DAC53004
DAC63004, DAC53004
ZHCSNS5A –APRIL 2021 –REVISED DECEMBER 2021
www.ti.com.cn
tCSHIGH
tCSS
tCSH
SYNC
SCLK
tSCLKLOW tSCLKHIGH
FIRST READ COMMAND
Bit 23
ANY COMMAND
SDI
Bit 22
Bit 0
Bit 23
Bit 23
Bit 1
Bit 0
Bit 0
tSDIS tSDIH
SDO
Bit 1
FSDO = 0
tSDODLY
DATA FROM FIRST READ COMMAND
tSDODZ
SDO
Bit 23
Bit 1 Bit 0
FSDO = 1
tSDODLY
DATA FROM FIRST READ COMMAND
图6-3. SPI 读取时序图
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
15
Product Folder Links: DAC63004 DAC53004
DAC63004, DAC53004
ZHCSNS5A –APRIL 2021 –REVISED DECEMBER 2021
www.ti.com.cn
6.17 典型特性:电压输出
TA = 25°C,VDD = 5.5V,外部基准= 5.5V,增益= 1x,12 位分辨率且DAC 输出为空载(除非另有说明)
4
3.2
2.4
1.6
0.8
0
4
3.2
2.4
1.6
0.8
0
-0.8
-1.6
-2.4
-3.2
-4
-0.8
-1.6
-2.4
-3.2
-4
Channel 0
Channel 1
Channel 2
Channel 3
Channel 0
Channel 1
Channel 2
Channel 3
32
544
1056 1568 2080 2592 3104 3616 4064
Code
32
544
1056 1568 2080 2592 3104 3616 4064
Code
内部基准,增益= 4x
图6-5. 电压输出INL 与数字输入代码间的关系
图6-4. 电压输出INL 与数字输入代码间的关系
4
3.2
2.4
1.6
0.8
0
4
3.2
2.4
1.6
0.8
0
-0.8
-1.6
-2.4
-3.2
-4
-0.8
-1.6
-2.4
-3.2
-4
CH0 MAX
CH1 MAX
CH2 MAX
CH3 MAX
CH0 MIN
CH0 MAX
CH1 MAX
CH2 MAX
CH3 MAX
CH0 MIN
CH1 MIN
CH2 MIN
CH3 MIN
CH1 MIN
CH2 MIN
CH3 MIN
-40 -25 -10
5
20 35 50 65 80 95 110 125
Temperature (C)
1.8
2.725
3.65
Supply Voltage (V)
4.575
5.5
图6-6. 电压输出INL 与温度间的关系
图6-7. 电压输出INL 与电源电压间的关系
1
0.8
0.6
0.4
0.2
0
1
0.8
0.6
0.4
0.2
0
Channel 0
Channel 1
Channel 2
Channel 3
Channel 0
Channel 1
Channel 2
Channel 3
-0.2
-0.4
-0.6
-0.8
-1
-0.2
-0.4
-0.6
-0.8
-1
32
544
1056 1568 2080 2592 3104 3616 4064
32
544
1056 1568 2080 2592 3104 3616 4064
Code
Code
内部基准,增益= 4x
图6-9. 电压输出DNL 与数字输入代码间的关系
图6-8. 电压输出DNL 与数字输入代码间的关系
Copyright © 2022 Texas Instruments Incorporated
16
Submit Document Feedback
Product Folder Links: DAC63004 DAC53004
DAC63004, DAC53004
ZHCSNS5A –APRIL 2021 –REVISED DECEMBER 2021
www.ti.com.cn
6.17 典型特性:电压输出(continued)
TA = 25°C,VDD = 5.5V,外部基准= 5.5V,增益= 1x,12 位分辨率且DAC 输出为空载(除非另有说明)
1
0.8
0.6
0.4
0.2
0
1
0.8
0.6
0.4
0.2
0
-0.2
-0.4
-0.6
-0.8
-1
-0.2
-0.4
-0.6
-0.8
-1
CH0 MAX
CH1 MAX
CH2 MAX
CH3 MAX
CH0 MIN
CH1 MIN
CH2 MIN
CH3 MIN
CH0 MAX
CH1 MAX
CH2 MAX
CH3 MAX
CH0 MIN
CH1 MIN
CH2 MIN
CH3 MIN
-40 -25 -10
5
20 35 50 65 80 95 110 125
Temperature (C)
1.8
2.725
3.65
Supply Voltage (V)
4.575
5.5
图6-10. 电压输出DNL 与温度间的关系
图6-11. 电压输出DNL 与电源电压间的关系
1.5
1.2
0.9
0.6
0.3
0
-0.3
-0.6
-0.9
-1.2
-1.5
Channel 0
Channel 1
Channel 2
Channel 3
0
512 1024 1536 2048 2560 3072 3584 4095
Code
内部基准,增益= 4x
图6-13. 电压输出TUE 与数字输入代码间的关系
图6-12. 电压输出TUE 与数字输入代码间的关系
1.5
1.2
0.9
0.6
0.3
0
1.5
1.2
0.9
0.6
0.3
0
-0.3
-0.6
-0.9
-1.2
-1.5
-0.3
-0.6
-0.9
-1.2
-1.5
Channel 0
Channel 0
Channel 1
Channel 2
Channel 3
Channel 1
Channel 2
Channel 3
-40 -25 -10
5
20 35 50 65 80 95 110 125
1.8
2.725
3.65
4.575
5.5
Temperature (C)
Supply Voltage (V)
DAC 通道位于中标度
DAC 通道位于中标度
图6-14. 电压输出TUE 与温度间的关系
图6-15. 电压输出TUE 与电源电压间的关系
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
17
Product Folder Links: DAC63004 DAC53004
DAC63004, DAC53004
ZHCSNS5A –APRIL 2021 –REVISED DECEMBER 2021
www.ti.com.cn
6.17 典型特性:电压输出(continued)
TA = 25°C,VDD = 5.5V,外部基准= 5.5V,增益= 1x,12 位分辨率且DAC 输出为空载(除非另有说明)
0.5
0.4
0.3
0.2
0.1
0
0.5
0.4
0.3
0.2
0.1
0
-0.1
-0.2
-0.3
-0.4
-0.5
-0.1
-0.2
-0.3
-0.4
-0.5
Channel 0
Channel 1
Channel 2
Channel 3
Channel 0
Channel 1
Channel 2
Channel 3
-40 -25 -10
5
20 35 50 65 80 95 110 125
-40 -25 -10
5
20 35 50 65 80 95 110 125
Temperature (C)
Temperature (C)
图6-16. 电压输出偏移误差与温度间的关系
图6-17. 电压输出增益误差与温度间的关系
2.76
LDAC (1 V/div)
VOUT (1 LSB/div)
2.758
2.756
2.754
2.752
2.75
2.748
2.746
2.744
2.742
2.74
Channel 0
Channel 1
Channel 2
Channel 3
-5
-3.75 -2.5 -1.25
0
1.25
2.5
3.75
5
Load Current (mA)
0
10
20
30
40
50
Time (s)
DAC 通道位于中标度
图6-19. 电压输出代码对代码干扰- 上升沿
图6-18. 电压输出与负载电流间的关系
LDAC (1 V/div)
VOUT (1 LSB/div)
Trigger (1 V/div)
VOUT (1 V/div)
Settling Band (+10% FSR)
Settling Band (-10% FSR)
0
10
20
30
40
50
0
10
20
30
40
50
Time (s)
Time (s)
零标度到满量程摆幅
图6-21. 电压输出建立时间- 上升沿
图6-20. 电压输出代码对代码干扰- 下降沿
Copyright © 2022 Texas Instruments Incorporated
18
Submit Document Feedback
Product Folder Links: DAC63004 DAC53004
DAC63004, DAC53004
ZHCSNS5A –APRIL 2021 –REVISED DECEMBER 2021
www.ti.com.cn
6.17 典型特性:电压输出(continued)
TA = 25°C,VDD = 5.5V,外部基准= 5.5V,增益= 1x,12 位分辨率且DAC 输出为空载(除非另有说明)
Trigger (1 V/div)
VOUT (1 V/div)
Settling Band (+10% FSR)
Settling Band (-10% FSR)
VDD (1 V/div)
VOUT (15 mV/div)
0
200
400
600
800 1000 1200 1400 1600
Time (s)
0
10
20
30
40
50
Time (s)
满量程到零标度摆幅
图6-22. 电压输出建立时间- 下降沿
DAC 处于高阻态断电模式
图6-23. 电压输出加电干扰
CH0 (1 V/div)
CH1 (1 V/div)
CH2 (1 mV/div)
CH3 (1 V/div)
VDD (1 V/div)
VOUT (1 mV/div)
0
5
10
15
20
Time (s)
25
30
35
40
0
200
400
600
800 1000 1200 1400 1600
Time (s)
通道2 是受扰对象,所有其他通道都是干扰源
图6-25. 电压输出通道间串扰
DAC 处于零标度
图6-24. 电压输出断电干扰
3
2.7
2.4
2.1
1.8
1.5
1.2
0.9
0.6
0.3
0
2
1.8
1.6
1.4
1.2
1
0.8
0.6
0.4
0.2
0
10 2030 50 100 200 5001000
Frequency (Hz)
10000
100000
10 2030 50 100 200 5001000
Frequency (Hz)
10000
100000
内部基准,增益= 4x
图6-26. 电压输出噪声密度
图6-27. 电压输出噪声密度
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
19
Product Folder Links: DAC63004 DAC53004
DAC63004, DAC53004
ZHCSNS5A –APRIL 2021 –REVISED DECEMBER 2021
www.ti.com.cn
6.17 典型特性:电压输出(continued)
TA = 25°C,VDD = 5.5V,外部基准= 5.5V,增益= 1x,12 位分辨率且DAC 输出为空载(除非另有说明)
35
30
25
20
15
10
5
25
20
15
10
5
0
0
-5
-5
-10
-15
-20
-25
-30
-35
-10
-15
-20
-25
0
1
2
3
4
5
6
7
8
9
10
0
1
2
3
4
5
6
7
8
9
10
Time (s)
Time (s)
内部基准,增益= 4x,f = 0.1Hz 至10Hz
f = 0.1Hz 至10Hz
图6-28. 电压输出闪烁噪声
图6-29. 电压输出闪烁噪声
10
0
-10
-20
-30
-40
-50
-60
-70
10 2030 50 100 200 5001000
Frequency (Hz)
10000
100000
图6-30. 电压输出交流PSRR 与频率间的关系
Copyright © 2022 Texas Instruments Incorporated
20
Submit Document Feedback
Product Folder Links: DAC63004 DAC53004
DAC63004, DAC53004
ZHCSNS5A –APRIL 2021 –REVISED DECEMBER 2021
www.ti.com.cn
6.18 典型特性:电流输出
TA = 25°C,VDD = 5.5V,输出范围:±250μA(除非另有说明)
1
0.8
0.6
0.4
0.2
0
1
0.8
0.6
0.4
0.2
0
-0.2
-0.2
-0.4
-0.6
-0.8
-1
-0.4
Channel 0
Channel 1
Channel 2
Channel 3
Channel 0
Channel 1
Channel 2
Channel 3
-0.6
-0.8
-1
0
32
64
96
128
160
192
224
255
0
32
64
96
128
160
192
224
255
Code
Code
输出范围:0μA 至250μA
图6-32. 电流输出INL 与数字输入代码间的关系
图6-31. 电流输出INL 与数字输入代码间的关系
1
0.8
0.6
0.4
0.2
0
1
0.8
0.6
0.4
0.2
0
-0.2
-0.4
-0.6
-0.8
-1
-0.2
-0.4
-0.6
-0.8
-1
Channel 0
CH0 MAX
CH1 MAX
CH2 MAX
CH3 MAX
CH0 MIN
CH1 MIN
CH2 MIN
CH3 MIN
Channel 1
Channel 2
Channel 3
0
32
64
96
128
160
192
224
255
-40 -25 -10
5
20 35 50 65 80 95 110 125
Code
Temperature (C)
输出范围:0μA 至–240μA
图6-33. 电流输出INL 与数字输入代码间的关系
图6-34. 电流输出INL 与温度间的关系
1
0.8
0.6
0.4
0.2
0
1
0.8
0.6
0.4
0.2
0
-0.2
-0.4
-0.6
-0.8
-1
-0.2
-0.4
-0.6
-0.8
-1
Channel 0
Channel 1
Channel 2
Channel 3
CH0 MAX
CH1 MAX
CH2 MAX
CH3 MAX
CH0 MIN
CH1 MIN
CH2 MIN
CH3 MIN
0
32
64
96
128
Code
160
192
224
255
1.8
2.725
3.65
Supply Voltage (V)
4.575
5.5
图6-36. 电流输出DNL 与数字输入代码间的关系
图6-35. 电流输出INL 与电源电压间的关系
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
21
Product Folder Links: DAC63004 DAC53004
DAC63004, DAC53004
ZHCSNS5A –APRIL 2021 –REVISED DECEMBER 2021
www.ti.com.cn
6.18 典型特性:电流输出(continued)
TA = 25°C,VDD = 5.5V,输出范围:±250μA(除非另有说明)
1
0.8
0.6
0.4
0.2
0
1
0.8
0.6
0.4
0.2
0
-0.2
-0.2
-0.4
-0.6
-0.8
-1
-0.4
Channel 0
Channel 1
Channel 2
Channel 3
Channel 0
Channel 1
Channel 2
Channel 3
-0.6
-0.8
-1
0
32
64
96
128
160
192
224
255
0
32
64
96
128
160
192
224
255
Code
Code
输出范围:0μA 至250μA
图6-37. 电流输出DNL 与数字输入代码间的关系
输出范围:0μA 至–240μA
图6-38. 电流输出DNL 与数字输入代码间的关系
1
0.8
0.6
0.4
0.2
0
-0.2
-0.4
-0.6
-0.8
-1
CH0 MAX
CH1 MAX
CH2 MAX
CH3 MAX
CH0 MIN
CH1 MIN
CH2 MIN
CH3 MIN
-40 -25 -10
5
20 35 50 65 80 95 110 125
Temperature (C)
图6-39. 电流输出DNL 与温度间的关系
图6-40. 电流输出DNL 与电源电压间的关系
2
1.6
1.2
0.8
0.4
0
8
6.4
4.8
3.2
1.6
0
-0.4
-0.8
-1.2
-1.6
-2
-1.6
-3.2
-4.8
-6.4
-8
Channel 0
Channel 1
Channel 2
Channel 3
Channel 0
Channel 1
Channel 2
Channel 3
0
32
64
96
128
160
192
224
255
0
32
64
96
128
160
192
224
255
Code
Code
输出范围:0μA 至250μA
图6-42. 电流输出TUE 与数字输入代码间的关系
图6-41. 电流输出TUE 与数字输入代码间的关系
Copyright © 2022 Texas Instruments Incorporated
22
Submit Document Feedback
Product Folder Links: DAC63004 DAC53004
DAC63004, DAC53004
ZHCSNS5A –APRIL 2021 –REVISED DECEMBER 2021
www.ti.com.cn
6.18 典型特性:电流输出(continued)
TA = 25°C,VDD = 5.5V,输出范围:±250μA(除非另有说明)
10
2
1.6
1.2
0.8
0.4
0
Channel 0
Channel 1
Channel 2
Channel 3
8
6
4
2
0
-0.4
-0.8
-1.2
-1.6
-2
-2
-4
Channel 0
Channel 1
Channel 2
Channel 3
-6
-8
-10
-40 -25 -10
5
20 35 50 65 80 95 110 125
0
32
64
96
128
Code
160
192
224
255
Temperature (C)
输出范围:0μA 至–240μA
图6-43. 电流输出TUE 与数字输入代码间的关系
DAC 通道位于中标度
图6-44. 电流输出TUE 与温度间的关系
2
1.5
1.2
0.9
0.6
0.3
0
1.6
1.2
0.8
0.4
0
-0.3
-0.6
-0.9
-1.2
-1.5
-0.4
-0.8
-1.2
-1.6
-2
Channel 0
Channel 1
Channel 2
Channel 3
Channel 0
Channel 1
Channel 2
Channel 3
-40 -25 -10
5
20 35 50 65 80 95 110 125
1.8
2.725
3.65
4.575
5.5
Temperature (C)
Supply Voltage (V)
DAC 通道位于中标度
图6-46. 电流输出偏移误差与温度间的关系
图6-45. 电流输出TUE 与电源电压间的关系
1.5
1.2
0.9
0.6
0.3
0
1000
800
600
400
200
0
-200
-400
-600
-800
-1000
-0.3
-0.6
-0.9
-1.2
-1.5
CH0, DAC Code = 0
CH1, DAC Code = 0
CH2, DAC Code = 0
CH3, DAC Code = 0
CH0, DAC Code = 255
Channel 0
CH1, DAC Code = 255
CH2, DAC Code = 255
CH3, DAC Code = 255
Channel 1
Channel 2
Channel 3
0
0.5
1
1.5
2
2.5
3
3.5
4
4.5
5
5.5
-40 -25 -10
5
20 35 50 65 80 95 110 125
Load Voltage (V)
Temperature (C)
图6-48. 电流输出与负载电压间的关系
图6-47. 电流输出增益误差与温度间的关系
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
23
Product Folder Links: DAC63004 DAC53004
DAC63004, DAC53004
ZHCSNS5A –APRIL 2021 –REVISED DECEMBER 2021
www.ti.com.cn
6.18 典型特性:电流输出(continued)
TA = 25°C,VDD = 5.5V,输出范围:±250μA(除非另有说明)
Trigger (1 V/div)
IOUT (Zoomed, 10A/div)
Settling Band (−1 LSB)
Settling Band (+1 LSB)
Trigger (1 V/div)
IOUT (Zoomed, 10 A/div)
Settling Band (−1 LSB)
Settling Band (+1 LSB)
0
10
20
30
40
50
0
10
20
30
40
50
Time (s)
Time (s)
图6-49. 电流输出建立时间(上升沿)
图6-50. 电流输出建立时间(下降沿)
VDD ( 1 V/div)
IOUT (40 A/div)
VDD (1 V/div)
IOUT (20 A/div)
0
500
1000
1500
2000
2500 3000
0
500
1000
1500
2000
2500
3000
Time (s)
Time (s)
EEPROM 中存储的DAC 中标度(0μA)
图6-51. 电流输出加电干扰
DAC 处于中标度(0μA)
图6-52. 电流输出断电干扰
500
200
100
50
20
10
5
2
1
Channel 1 (100 A/div)
Channel 2 (100 A/div)
Channel 3 (100 A/div)
Channel 4 (0.4 A/div)
0.5
0.2
10 20 30 50 100 200 500 10002000
Frequency (Hz)
10000 30000
0
100 200 300 400 500 600 700 800 900 1000
Time (s)
通道4 是受扰对象,所有其他通道都是干扰源
图6-53. 电流输出通道间串扰
图6-54. 电流输出交流PSRR 与频率间的关系
Copyright © 2022 Texas Instruments Incorporated
24
Submit Document Feedback
Product Folder Links: DAC63004 DAC53004
DAC63004, DAC53004
ZHCSNS5A –APRIL 2021 –REVISED DECEMBER 2021
www.ti.com.cn
6.18 典型特性:电流输出(continued)
TA = 25°C,VDD = 5.5V,输出范围:±250μA(除非另有说明)
1
2
1.8
1.6
1.4
1.2
1
0.8
0.6
0.4
0.2
0
0.8
0.6
0.4
0.2
0
10 2030 50 100 200 5001000
Frequency (Hz)
10000
100000
10 2030 50 100 200 5001000
Frequency (Hz)
10000
100000
输出范围:0μA 至250μA
图6-55. 电流输出噪声密度
图6-56. 电流输出噪声密度
30
25
20
15
10
5
0
-5
-10
-15
-20
-25
0
1
2
3
4
5
6
7
8
9
10
Time (s)
输出范围:0μA 至250μA,f = 0.1Hz 至10Hz
图6-57. 电流输出闪烁噪声
f = 0.1Hz 至10Hz
图6-58. 电流输出闪烁噪声
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
25
Product Folder Links: DAC63004 DAC53004
DAC63004, DAC53004
ZHCSNS5A –APRIL 2021 –REVISED DECEMBER 2021
www.ti.com.cn
6.19 典型特性:比较器
TA = 25°C,VDD = 5.5V,外部基准= 5.5V,增益= 1x,12 位分辨率,FBx 引脚处于高阻态模式且DAC 输出为空载(除非另
有说明)
VOUT (1 V/div)
VFB (1 LSB/div)
VOUT (1 V/div)
VFB (1 LSB/div)
0
2
4
6
8
10
0
2
4
6
8
10
Time (s)
Time (s)
推挽模式下的比较器输出
推挽模式下的比较器输出
图6-59. 比较器响应时间:低电平到高电平转换
图6-60. 比较器响应时间:高电平到低电平转换
5
4
3
2
1
0
-1
-2
-3
-4
Channel 0
Channel 1
Channel 2
Channel 3
-5
-40 -25 -10
5
20 35 50 65 80 95 110 125
Temperature (C)
图6-61. 比较器偏移误差与温度间的关系
Copyright © 2022 Texas Instruments Incorporated
26
Submit Document Feedback
Product Folder Links: DAC63004 DAC53004
DAC63004, DAC53004
ZHCSNS5A –APRIL 2021 –REVISED DECEMBER 2021
www.ti.com.cn
6.20 典型特性:通用
TA = 25°C,VDD = 5.5V,且DAC 输出为空载(除非另有说明)
1.22
1.219
1.218
1.217
1.216
1.215
1.214
1.213
1.212
1.211
1.21
1.21314
1.213126
1.213112
1.213098
1.213084
1.21307
1.213056
1.213042
1.213028
1.213014
1.213
1.8
2.725
3.65
4.575
5.5
-40 -25 -10
5
20 35 50 65 80 95 110 125
Supply Voltage (V)
Temperature (C)
内部基准
内部基准
图6-63. 内部基准与电源电压间的关系
图6-62. 内部基准与温度间的关系
30
27
24
21
18
15
12
9
3
2.5
2
VDD = 1.8 V
VDD = 3.3 V
VDD = 5.5 V
1.5
1
6
VDD = 1.8 V
VDD = 3.3 V
VDD = 5.5 V
0.5
0
3
0
-40 -25 -10
5
20 35 50 65 80 95 110 125
Temperature (C)
-40 -25 -10
5
20 35 50 65 80 95 110 125
Temperature (C)
深度睡眠模式
睡眠模式,内部基准禁用
图6-65. 断电电流与温度间的关系
图6-64. 断电电流与温度间的关系
5
4
3
2
1
0
0.5
3.5
6.5
9.5
12.5
15
External Capacitance on CAP Pin (F)
图6-66. 启动时间与CAP 引脚上电容间的关系
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
27
Product Folder Links: DAC63004 DAC53004
DAC63004, DAC53004
ZHCSNS5A –APRIL 2021 –REVISED DECEMBER 2021
www.ti.com.cn
7 详细说明
7.1 Overview
The 12-bit DAC63004 and 10-bit DAC53004 (DACx3004) are a pin-compatible family of ultra-low-power, quad-
channel, buffered voltage-output and current-output, smart digital-to-analog converters (DACs). The DAC
channels are independently configurable as voltage output or current output. The DAC outputs change to Hi-Z
when VDD is off; a feature useful in voltage-margining applications. These smart DACs contain nonvolatile
memory (NVM), an internal reference, automatically detectable I2C and SPI interface, PMBus-compatibility in I2C
mode, a force-sense output, and a general-purpose input/output. These devices support Hi-Z power-down
modes by default, which can also be configured to 10 kΩ-GND or 100 kΩ-GND using the NVM. The DACx3004
have a power-on-reset (POR) circuit that makes sure all the registers start with default or user-programmed
settings using NVM. The DACx3004 operate with either an internal reference, external reference, or with a
power supply as the reference, and provide a full-scale output between 1.8 V and 5.5 V.
The DACx3004 devices support I2C standard mode (100 kbps), fast mode (400 kbps), and fast mode plus
(1 Mbps). The I2C interface can be configured with four target addresses using the A0 pin. These devices also
support specific PMBus commands such as turn on/off, margin high or low, and more. SPI mode supports a
three-wire interface by default, with up to a 50-MHz SCLK input. The GPIO input can be configured as SDO in
the NVM for SPI read capability. The GPIO input can also be configured as FAULT-DUMP, LDAC, PD,
PROTECT, RESET, and STATUS functions. These devices support deep-sleep mode in addition to sleep
(power-down) mode. Deep-sleep mode uses the GPIO pin for power-down and wake up, in which the device
draws a very-low power-down current of 3 μA. Together with ultra-low-power operation, the DACx3004 are
designed for battery-operated applications, such as land mobile radios, medical pulse oximeters, and laptops.
The DACx3004 also include digital slew rate control, and support standard waveform generation such as sine
and cosine, triangular, and sawtooth. These devices can generate pulse-width modulation (PWM) output with the
combination of the triangular or sawtooth waveform and the FB pin. The force-sense outputs of the DAC
channels can be used as programmable comparators. Comparator mode allows programmable hysteresis,
latching comparator, and window comparator. These features enable the DACx3004 to go beyond the limitations
of a conventional DAC that depends on a processor to function. As a result of processor-less operation and the
smart feature set, the DACx3004 are called smart DACs.
7.2 功能方框图
图7-1. 功能方框图
Copyright © 2022 Texas Instruments Incorporated
28
Submit Document Feedback
Product Folder Links: DAC63004 DAC53004
DAC63004, DAC53004
ZHCSNS5A –APRIL 2021 –REVISED DECEMBER 2021
www.ti.com.cn
7.3 特性说明
7.3.1 智能数模转换器(DAC) 架构
DACx3004 器件采用每个通道均具有一个电压输出放大器和一个外部 FB 引脚和电压电流转换器的串式架构。节
7.2 显示了方框图中的DAC 架构,该架构采用1.8V 至5.5V 电源供电。DAC 的内部电压基准为1.21V。有一个选
项可以选择 VREF 引脚上的外部基准或以电源作为基准。电压输出模式使用这三个基准选项之一。电流输出模式
使用内部带隙来生成电流输出。电压和电流输出模式均支持多个可编程输出范围。
DACx3004 器件在 VDD 关闭时支持高阻态输出,能够在强制电压高达 1.25V 的条件下在输出引脚上保持极低的
泄漏电流。默认情况下,DAC 输出引脚也以高阻抗模式启动,这使得这些器件非常适合电压裕量和调节应用。要
将加电模式更改为10kΩGND 或100kΩGND,需对COMMON-CONFIG 寄存器中相应的VOUT-PDN-X 字段进
行编程,并将这些位加载到器件NVM 中。
DACx3004 器件支持每个通道的独立比较器模式。相应的FBx 引脚充当比较器的输入。DAC 架构支持使用寄存器
设置反转比较器输出。比较器输出可以是推挽式或开漏式。比较器模式支持使用裕度高 和裕度低 寄存器字段的可
编程迟滞、锁存比较器和窗口比较器。比较器输出可由器件在内部访问。
DACx3004 器件包括一个智能 功能集,可实现无处理器运行和高度集成。NVM 支持可预测的启动。在没有处理
器时,或者处理器或软件出现故障时,GPIO 在没有I2C 接口的情况下触发DAC 输出。集成功能和FBx 引脚可为
控制应用启用 PWM 输出。FBx 引脚使该器件能够用作可编程比较器。数字转换率控制和高阻态断电模式可实现
轻松的电压裕量和调节功能。
7.3.2 数字输入/输出
DACx3004 有四个数字 IO 引脚,其中包括 I2C、SPI、PMBus 和GPIO 接口。这些器件会在加电后首次成功通信
时自动检测I2C 和SPI 协议,然后连接到检测到的接口。连接接口协议后,协议中的任何更改都将被忽略。I2C 接
口使用 A0 引脚从四个地址选项中进行选择。SPI 接口默认为 3 线接口。此模式下没有回读功能。GPIO 引脚可在
寄存器映射中配置,然后编程到NVM 中作为SDO 引脚。SPI 回读模式比写入模式慢。编程接口引脚为:
• I2C:SCL、SDA、A0
• SPI:SCLK、SDI、SYNC、SDO/GPIO
GPIO 可配置为 SDO 以外的多种功能。这些是 LDAC、PD、STATUS、PROTECT、FAULT-DUMP 和 RESET。
当用作输出时,所有数字引脚都是开漏。因此,必须使用外部电阻器将所有输出引脚上拉至所需的IO 电压。
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
29
Product Folder Links: DAC63004 DAC53004
DAC63004, DAC53004
ZHCSNS5A –APRIL 2021 –REVISED DECEMBER 2021
www.ti.com.cn
7.3.3 非易失性存储器(NVM)
DACx3004 包含非易失性存储器(NVM) 位。这些存储器位是用户可编程和可擦除的,并且会断电的情况下保留设
定的值。所有寄存器位(如表 7-20 中灰色单元格高亮显示)都可以通过 COMMON-TRIGGER 寄存器中设置
NVM-PROG = 1 来存储在 NVM 中。NVM-PROG 位会自动复位。一旦发生 POR 事件,DACx3004 中所有寄存
器的默认值都将立即从NVM 加载。
DACx3004 还在 COMMON-TRIGGER 寄存器中实现了 NVM-RELOAD 位。将该位设置为 1 可以让器件启动
NVM 重新加载操作。完成后,器件将 NVM-RELOAD 位自动复位为 0。在 NVM 写入或重新加载操作期间,对器
件的所有读/写操作都会被阻止。 节 6.8 提供了 NVM 写入周期的时序规格。处理器必须等待指定的持续时间,然
后才能在SPI 或I2C 接口上恢复任何读取或写入操作。
7.3.4 Power Consumption
The power consumption of the DACx3004 in sleep mode and deep-sleep mode are provided in 节 6.20. In
normal operation, the total power consumption of the device depends on the number of channels powered on
and the output mode of each channel (voltage or current). In current-output mode, the IDD also depends on the
output range. The IDD calculation excludes the load current. For example, in the ±250 μA output mode with a
DAC setting of +125 μA, the total current drawn through the VDD pin is the total IDD plus 125 μA. The total IDD
in normal operation can be calculated using 方程式1.
3
P
= V × I
+ I
+ ∑
V
× I
DD_X
(1)
NORMAL_MODE
DD
DD_SLEEP
DD_REF
X = 0 DD
where:
• IDD_SLEEP is the current through VDD in sleep mode when all the channels and internal reference are powered
down.
• IDD_REF is the reference current, which is:
– either the current drawn by the reference input impedance when VDD is used as reference
– or the current drawn by the internal reference, if enabled
• IDD_X is the current through VDD for every powered-on channel-X.
备注
When an external reference is used, the current is calculated mainly as the current sourced from the
external reference, which is equal to the reference voltage divided by the input impedance of the
VREF pin.
Copyright © 2022 Texas Instruments Incorporated
30
Submit Document Feedback
Product Folder Links: DAC63004 DAC53004
DAC63004, DAC53004
ZHCSNS5A –APRIL 2021 –REVISED DECEMBER 2021
www.ti.com.cn
7.4 器件功能模式
7.4.1 电压输出模式
通过在 COMMON-CONFIG 寄存器的 VOUT-PDN-X 字段中选择加电选项,并使用同一寄存器中的 IOUT-PDN-X
位同时为各个通道的电流输出选项断电,可以进入每个 DAC 通道的电压输出模式。将相应通道的 OUTx 和 FBx
引脚从外部短接可以实现闭环放大器输出。FBx 引脚开路会使放大器输出饱和。要获得所需的电压输出,请选择
正确的基准选项,为所需的输出范围选择放大器增益,并在相应通道的 DAC-X-DATA 寄存器中对 DAC 代码进行
编程。
7.4.1.1 电压基准和DAC 传递函数
DACx3004 可以支持以下三种电压基准选项:内部基准、外部基准,以及以电源作为基准,如图 7-2 所示。电压
输出和比较器模式下的DAC 传递函数会根据电压基准选择而变化。
VDD
VREF
Digital
IO
EN-INT-REF
Internal
DIS-MODE-IN
Reference
IOUT-RANGE-X
MUX
VOUT-GAIN-X
VOUT-PDN-X
IOUT-PDN-X
VOUT-PDN-X
+
–
DAC Ladder
OUTx
FBx
IOUT-PDN-X
10k /100k
Internal
Bandgap
R1
R2
CMP-X-HIZ-IN-DIS or
VOUT-PDN-X (Hi-Z)
AGND
图7-2. 电压基准选择与断电逻辑
7.4.1.1.1 内部基准
DACx3004 包含默认禁用的内部基准。要启用内部基准,需将 1 写入 COMMON-CONFIG 寄存器中的位 EN-INT-
REF。内部基准生成固定的 1.21V 电压(典型值)。使用DAC-X-VOUT-CMP-CONFIG 寄存器中的VOUT-GAIN-
X 位可实现 DAC 输出电压 (VOUT) 的 1.5x、2x、3x 或 4x 增益。方程式 2 显示了使用内部基准的 DAC 传递函
数。
DAC_DATA)
V
=
× V
× GAIN
REF
(2)
OUT
N
2
其中:
• N 为分辨率(单位为位),等于10 (DAC53004) 或12 (DAC63004)。
• DAC_DATA 是加载到DAC-X-DATA 寄存器的DAC-X-DATA 位的二进制代码的十进制等效值。DAC_DATA 范
围为0 至2N –1。
• VREF 为内部基准电压,等于1.21V(典型值)
• 增益= 1.5x、2x、3x 或4x,具体取决于VOUT-X-GAIN 位。
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
31
Product Folder Links: DAC63004 DAC53004
DAC63004, DAC53004
ZHCSNS5A –APRIL 2021 –REVISED DECEMBER 2021
www.ti.com.cn
7.4.1.1.2 外部基准
默认情况下,DACx3004 采用外部基准输入工作。也可以通过适当地配置DAC-X-VOUT-CMP-CONFIG 寄存器中
的 VOUT-GAIN-X 字段来选择外部基准选项。将 1 写入 DEVICE-MODE-CONFIG 寄存器中的 DIS-MODE-IN 位
以尽可能减小IDD。外部基准电压可介于 1.7V 和VDD 之间。方程式3 显示了使用外部基准时的 DAC 传递函数。
在外部基准模式下,DAC 输出级的增益始终为1x。
备注
在瞬态和稳态条件下,外部基准都必须小于 VDD。因此,外部基准必须在 VDD 之后斜升,在 VDD 之
前斜降。
DAC_DATA)
V
=
× V
(3)
OUT
REF
N
2
其中:
• N 为分辨率(单位为位),等于10 (DAC53004) 或12 (DAC63004)。
• DAC_DATA 是加载到DAC-X-DATA 寄存器的DAC-X-DATA 字段的二进制代码的十进制等效值。DAC_DATA
范围为0 至2N –1。
• VREF 为外部基准电压。
7.4.1.1.3 电源作为基准
DACx3004 可以采用电源引脚 (VDD) 作为基准工作。方程式 4 显示了电源引脚用作基准时的 DAC 传递函数。输
出级的增益始终为1x。
DAC_DATA)
V
=
× V
(4)
OUT
DD
N
2
其中:
• N 为分辨率(单位为位),等于10 (DAC53004) 或12 (DAC63004)。
• DAC_DATA 是加载到DAC-X-DATA 寄存器的DAC-X-DATA 位的二进制代码的十进制等效值。
• DAC_DATA 范围为0 至2N –1。
• VDD 用作DAC 基准电压。
7.4.2 电流输出模式
要进入每个 DAC 通道的电流输出模式,需禁用 COMMON-CONFIG 寄存器中相应的 IOUT-PDN-X 位,并将同一
寄存器中相应的 VOUT-PDN-X 位设置为高阻态断电模式。通过写入 DAC-X-IOUT-MISC-CONFIG 寄存器中的
IOUT-RANGE-X 位可以选择所需的电流输出范围。为了尽可能减少电流输出模式中的泄漏,需断开FBx 引脚。为
了获得出色的上电干扰性能,需在为输出通道上电之前使用最小输出范围通过IOUT 模式对NVM 进行编程,然后
立即对DAC 代码和所需输出范围进行编程。方程式5 显示了输出电流的传递函数。
DAC_DATA) × I
− I
MIN
MAX
I
=
+ I
(5)
OUT
MIN
8
2
其中:
• DAC_DATA 是加载到DAC-X-DATA 位的二进制代码的十进制等效值,如节7.6.8) 所示。DAC_DATA 范围为0
至255。
• IMAX 是IOUT-RANGE-X 设置中的带符号最大电流,如节7.6.5 所示。
• IMIN 是IOUT-RANGE-X 设置中的带符号最小电流,如节7.6.5 所示。
7.4.3 比较器模式
在电压输出模式下,所有 DAC 通道均可配置为可编程比较器。要进入某个通道的比较器模式,需向相应 DAC-X-
VOUT-CMP-CONFIG 寄存器的 CMP-X-EN 位中写入 1。比较器输出可使用 CMP-X-OD-EN 位配置为推挽或开漏
Copyright © 2022 Texas Instruments Incorporated
32
Submit Document Feedback
Product Folder Links: DAC63004 DAC53004
DAC63004, DAC53004
ZHCSNS5A –APRIL 2021 –REVISED DECEMBER 2021
www.ti.com.cn
输出。要启用输出引脚上的比较器输出,需向 CMP-X-OUT-EN 位写入 1。要反转比较器输出,需向 CMP-X-INV-
EN 位写入 1。FBx 引脚具有有限阻抗。默认情况下,FBx 引脚处于高阻抗模式。要禁用 FBx 引脚上的高阻抗,
需向CMP-X-HIZ-IN-DIS 位写入1。表7-1 显示了不同位设置条件下该引脚上的比较器输出。
备注
在高阻态输入模式下,比较器输入范围限制为:
• 对于GAIN = 1x、1.5x 或2x:VFB ≤(VREF × GAIN) / 3
• 对于GAIN = 3x 或4x:VFB ≤(VREF × GAIN) / 6
任何较高的输入电压都会被削波。
表7-1. 比较器输出配置
CMP-X-EN
CMP-X-OUT-EN
CMP-X-OD-EN
CMP-X-INV-EN
CMPX-OUT PIN
比较器未启用
0
1
1
1
1
1
X
0
1
1
1
1
X
X
0
0
1
1
X
X
0
1
0
1
无输出
推挽式输出
推挽和反相输出
开漏输出
开漏和反相输出
图7-3 显示了所有 DAC 通道均配置为比较器时的接口电路。可编程比较器操作如图7-4 所示。在无迟滞、带迟滞
和窗口比较器模式下,可以使用相应 DAC-X-CMP-MODE-CONFIG 寄存器中的 CMP-X-MODE 位来配置各个比
较器通道,如表7-2 所示。
VDD
10 k
0.1 μF
1.5 μF
VDD
CAP
VREF
+
-
+
-
CMP3
CMP2
CMP0
CMP0-OUT
CMP3-OUT
FB3/AIN3
FB0/AIN0
(0 V to VFS/3 or 0 V to VFS
(0 V to VFS/3 or 0 V to VFS
)
)
+
-
+
-
CMP1
CMP1-OUT
CMP2-OUT
FB2/AIN2
FB1/AIN1
(0 V to VFS/3 or 0 V to VFS
)
(0 V to VFS/3 or 0 V to VFS
)
AGND
VIO
10 k
图7-3. 比较器接口
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
33
Product Folder Links: DAC63004 DAC53004
DAC63004, DAC53004
ZHCSNS5A –APRIL 2021 –REVISED DECEMBER 2021
www.ti.com.cn
DAC-X-DATA
FBx/AINx
OUT-X
CMP-X-INV-EN = 0
OUT-X
CMP-X-INV-EN = 1
图7-4. 可编程比较器操作
表7-2. 比较器模式选择
CMP-X-MODE 位字段
比较器配置
00
01
10
11
正常比较器模式。无迟滞或窗口操作。
迟滞比较器模式。DAC-X-MARGIN-HIGH 和DAC-X-MARGIN-LOW 寄存器设置迟滞。
窗口比较器模式。DAC-X-MARGIN-HIGH 和DAC-X-MARGIN-LOW 寄存器设置窗口边界。
无效设置
Copyright © 2022 Texas Instruments Incorporated
34
Submit Document Feedback
Product Folder Links: DAC63004 DAC53004
DAC63004, DAC53004
ZHCSNS5A –APRIL 2021 –REVISED DECEMBER 2021
www.ti.com.cn
7.4.3.1 可编程迟滞比较器
当 CMP-X-MODE 位设置为 01b 时,比较器模式提供迟滞,如表 7-2 所示。迟滞由 DAC-X-MARGIN-HIGH 和
DAC-X-MARGIN-LOW 寄存器提供,如图7-5 所示。
当 DAC-X-MARGIN-HIGH 设置为全代码或 DAC-X-MARGIN-LOW 设置为零代码时,比较器用作锁存比较器,即
在超过阈值后锁存输出。通过写入 COMMON DAC-TRIG 寄存器中相应的 RST-CMP-FLAG-X 位,可以复位锁存
输出。图 7-6 显示了具有低电平有效输出的闭锁比较器的行为,而图 7-7 显示了具有高电平有效输出的闭锁比较
器的行为。
备注
DAC-X-MARGIN-HIGH 寄存器的值必须大于 DAC-X-MARGIN-LOW 寄存器的值。迟滞模式下的比较器
输出只能是同相的,即 DAC-X-VOUT-CMP-CONFIG 寄存器中的 CMP-X-INV-EN 位必须设置为 0。在
锁存模式下,为了使复位生效,输入电压必须在 DAC-X-MARGIN-HIGH 和 DAC-X-MARGIN-LOW 范
围内。
DAC-X-MARGIN-HIGH
Hysteresis
FBx/AINx
DAC-X-MARGIN-LOW
OUT-X
CMP-X-INV-EN = 0
图7-5. 不带锁存输出的可编程迟滞
DAC-X-MARGIN-HIGH
FBx/AINx
DAC-X-MARGIN-LOW
(ZERO-CODE)
OUT-X
CMP-X-INV-EN = 0
RST-CMP-FLAG-X
图7-6. 具有低电平有效输出的闭锁比较器
DAC-X-MARGIN-HIGH
(FULL-CODE)
FBx/AINx
DAC-X-MARGIN-LOW
OUT-X
CMP-X-INV-EN = 0
RST-CMP-FLAG-X
图7-7. 具有高电平有效输出的锁存比较器
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
35
Product Folder Links: DAC63004 DAC53004
DAC63004, DAC53004
ZHCSNS5A –APRIL 2021 –REVISED DECEMBER 2021
www.ti.com.cn
7.4.3.2 可编程窗口比较器
窗口比较器模式通过将 CMP-X-MODE 位设置为 10b 来启用,如表 7-2 所示。窗口边界由 DAC-X-MARGIN-
HIGH 和 DAC-X-MARGIN-LOW 寄存器设置,如图 7-8 所示。给定通道的窗口比较器输出由 CMP-STATUS 寄存
器中相应的 WIN-CMP-X 位指示。比较器输出 (WIN-CMP-X) 可通过向 COMMON-CONFIG 寄存器中的 WIN-
LATCH-EN 位写入 1 来锁定。锁存后,比较器输出可以使用 COMMON-DAC-TRIG 寄存器中相应的 RST-CMP-
FLAG-X 位复位。要使复位生效,输入必须在窗口边界范围内。
DAC-X-MARGIN-HIGH
FBx/AINx
DAC-X-MARGIN-LOW
WIN-CMP-X
WIN-LATCH-EN = 0
WIN-CMP-X
WIN-LATCH-EN = 1
RST-CMP-FLAG-X
图7-8. 窗口比较器操作
每个通道使用单个比较器来检查窗口的裕度高 限制和裕度低 限制。因此,窗口比较器函数具有节6.7 中指定的有
限响应时间。此外,WIN-CMP-X 位的静态行为不会在输出引脚上反映出来。将 CMP-X-OUT-EN 位设置为 0。必
须使用通信接口对WIN-CMP-X 位进行数字读取。此位也可以映射到GPIO 引脚,如表7-19 所示。
备注
• DAC-X-MARGIN-HIGH 寄存器的值必须大于DAC-X-MARGIN-LOW 寄存器的值。
• 将DAC-X-FUNC-CONFIG 寄存器中的SLEW-RATE-X 位设置为0000b(无转换),并将LOG-
SLEW-EN-X 位设置为0b,以便从窗口比较器获得最佳响应时间。
• DAC-X-VOUT-CMP-CONFIG 寄存器中的CMP-X-OUT-EN 位可以设置为0b,以消除OUT 引脚的
意外切换。
7.4.4 故障转储模式
DACx3004 提供了一项功能,可在 FAULT-DUMP 位触发时或映射到故障转储的 GPIO(如表 7-18 所示)时将几
个寄存器内容保存到NVM 中。此功能在系统级故障管理中非常有用,可用于捕获就在故障触发之前的器件或系统
状态,以便在故障发生后进行诊断。故障转储触发时保存的寄存器为:
• CMP-STATUS[7:0]
• DAC-0-DATA[15:8]
• DAC-1-DATA[15:8]
• DAC-2-DATA[15:8]
• DAC-3-DATA[15:8]
备注
在故障转储期间,数据中的任何更改都会破坏最终结果。确保比较器和 DAC 代码在 NVM 写入周期期
间保持稳定。
表7-3 显示了NVM 中寄存器的存储格式。
表7-3. 故障转储NVM 存储格式
B31-B24
B23-B16
B15-B8
B7-B0
NVM 行
CMP-STATUS[7:0]
DAC-0-DATA[15:8]
行1
不用考虑
DAC-1-DATA[15:8]
DAC-2-DATA[15:8]
DAC-3-DATA[15:8]
行2
Copyright © 2022 Texas Instruments Incorporated
36
Submit Document Feedback
Product Folder Links: DAC63004 DAC53004
DAC63004, DAC53004
ZHCSNS5A –APRIL 2021 –REVISED DECEMBER 2021
www.ti.com.cn
故障转储后在NVM 中捕获的数据可按特定顺序读取:
1. 将COMMON-CONFIG 寄存器中的EE-READ-ADDR 位设置为0b,以选择NVM 的行1。
2. 通过向COMMON-TRIGGER 寄存器中的READ-ONE-TRIG 写入1 来触发所选NVM 行的读取;该位会自动
复位。此操作会将数据从选定的NVM 行复制到SRAM 地址0x9D(LSB 16 位来自NVM)和0x9E(MSB 16
位来自NVM)。
3. 要读取SRAM 数据,需按照以下步骤操作:
a. 将0x009D 写入SRAM-CONFIG 寄存器。
b. 从SRAM-DATA 寄存器中读取数据以获得LSB 16 位。
c. 将0x009E 写入SRAM-CONFIG 寄存器。
d. 再次从SRAM-DATA 寄存器读取数据以获得MSB 位。
4. 将COMMON-CONFIG 寄存器中的EE-READ-ADDR 位设置为1b,以选择NVM 的行2。重复步骤2 和3。
7.4.5 应用特定模式
本节详细介绍了DACx3004 中提供的各个应用特定功能模式。
7.4.5.1 电压裕量和调节
电压裕量和调节是 DACx3004 的一种主要应用。本节介绍了可用于此类应用的具体功能,例如高阻态输出、转换
率控制、PROTECT 输入和PMBus 兼容性。
7.4.5.1.1 高阻抗输出和PROTECT 输入
当 VDD 关闭时,所有 DAC 输出通道都保持高阻抗状态(高阻态)。图 7-9 显示了在电压裕量调节应用中使用
DACx3004 的简化原理图。串联电阻器 RS 在电压输出模式下是必需的,但在电流输出模式下是可选的。几乎所
有线性稳压器和直流/直流转换器都具有 ≤ 1.25V 的反馈电压。对于 VFB ≤ 1.25V,输出端保持低泄漏电流。因
此,对于所有实际用途,当DAC 的VDD 在电压裕量和调节应用中处于关闭时,DAC 输出显示为高阻态。此功能
允许将DACx3004 无缝集成到系统中,而无需为DAC 进行额外的电源时序控制。
VIN
VREG
VDD
DAC
R1
Linear
Regulator
or
DC/DC
Converter
ILEAK
RS
VFB
PROTECT
1.25 V
R2
ZOUT
图7-9. 高阻抗(高阻态)输出和PROTECT 输入
DAC 通道在启动时断电至高阻态。输出可以使用与直流/直流转换器或线性稳压器的标称输出相对应的预编程代码
加电。此功能可实现DAC 的平稳加电和断电,而不影响直流/直流转换器或线性稳压器的反馈环路。
DACx3004 的GPIO 引脚可配置为PROTECT 功能,如表7-18 所示。PROTECT 通过转换或直接转换将DAC 输
出变为可预测状态。在故障条件(如欠压)、子系统故障或软件崩溃要求DAC 输出达到预定义状态而不涉及处理
器的系统中,此功能非常有用。检测到的事件可以馈送到配置为 PROTECT 输入的 GPIO 引脚。PROTECT 功能
可以使用 COMMON-TRIGGER 寄存器中的 PROTECT 位来触发。PROTECT 功能的行为可以使用 DEVICE-
MODE-CONFIG 寄存器的PROTECT-CONFIG 字段配置,如表7-4 所示。
备注
• 在PROTECT 功能触发后,通信接口上的写入功能会被禁用,直到该功能完成。
• 当PROTECT 功能触发时,CMP-STATUS 寄存器中的PROTECT-FLAG 位会设置为1。该位可以
通过读取CMP-STATUS 寄存器来轮询。在PROTECT 功能完成后,CMP-STATUS 寄存器上的读
取命令会将PROTECT-FLAG 位复位。
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
37
Product Folder Links: DAC63004 DAC53004
DAC63004, DAC53004
ZHCSNS5A –APRIL 2021 –REVISED DECEMBER 2021
www.ti.com.cn
表7-4. PROTECT 功能配置
PROTECT-CONFIG 字段
功能
00
01
10
11
切换至高阻态断电模式(无转换)。
切换到存储在NVM 中的DAC 代码(无转换),然后切换到高阻态断电模式。
转换为裕度低代码,然后切换到高阻态断电模式。
转换为裕度高代码,然后切换到高阻态断电模式。
7.4.5.1.2 可编程转换率控制
当写入DAC 数据寄存器时,DAC 输出上的电压(VOUT) 会在电气特性中指定的转换率和稳定时间之后立即转换到
新代码。
转换率控制功能允许用户控制输出电压(VOUT) 变化的速率。启用此功能(使用SLEW-RATE-X[3:0] 位)时,DAC
输出将从当前代码更改为 DAC-X-MARGIN-HIGH 或 DAC-X-MARGIN-LOW 寄存器中的代码(当向 DAC 发出裕
度高或低命令时),其中步进和每个步进的时间周期由 DAC-X-FUNC-CONFIG 寄存器的 CODE-STEP-X 和
SLEW-RATE-X 位中设置:
• SLEW-RATE-X 定义数字转换更新的每步时间周期。
• CODE-STEP-X 定义相应通道的LSB 数量,每次更新时输出值将根据该数量而变化。
表7-5 和表7-6 显示了可用于 CODE-STEP-X 和SLEW-RATE-X 的不同设置。在采用无转换的默认转换率控制设
置时,输出会立即以由输出驱动电路和所连负载限制的速率变化。
使用转换率控制功能时,输出会以设定的转换率发生变化。此配置会导致输出形成梯形,如图7-10 所示。在输出
转换操作期间,请勿写入 CODE-STEP-X、SLEW-RATE-X 或 DAC-X-DATA。方程式 6 提供了计算转换时间
(tSLEW) 的公式。
Copyright © 2022 Texas Instruments Incorporated
38
Submit Document Feedback
Product Folder Links: DAC63004 DAC53004
DAC63004, DAC53004
ZHCSNS5A –APRIL 2021 –REVISED DECEMBER 2021
www.ti.com.cn
MARGIN-HIGH
CODE-STEP
MARGIN-LOW
TIME PERIOD
tSLEW
图7-10. 可编程转换率控制
SLEW_RATE × MARGIN_HIGH − MARGIN_LOW + 1
t
=
(6)
SLEW
CODE_STEP
其中:
• SLEW_RATE 是表7-6 中指定的SLEW-RATE-X 设置。
• CODE_STEP 是表7-5 中指定的CODE-STEP-X 设置。
• MARGIN_HIGH 是节7.6.2 中指定的DAC-X-MAGIN-HIGH。
• MARGIN_LOW 是节7.6.3 中指定的DAC-X-MAGIN-LOW。
表7-5. 代码步进
CODE-STEP-X[2]
CODE-STEP-X[1]
CODE-STEP-X[0]
寄存器
代码步长
1 LSB(默认值)
2 LSB
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
3 LSB
4 LSB
DAC-X-FUNC-CONFIG
6 LSB
8 LSB
16 LSB
32 LSB
表7-6. 压摆率
时间周期
(每个步进)
SLEW-RATE-X[3]
SLEW-RATE-X[2]
SLEW-RATE-X[1]
SLEW-RATE-X[0]
寄存器
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
无转换(默认值)
4µs
8µs
12µs
18µs
27µs
40.5µs
60.75µs
91.13µs
136.69µs
239.2µs
418.61µs
732.56µs
1281.98µs
2563.96µs
5127.92µs
DAC-X-FUNC-CONFIG
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
39
Product Folder Links: DAC63004 DAC53004
DAC63004, DAC53004
ZHCSNS5A –APRIL 2021 –REVISED DECEMBER 2021
www.ti.com.cn
7.4.5.1.3 PMBus 兼容模式
PMBus 协议是一种用于电源管理的基于 I2C 的通信标准。PMBus 包含专为电源应用定制的标准命令代码。
DACx3004 实现了一些 PMBus 命令,例如关闭、打开、裕量低、裕量高、通信故障警报位 (CML) 以及 PMBus
修订版。图 7-11 显示了典型的 PMBus 连接。INTERFACE-CONFIG 寄存器中的 EN-PMBUS 位必须设置为 1,
才能启用PMBus 协议。
PMBus-compatible device #1
ALERT
CONTROL
DATA
CLOCK
Alert signal
PMBus-compatible device #2
ALERT
Control signal
CONTROL
Data
DATA
Clock
CLOCK
Optional
Required
PMBus-compatible device #3
ALERT
CONTROL
DATA
CLOCK
图7-11. PMBus 连接
Copyright © 2022 Texas Instruments Incorporated
40
Submit Document Feedback
Product Folder Links: DAC63004 DAC53004
DAC63004, DAC53004
ZHCSNS5A –APRIL 2021 –REVISED DECEMBER 2021
www.ti.com.cn
与I2C 类似,PMBus 是一个由 8 位数据字节组成的可变长度数据包,每个字节都有一个包在起始位和停止位之间
的接收器确认。第一个字节始终是一个 7 位目标地址,后跟一个写入 位,有时称为偶数地址,用于标识数据包的
预期接收器。第二个字节是一个 8 位命令 字节,用于标识使用相应命令代码传输的 PMBus 命令。在命令字节之
后,发送器会发送与命令相关的数据,以写入接收器命令寄存器(从最低有效字节到最高有效字节,如表 7-7 所
示),或者发送一个新的起始位,指示希望从接收器读取与命令寄存器相关的数据。然后,接收器以相同的最低
有效字节优先格式传输数据(请参阅表7-8)。
表7-7. PMBus 更新序列
MSB
....
LSB
ACK
MSB
...
LSB
ACK
MSB
...
LSB
ACK
MSB
...
LSB
ACK
地址(A) 字节
节7.5.2.2.1
数据字节- MSDB(可
选)
命令字节
节7.5.2.2.2
数据字节- LSDB
DB [31:24]
DB [23:16]
DB [15:8]
DB [7:0]
表7-8. PMBus 读取序列
R/W
(0)
R/W
(1)
S
MSB
ACK
MSB
LSB
ACK Sr MSB
ACK
MSB
LSB
ACK
MSB
LSB
ACK
…
…
…
…
…
地址字节
节7.5.2.2.1
命令字节
节7.5.2.2.2
地址字节
节7.5.2.2.1
Sr
LSDB
MSDB(可选)
来自控制器
目标
来自控制器
目标
来自控制器
目标
来自目标器件
控制器
来自目标器件
控制器
DACx3004 I2C 接口实现了一些 PMBus 命令。表 7-9 显示了 DACx3004 中实现的受支持 PMBus 命令。该 DAC
使用 PMBUS-OPERATION-CMD-X 的 DAC-X-MARGIN-LOW、DAC-X-MARGIN-HIGH、SLEW-RATE-X 和
CODE-STEP-X 位。要访问多个通道,需先将表7-21 中指定的 PMBus 页面地址写入 PMBUS-PAGE 寄存器,然
后写入特定于通道的寄存器。
表7-9. PMBus 操作命令
PMBUS-OPERATION-CMD-X[15:8]
寄存器
说明
关闭
00h
80h
94h
A4h
开启
PMBUS-OP-CMD-X
裕量低
裕量高
DACx3004 还实现了组命令协议和通信超时故障等 PMBus 功能。PMBUS-CML 寄存器中的 CML 位指示 PMBus
中的通信故障。此位通过写入1 复位。
要获取PMBus 版本,请读取PMBUS-VERSION 寄存器。
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
41
Product Folder Links: DAC63004 DAC53004
DAC63004, DAC53004
ZHCSNS5A –APRIL 2021 –REVISED DECEMBER 2021
www.ti.com.cn
7.4.5.2 函数生成
DACx3004 实施了连续函数或波形生成功能。这些器件可以为每个通道独立生成三角波、锯齿波和正弦波。
7.4.5.2.1 三角波形生成
三角波形分别使用 DAC-X-MARGIN-LOW 和 DAC-X-MARGIN-HIGH 寄存器来实现最小和最大电平。波形的频率
取决于最小和最大电平、CODE-STEP 和 SLEW-RATE 设置,如方程式 7 所示。时间常数大于转换率设置的外部
RC 负载可在内部频率计算中占主导地位。DAC-X-FUNC-CONFIG 寄存器中提供了 CODE-STEP-X 和 SLEW-
RATE-X 设置。将0b000 写入DAC-X-FUNC-CONFIG 寄存器中的FUNC-CONFIG-X 位字段将选择三角波形。
1
f
=
(7)
TRIANGLE_WAVE
MARGIN_HIGH − MARGIN_LOW + 1
2 × SLEW_RATE ×
CODE_STEP
其中:
• SLEW_RATE 是表7-6 中指定的SLEW-RATE-X 设置。
• CODE_STEP 是表7-5 中指定的CODE-STEP-X 设置。
• MARGIN_HIGH 是节7.6.2 中指定的DAC-X-MAGIN-HIGH。
• MARGIN_LOW 是节7.6.3 中指定的DAC-X-MAGIN-LOW。
7.4.5.2.2 锯齿波形生成
锯齿和反锯齿波形分别使用 DAC-X-MARGIN-LOW 和 DAC-X-MARGIN-HIGH 寄存器来实现最小和最大电平。波
形的频率取决于最小和最大电平、CODE-STEP 和 SLEW-RATE 设置,如方程式 8 所示。时间常数大于转换率设
置的外部 RC 负载可在内部频率计算中占主导地位。DAC-X-FUNC-CONFIG 寄存器中提供了 CODE-STEP-X 和
SLEW-RATE-X 设置。向 DAC-X-FUNC-CONFIG 寄存器的 FUNC-CONFIG-X 位字段中写入 0b001 可以选择锯
齿波形,而写入0b010 可以选择反锯齿波形。
1
f
=
(8)
SAWTOOTH_WAVE
MARGIN_HIGH − MARGIN_LOW + 1
SLEW_RATE ×
CODE_STEP
其中:
• SLEW_RATE 是表7-6 中指定的SLEW-RATE-X 设置。
• CODE_STEP 是表7-5 中指定的CODE-STEP-X 设置。
• MARGIN_HIGH 是节7.6.2 中指定的DAC-X-MAGIN-HIGH。
• MARGIN_LOW 是节7.6.3 中指定的DAC-X-MAGIN-LOW。
Copyright © 2022 Texas Instruments Incorporated
42
Submit Document Feedback
Product Folder Links: DAC63004 DAC53004
DAC63004, DAC53004
ZHCSNS5A –APRIL 2021 –REVISED DECEMBER 2021
www.ti.com.cn
7.4.5.2.3 正弦波形生成
正弦波功能在每个周期使用24 个预编程点。正弦波的频率取决于SLEW-RATE 设置,如方程式9 所示:
1
f
=
(9)
SINE_WAVE
24 × SLEW_RATE
其中,SLEW_RATE 是表7-6 中指定的SLEW-RATE-X 设置。
时间常数大于转换率设置的外部RC 负载可在内部频率计算中占主导地位。DAC-X-FUNC-CONFIG 寄存器中提供
了 SLEW-RATE-X 设置。将 0b100 写入 DAC-X-FUNC-CONFIG 寄存器中的 FUNC-CONFIG-X 位字段将选择正
弦波。正弦波的代码是固定的。利用输出放大器上的增益设置可以通过内部基准选项更改满量程输出。增益设置
可通过DAC-X-VOUT-CMP-CONFIG 寄存器中的VOUT-GAIN-X 位访问。表7-10 显示了12 位分辨率下正弦波的
硬编码离散点列表,而图 7-12 显示了正弦波的图形表示。正弦波存在四个相位设置,这些设置可使用 DAC-X-
FUNC-CONFIG 寄存器中的PHASE-SEL-X 位进行选择。
表7-10. 正弦波数据点
12 位值
0x800
0x9A8
0xB33
0xC87
0xD8B
0xE2F
0xE66
0xE2F
0xD8B
0xC87
0xB33
0x9A8
12 位值
0x800
0x658
0x4CD
0x379
0x275
0x1D1
0x19A
0x1D1
0x275
0x379
0x4CD
0x658
序列
0
序列
12
13
14
15
16
17
18
19
20
21
22
23
1
2
3
4
5
6
7
8
9
10
11
6
5
7
4
8
3
9
2
10
1
11
TIME PERIOD
0
12
0
13
23
14
22
15
21
16
20
17
18
19
图7-12. 正弦波生成
7.4.6 器件复位和故障管理
本节详细介绍了DACx3004 的上电复位(POR)、软件复位以及其他诊断和故障管理功能。
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
43
Product Folder Links: DAC63004 DAC53004
DAC63004, DAC53004
ZHCSNS5A –APRIL 2021 –REVISED DECEMBER 2021
www.ti.com.cn
7.4.6.1 上电复位(POR)
DACx3004 系列器件包含上电复位 (POR) 功能,可在加电时控制输出电压。在建立 VDD 电源后,便会发出 POR
事件。POR 使所有寄存器初始化为默认值,只有在 POR(启动)延迟之后,与该器件的通信才有效。一旦发生
POR 事件,DACx3004 中所有寄存器的默认值都将立即从NVM 加载。
该器件加电时,POR 电路将器件设置为默认模式。POR 电路需要特定的VDD 电平(如图7-13 所示)才能确保内
部电容器在加电时放电并使器件复位。为了确保发生 POR,VDD 小于 0.7V 的时间必须至少为1ms。当VDD 降至
低于 1.65V 但仍高于 0.7V(显示为未定义区域)时,该器件在所有指定的温度和电源条件下可能会也可能不会复
位。在这种情况下,需启动POR。当VDD 保持为大于1.65V 时,不会发生POR。
VDD (V)
5.5 V
Specified supply
voltage range
No power-on reset
1.71 V
1.65 V
Undefined
0.7 V
Power-on reset
0 V
图7-13. VDD POR 电路的阈值电平
7.4.6.2 外部复位
可通过 GPIO 引脚或寄存器映射触发器件的外部复位。要启动器件软件复位事件,需将保留代码 1010 写入
COMMON-TRIGGER 寄存器的 RESET 字段。软件复位启动 POR 事件。GPIO 引脚可配置为 RESET 引脚,如
表 7-18 所示。必须将此配置编程到 NVM 中,以便在器件复位后不会清除该设置。RESET 输入必须为低电平脉
冲。器件在RESET 输入的下降沿之后开始启动序列。RESET 输入的上升沿没有任何效果。
7.4.6.3 寄存器映射锁定
DACx3004 实现了寄存器映射锁定功能,可防止意外或无意中写入 DAC 寄存器。当 COMMON-CONFIG 寄存器
中的DEV-LOCK 位设置为1 时,器件会锁定所有寄存器。但是,使用I2C 接口时,通过COMMON-TRIGGER 寄
存器的软件复位功能不会被阻止。要绕过 DEV-LOCK 设置,需将 0101 写入 COMMON-TRIGGER 寄存器中的
DEV-UNLOCK 位。
7.4.6.4 NVM 循环冗余校验(CRC)
DACx3004 为 NVM 实施循环冗余校验 (CRC) 功能,以确保存储在 NVM 中的数据不被损坏。DACx3004 中实现
了两种类型的CRC 报警位:
• NVM-CRC-FAIL-USER
• NVM-CRC-FAIL-INT
NVM-CRC-FAIL-USER 位指示用户可编程 NVM 位的状态,而NVM-CRC-FAIL-INT 位指示内部 NVM 位的状态。
CRC 功能通过在每次执行 NVM 程序操作(写入或重新加载)时以及在器件启动期间,存储 16 位 CRC
(CRC-16-CCITT) 以及 NVM 数据来实现。器件会读取 NVM 数据并使用存储的 CRC 来验证数据。CRC 报警位
Copyright © 2022 Texas Instruments Incorporated
44
Submit Document Feedback
Product Folder Links: DAC63004 DAC53004
DAC63004, DAC53004
ZHCSNS5A –APRIL 2021 –REVISED DECEMBER 2021
www.ti.com.cn
(GENERAL-STATUS 寄存器中的 NVM-CRC-FAIL-USER 和 NVM-CRC-FAIL-INT)报告从器件 NVM 读取数据
后的任何错误。报警位仅在启动时设置。
7.4.6.4.1 NVM-CRC-FAIL-USER 位
NVM-CRC-FAIL-USER 位为逻辑1 表示用户可编程的NVM 上数据已损坏。在这种情况下,DAC 中的所有寄存器
都会使用出厂复位值进行初始化,并且任何 DAC 寄存器都可以写入或读取。要将报警位复位为 0,需发出软件复
位(请参阅节 7.4.6.2)命令或对 DAC 执行循环通电。软件复位或执行循环通电也会重新加载用户可编程的 NVM
位。如果故障仍然存在,需重新对NVM 进行编程。
7.4.6.4.2 NVM-CRC-FAIL-INT 位
NVM-CRC-FAIL-INT 位为逻辑 1 表示内部 NVM 数据已损坏。在这种情况下,DAC 中的所有寄存器都会使用出厂
复位值进行初始化,并且任何 DAC 寄存器都可以写入或读取。在发生临时故障时,要将报警位复位为 0,需发出
软件复位(请参阅节7.4.6.2)命令或对DAC 执行循环通电。NVM 中的永久故障会导致器件无法使用。
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
45
Product Folder Links: DAC63004 DAC53004
DAC63004, DAC53004
ZHCSNS5A –APRIL 2021 –REVISED DECEMBER 2021
www.ti.com.cn
7.4.7 Power-Down Mode
The DACx3004 output amplifier and internal reference can be independently powered down through the EN-INT-
REF, VOUT-PDN-X, and IOUT-PDN-X bits in the COMMON-CONFIG register, as shown in 图 7-2. At power up,
the DAC output and the internal reference are disabled by default. In power-down mode, the DAC outputs (OUTx
pins) are in a high-impedance state. To change this state to 10 kΩ-AGND or 100 kΩ-AGND in voltage-output mode
(at power up), use the VOUT-PDN-X bits. The power-down state for current-output mode is always high-
impedance.
The DAC power-up state can be programmed to any state (power-down or normal mode) using the NVM. 表
7-11 shows the DAC power-down bits. The individual channel power-down bits can be mapped to the GPIO pin
using the GPIO-CONFIG register. This function is called sleep mode. In this mode, the internal low-dropout
regulator (LDO) and the common functional blocks are still powered-on, and the device draws a maximum of 28
μA of current through the power supply.
表7-11. DAC Power-Down Bits
REGISTER
VOUT-PDN-X[1]
VOUT-PDN-X[0]
IOUT-PDN-X
DESCRIPTION
Power up VOUT-X
0
0
1
Power down VOUT-X with 10 kΩ to AGND.
0
1
1
1
1
0
1
1
1
1
1
0
Power down IOUT-X to Hi-Z.
Power down VOUT-X with 100 kΩ to AGND.
Power down IOUT-X to Hi-Z.
COMMON-CONFIG
Power down VOUT-X to Hi-Z.
Power down IOUT-X to Hi-Z (default).
Power down VOUT-X to Hi-Z.
Power up IOUT-X.
7.4.7.1 Deep-Sleep Mode
The DACx3004 provides a deep-sleep mode, where the internal LDO and most of the common functional blocks
are powered-down. The GPIO pin must be used to enter and exit this mode. The I2C or SPI interface does not
work during the deep-sleep mode. The steps to enter and exit the deep-sleep mode are:
1. Make sure that the GPIO pin is pulled high.
2. Write 1 to the DEEP-SLEEP-EN bit in the GPIO-CONFIG register.
3. Disable GP output and SDO by writing 0 to GPO-EN and SDO-EN bits.
4. Enable GPIO input mode by writing 1 to GPI-EN and 0b0000 to GPI-CONFIG bits.
5. To program these settings into the NVM, write 1 to the NVM-PROG bit in the COMMON-TRIGGER register.
6. A negative-edge trigger on the GPIO puts the device into the deep-sleep mode. The LDO takes
approximately 550 μs to switch off. The device remains in this mode as long as the signal is low.
7. To bring the device out of the deep-sleep mode, pull the GPIO pin high. The digital circuitry and the LDO
takes approximately 550 μs to switch on.
Copyright © 2022 Texas Instruments Incorporated
46
Submit Document Feedback
Product Folder Links: DAC63004 DAC53004
DAC63004, DAC53004
ZHCSNS5A –APRIL 2021 –REVISED DECEMBER 2021
www.ti.com.cn
7.5 编程
DACx3004 通过 3 线 SPI 或 2 线 I2C 接口进行编程。4 线 SPI 模式通过将 GPIO 引脚映射为 SDO 来启用。SPI
回读操作的 SCLK 低于标准 SPI 写入操作。接口类型根据器件加电后的第一个通信协议来确定。在确定接口类型
后,器件会在器件开启时忽略类型的任何更改。接口类型可以在下电上电后更改。
7.5.1 SPI 编程模式
通过将 SYNC 引脚置于低电平,可以启动 DACx3004 的 SPI 访问周期。串行时钟 SCLK 可以是连续时钟或选通
时钟。SDI 数据在 SCLK 下降沿上传输。DACx3004 的 SPI 帧长度为 24 位。因此,SYNC 引脚必须保持低电平
至少 24 个 SCLK 下降沿。当 SYNC 引脚取消置位为高电平时,访问周期结束。如果访问周期包含的时钟边沿小
于最小值,则通信将被忽略。默认情况下,SDO 引脚未启用(三线 SPI)。在三线 SPI 模式下,如果访问周期包
含的时钟边沿大于最小值,则器件仅使用前 24 位。当 SYNC 为高电平时,SCLK 和 SDI 信号会被阻止,同时
SDO 变为高阻态,以允许从总线上连接的其他器件回读数据。
表 7-12 和图 7-14 介绍了 24 位 SPI 访问周期的格式。SDI 的第一个字节输入是指令周期。指令周期将请求标识
为读或写命令以及要访问的7 位地址。周期中的最后16 位构成数据周期。
表7-12. SPI 读/写访问周期
位
字段
说明
23
R/W
将通信标识为地址寄存器的读或写命令:R/W = 0 设置写入操作。R/W = 1 设置读取操作
寄存器地址:指定在读取或写入操作期间要访问的寄存器
22-16
15-0
A[6:0]
DI[15:0]
数据周期位:如果是写入命令,则数据周期位是要写入地址为A[6:0] 的寄存器的值。如果是读取命令,则
数据周期位为不用考虑值。
SYNC
1
8
9
24
1
8
9
24
SCLK
Write command
D16
Any command
D16
D23
D15
D0
D23
D23
D15
D0
D0
SDI
Write command echo
D16 D15
HiZ
HiZ
HiZ
SDO
图7-14. SPI 写入周期
读取操作要求首先通过设置 INTERFACE-CONFIG 寄存器中的 SDO-EN 位来启用 SDO 引脚。此配置称为四线
SPI。读取操作通过发出读取命令访问周期来启动。读取命令后,必须发出第二个访问周期来获取请求的数据。表
7-13 和图 7-15 显示了输出数据格式。根据 FSDO 位,数据通过 SDO 引脚在 SCLK 的下降沿或上升沿输出,如
图6-3 所示。
表7-13. SDO 输出访问周期
位
字段
说明
23
R/W
来自上一访问周期的回波R/W
来自上一访问周期的回波寄存器地址
上一访问周期中请求的回读数据
22-16
15-0
A[6:0]
DI[15:0]
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
47
Product Folder Links: DAC63004 DAC53004
DAC63004, DAC53004
ZHCSNS5A –APRIL 2021 –REVISED DECEMBER 2021
www.ti.com.cn
SYNC
1
8
9
24
1
8
9
24
SCLK
Read command
D16
Any command
D16
D23
D15
D0
D23
D23
D15
D15
D0
SDI
Read Data
HiZ
HiZ
HiZ
SDO
D16
D0
图7-15. SPI 读取周期
菊花链操作也通过 SDO 引脚启用。在菊花链模式下,多个器件采用链式连接,其中一个器件的 SDO 引脚连接到
以下器件的 SDI 引脚,如图7-16 所示。SPI 主机驱动链中第一个器件的SDI 引脚。链中最后一个器件的 SDO 引
脚连接到 SPI 主机的 POCI 引脚。在四线 SPI 模式下,如果访问周期包含 24 个时钟边沿的倍数,则链中的第一
个器件仅使用最后 24 个位。如果访问周期包含的时钟边沿不是 24 的倍数,则器件会忽略 SPI 数据包。图 7-17
介绍了菊花链写入周期的数据包格式。
VIO
VIO
VIO
C
B
A
RPULL-UP
RPULL-UP
RPULL-UP
TI SPI Device
TI SPI Device
TI SPI Device
SDO
SDO
SDO
SDI
SDI
SDI
SCLK
SYNC
SCLK
SCLK
SYNC
SYNC
图7-16. SPI 菊花链连接
SYNC
SCLK
1
8
9
24
25
48
49
72
Device A command
D16 D15
Device B command
D23 – D1
Device C command
D23 – D1
D23
D0
SDI-C
D0
D0
SDO-C
Device A command
Device B command
图7-17. SPI 菊花链写入周期
Copyright © 2022 Texas Instruments Incorporated
48
Submit Document Feedback
Product Folder Links: DAC63004 DAC53004
DAC63004, DAC53004
ZHCSNS5A –APRIL 2021 –REVISED DECEMBER 2021
www.ti.com.cn
7.5.2 I2C 编程模式
DACx3004 器件具有 2 线制串行接口(SCL 和 SDA)和一个地址引脚 (A0),如引脚图 图 5-1 所示。I2C 总线由
数据线 (SDA) 和带上拉结构的时钟线 (SCL) 组成。当总线空闲时,SDA 和 SCL 线都被拉高。所有与 I2C 兼容的
器件通过开漏I/O 引脚、SDA 和SCL 连接到I2C 总线。
I2C 规范规定控制通信的器件称为控制器,而由控制器控制的器件称为目标器件。控制器产生 SCL 信号。控制器
还在总线上生成特殊的时序条件(启动条件、重复启动条件和停止条件)来指示数据传输的开始或停止。器件寻
址由控制器完成。I2C 总线上的控制器通常是微控制器或数字信号处理器 (DSP)。DACx3004 系列作为目标器件在
I2C 总线上运行。目标器件确认控制器命令,并在控制器控制时接收或传输数据。
通常,DACx3004 系列充当目标接收器。控制器向 DACx3004(目标接收器)写入数据。但是,如果控制器需要
DACx3004 内部寄存器数据,则 DACx3004 充当目标发送器。在这种情况下,控制器从 DACx3004 读取数据。
根据I2C 术语,读写是指控制器。
DACx3004 系列支持以下数据传输模式:
• 标准模式(100kbps)
• 快速模式(400kbps)
• 超快速模式(1.0Mbps)
标准模式和快速模式的数据传输协议完全相同;因此,本文档中将这两种模式称为 F/S 模式。超快速模式协议在
数据传输速度方面受支持,但在输出电流方面不受支持。与标准和快速模式的情况类似,低电平输出电流为
3mA。DACx3004 系列支持 7 位寻址。不支持 10 位寻址模式。该器件支持通用呼叫复位功能。发送以下序列会
启动器件内的软件复位:启动或重复启动、0x00、0x06、停止。在 ACK 位的上升沿(在第二个字节之后)在器
件内进行复位置位。
除了特定的时序信号外,I2C 接口还使用串行字节。在每个字节结束时,第九个时钟周期产生并检测确认信号。确
认是指 SDA 线在第九个时钟周期的高电平期间被拉低。非确认是指 SDA 线在第九个时钟周期的高电平期间保持
高电平,如图7-18 所示。
Data output
by transmitter
Not acknowledge
Data output
by receiver
Acknowledge
2
9
1
8
SCL from
controller
S
Clock pulse for
acknowledgement
Start
condition
图7-18. I2C 总线上的确认和非确认
7.5.2.1 F/S 模式协议
以下步骤说明了F/S 模式下的完整事务。
1. 控制器通过产生启动条件来启动数据传输。启动条件是当SCL 为高电平时在SDA 线上发生从高到低的转
换,如图7-19 所示。所有与I2C 兼容的器件都会识别启动条件。
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
49
Product Folder Links: DAC63004 DAC53004
DAC63004, DAC53004
ZHCSNS5A –APRIL 2021 –REVISED DECEMBER 2021
www.ti.com.cn
2. 控制器随后产生SCL 脉冲,并在SDA 线上发送7 位地址和读取/写入方向位(R/W)。在所有传输期间,控制
器确保数据有效。有效数据条件要求SDA 线在时钟脉冲的整个高电平期间保持稳定,如图7-20 所示。所有
器件都识别控制器发送的地址,并将其与相应内部固定地址进行比较。只有具有匹配地址的目标器件才会通过
在第9 个SCL 周期的整个高电平期间拉低SDA 线来生成确认,如图7-18 所示。当控制器检测到此确认时,
则表示与目标的通信链路已建立。
3. 控制器产生更多的SCL 周期,以便向目标器件发送(R/W 位为0)数据或接收(R/W 位为1)数据。在任一
种情况下,接收器都必须确认发送器发送的数据。因此,确认信号可由控制器或目标器件生成,具体取决于哪
一方是接收器。9 位有效数据序列包含8 个数据位和1 个确认位,并可根据需要继续。
4. 为了用信号指示数据传输结束,控制器通过在SCL 线处于高电平期间将SDA 线从高电平拉低来产生停止条
件,如图7-19 所示。此操作将释放总线并停止与寻址的目标器件之间的通信链路。所有与I2C 兼容的器件都
会识别停止条件。在收到停止条件后,将释放总线,然后所有目标器件等待启动条件,接着是匹配的地址。
SDA
SDA
SCL
SCL
S
P
Start
condition
Stop
condition
Change of data
allowed
Data line stable
Data valid
图7-19. 启动和停止条件
图7-20. 在I2C 总线上的位传输
Copyright © 2022 Texas Instruments Incorporated
50
Submit Document Feedback
Product Folder Links: DAC63004 DAC53004
DAC63004, DAC53004
ZHCSNS5A –APRIL 2021 –REVISED DECEMBER 2021
www.ti.com.cn
7.5.2.2 I2C 更新序列
对于单次更新,DACx3004 需要一个开始条件、一个有效的I2C 地址字节、一个命令字节以及两个数据字节,如
表7-14 中所列。
表7-14. 更新序列
MSB
....
LSB
ACK
MSB
...
LSB
ACK
MSB
...
LSB
ACK
MSB
...
LSB
ACK
地址(A) 字节
节7.5.2.2.1
命令字节
节7.5.2.2.2
数据字节- MSDB
数据字节- LSDB
DB [31:24]
DB [23:16]
DB [15:8]
DB [7:0]
收到每个字节后,DACx3004 系列通过在单个时钟脉冲的高电平期间拉低 SDA 线来确认该字节,如图 7-21 所
示。这四个字节和确认周期构成了单次更新所需的36 个时钟周期。一个有效的I2C 地址字节选择DACx3004。
Recognize
START or
REPEATED
START
condition
Recognize
STOP or
REPEATED
START
Generate ACKNOWLEDGE
signal
condition
P
SDA
Sr
MSB
Acknowledgement
signal from target
Address
R/W
1
SCL
1
7
8
9
2 - 8
9
Sr
or
P
S
or
Sr
ACK
ACK
START or
REPEATED
START
REPEATED
START or
STOP
condition
condition
图7-21. I2C 总线协议
命令字节设置所选 DACx3004 器件的工作模式。如果要在通过该字节选择工作模式时进行数据更新,DACx3004
器件必须接收两个数据字节:最高有效数据字节 (MSDB) 和最低有效数据字节 (LSDB)。DACx3004 器件在LSDB
之后的确认信号下降沿执行更新。
使用快速模式(时钟= 400kHz)时,最大DAC 更新速率限制为10kSPS。使用超快速模式(时钟= 1MHz)时,
最大DAC 更新速率限制为25kSPS。收到停止条件后,DACx3004 器件将释放I2C 总线并等待新的启动条件。
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
51
Product Folder Links: DAC63004 DAC53004
DAC63004, DAC53004
ZHCSNS5A –APRIL 2021 –REVISED DECEMBER 2021
www.ti.com.cn
7.5.2.2.1 地址字节
地址字节(如表 7-15 所示)是在启动条件之后从控制器器件接收的第一个字节。地址的前四位 (MSB) 出厂预设
为 1001b。地址的接下来三位由 A0 引脚控制。A0 引脚输入可以连接到 VDD、AGND、SCL 或 SDA。在每个数
据帧的第一个字节期间对 A0 引脚进行采样以确定地址。该器件会锁存地址引脚的值,因此会根据表 7-16 响应该
特定地址。
表7-15. 地址字节
MSB
LSB
注释
—
AD6
1
AD5
0
AD4
0
AD3
AD2
1
AD1
AD0
1
R/W
请参阅表7-16
(目标地址列)
1
0
0 或1
一般地址
广播地址
1
0
0
1
0
表7-16. 地址格式
A0 引脚
AGND
VDD
目标地址
000
001
010
SDA
011
SCL
DACx3004 支持使用广播地址来同步更新或关闭多个 DACx3004 器件。使用广播地址时,无论地址引脚状态如
何,DACx3004 都会进行响应。仅在写入模式下支持广播。
7.5.2.2.2 命令字节
表7-21 列出了“地址”列中的命令字节。
Copyright © 2022 Texas Instruments Incorporated
52
Submit Document Feedback
Product Folder Links: DAC63004 DAC53004
DAC63004, DAC53004
ZHCSNS5A –APRIL 2021 –REVISED DECEMBER 2021
www.ti.com.cn
7.5.2.3 I2C 读取序列
要读取任何寄存器,必须使用以下命令序列:
1. 发送启动或重复启动命令(使用目标器件地址并将R/W 位设置为0 以进行写入)。该器件将确认此事件。
2. 针对要读取的寄存器发送一个命令字节。该器件将再次确认此事件。
3. 发送重复启动命令(使用目标器件地址并将R/W 位设置为1 以进行读取)。该器件将确认此事件。
4. 该器件将写入寻址到的寄存器的MSDB 字节。控制器必须确认此字节。
5. 最后,该器件将写出寄存器的LSDB。
广播地址不能用于读取。
表7-17. 读取序列
R/W
(0)
R/W
(1)
S
MSB
ACK
MSB
LSB
ACK Sr MSB
ACK
MSB
LSB
ACK
MSB
LSB
ACK
…
…
…
…
…
地址字节
节7.5.2.2.1
命令字节
节7.5.2.2.2
地址字节
节7.5.2.2.1
Sr
MSDB
LSDB
来自控制器
目标
来自控制器
目标
来自控制器
目标
来自目标器件
控制器
来自目标器件
控制器
7.5.3 通用输入/输出(GPIO) 模式
借助 I2C 和SPI,DACx3004 还支持一个可在 NVM 中配置来提供多种功能的GPIO。此引脚允许在不使用编程接
口的情况下更新 DAC 输出通道和读取状态位,从而实现无处理器运行。在GPIO-CONFIG 寄存器中,向GPI-EN
位写入 1 以将GPIO 引脚设置为输入,或向GPO-EN 位写入 1 以将该引脚设置为输出。GPIO 引脚上映射了全局
功能和特定于通道的功能。对于特定于通道的功能,需使用 GPIO-CONFIG 寄存器中的 GPI-CH-SEL 字段选择通
道。表7-18 列出了 GPIO 作为输入的可用功能选项,而 表7-19 列出了 GPIO 作为输出的功能选项。一些 GP 输
入操作在器件启动后由边沿触发。电源上升后,器件会寄存 GPI 电平并执行相关命令。此功能让用户可以配置加
电时的初始输出状态。默认情况下,GPIO 引脚不映射到任何操作。当GPIO 引脚映射到特定的输入功能时,相应
的软件位功能会被禁用,以避免出现竞态条件。当用作RESET 输入时,GPIO 引脚必须发送低电平有效脉冲来触
发器件复位。这些功能的所有其他限制都应用于基于GPIO 的触发器。
备注
未使用时,将 GPIO 引脚拉至高电平或低电平。当 GPIO 引脚用作 RESET 时,必须将配置编程到
NVM 中。否则,该设置会在器件复位后被清除。
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
53
Product Folder Links: DAC63004 DAC53004
DAC63004, DAC53004
ZHCSNS5A –APRIL 2021 –REVISED DECEMBER 2021
www.ti.com.cn
表7-18. 通用输入功能映射
GPIO 边沿/电平
寄存器
位字段
值
通道
功能
触发DEEP-SLEEP 模式。
使器件退出深度睡眠模式。
触发FAULT-DUMP
没有影响
下降沿
上升沿
下降沿
上升沿
下降沿
上升沿
0000
全部
0010
0011
全部
IOUT 断电
依据GPI-CH-SEL 标准
IOUT 加电
VOUT 断电。根据VOUT-PDN-X 设
置的下拉电阻器
下降沿
0100
依据GPI-CH-SEL 标准
VOUT 加电
上升沿
下降沿
上升沿
下降沿
上升沿
下降沿
触发PROTECT 功能
没有影响
0101
0111
全部
全部
触发CLR 功能
没有影响
依据GPI-CH-SEL 标准。必须
为每个通道配置SYNC-
CONFIG-X 和GPI-CH-SEL。
触发LDAC 功能
1000
GPIO-CONFIG
GPI-CONFIG
上升沿
没有影响
下降沿
上升沿
下降沿
上升沿
停止函数生成
开始函数生成
触发裕度低
触发裕度高
1001
1010
依据GPI-CH-SEL 标准
依据GPI-CH-SEL 标准
触发器件RESET。RESET 配置必须
编程到NVM 中。
低电平脉冲
1011
1100
全部
全部
上升沿
下降沿
上升沿
下降沿
没有影响
允许NVM 编程
阻止NVM 编程
允许更新寄存器映射
阻止寄存器映射写入,但通过I2C 或
SPI 写入DEV-UNLOCK 字段和通过
I2C 写入RESET 字段除外
1101
全部
上升沿
不适用
其他
不适用
不适用
表7-19. 通用输出(STATUS) 功能映射
寄存器
位字段
值
功能
0001
0100
0101
0110
0111
1000
1001
1010
1011
NVM-BUSY
DAC-0-BUSY
DAC-1-BUSY
DAC-2-BUSY
DAC-3-BUSY
WIN-CMP-0
WIN-CMP-1
WIN-CMP-2
WIN-CMP-3
GPIO-CONFIG
GPO-CONFIG
其他
不可用
Copyright © 2022 Texas Instruments Incorporated
54
Submit Document Feedback
Product Folder Links: DAC63004 DAC53004
DAC63004, DAC53004
ZHCSNS5A –APRIL 2021 –REVISED DECEMBER 2021
www.ti.com.cn
7.6 寄存器映射
表7-20. 寄存器映射
最高有效数据字节(MSDB)
最低有效数据字节(LSDB)
寄存器(1) (2)
BIT15
BIT14
BIT13
BIT12
BIT11
BIT10
BIT9
BIT8
BIT7
BIT6
BIT5
BIT4
BIT3
BIT2
BIT1
BIT0
NOP
NOP
DAC-X-MARGIN-
HIGH
DAC-X-MARGIN-HIGH
DAC-X-MARGIN-LOW
X
X
DAC-X-MARGIN-
LOW
DAC-X-VOUT-
CMP-CONFIG
CMP-X-OD-
EN
CMP-X-
OUT-EN
CMP-X-HIZ- CMP-X-INV-
IN-DIS EN
X
X
VOUT-X-GAIN
X
CMP-X-EN
DAC-X-IOUT-MISC-
CONFIG
IOUT-X-RANGE
X
DAC-X-CMP-
MODE-CONFIG
X
CMP-X-MODE
VOUT-PDN-3
X
DAC-X-FUNC-
CONFIG
SYNC-
CONFIG-X
BRD-
CONFIG-X
CLR-SEL-X
FUNC-GEN-CONFIG-BLOCK-X
DAC-X-DATA
DAC-X-DATA
IOUT-PDN-3
X
COMMON-CONFIG
WIN-
LATCH-EN
DEV-LOCK
EE-READ- EN-INT-REF
ADDR
VOUT-PDN-2
IOUT-PDN-2
CLR
VOUT-PDN-1
IOUT-PDN-1
VOUT-PDN-0
IOUT-PDN-0
COMMON-
TRIGGER
DEV-UNLOCK
LDAC
X
FAULT-
DUMP
PROTECT READ-ONE- NVM-PROG
TRIG
NVM-
RELOAD
重置
COMMON-DAC-
TRIG
RST-CMP- TRIG-MAR- TRIG-MAR-
START-
FUNC-0
RST-CMP- TRIG-MAR- TRIG-MAR-
START-
FUNC-1
RST-CMP- TRIG-MAR- TRIG-MAR-
FLAG-2 LO-2 HI-2
START-
FUNC-2
RST-CMP- TRIG-MAR- TRIG-MAR-
START-
FUNC-3
FLAG-0
LO-0
HI-0
FLAG-1
LO-1
HI-1
FLAG-3
LO-3
HI-3
GENERAL-STATUS NVM-CRC- NVM-CRC-
X
DAC-
DAC-
DAC-
DAC-
NVM-BUSY
DEVICE-ID
FAIL-INT
FAIL-USER
BUSY-3
BUSY-2
BUSY-1
BUSY-0
CMP-STATUS
GPIO-CONFIG
X
PROTECT- WIN-CMP-3 WIN-CMP-2 WIN-CMP-1 WIN-CMP-0
FLAG
CMP-
FLAG-3
CMP-
FLAG-2
CMP-
FLAG-1
CMP-
FLAG-0
GF-EN
DEEP-
GPO-EN
GPO-CONFIG
GPI-CH-SEL
GPI-CONFIG
GPI-EN
SLEEP-EN
DEVICE-MODE-
CONFIG
DIS-MODE-
IN
PROTECT-CONFIG
X
保留
保留
保留
INTERFACE-
CONFIG
X
TIMEOUT-
EN
X
EN-PMBUS
X
FAST-SDO-
EN
X
SDO-EN
SRAM-CONFIG
SRAM-DATA
X
SRAM-ADDR
SRAM-DATA
DAC-X-DATA-8BIT
BRDCAST-DATA
PMBUS-PAGE
DAC-X-DATA-8BIT
X
BRDCAST-DATA
X
PMBUS-PAGE
PMBUS-OPERATION-CMD-X
X
不适用
不适用
不适用
不适用
PMBUS-OP-CMD
PMBUS-CML
CML
X
PMBUS-VERSION
PMBUS-VERSON
(1) 突出显示的灰色单元格表示存储在NVM 中的寄存器位或字段。
(2) X = 不用考虑。
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
55
Product Folder Links: DAC63004 DAC53004
DAC63004, DAC53004
ZHCSNS5A –APRIL 2021 –REVISED DECEMBER 2021
www.ti.com.cn
表7-21. 寄存器名称
寄存器名称
I2C/SPI 地址
00h
01h
02h
03h
04h
05h
06h
07h
08h
09h
0Ah
0Bh
0Ch
0Dh
0Eh
0Fh
10h
11h
PMBUS 页面地址
FFh
00h
PMBUS 寄存器地址
D0h
25h
章节
NOP
节7.6.1
节7.6.2
节7.6.3
节7.6.4
节7.6.5
节7.6.6
节7.6.7
节7.6.1
节7.6.2
节7.6.3
节7.6.4
节7.6.5
节7.6.6
节7.6.1
节7.6.2
节7.6.3
节7.6.4
节7.6.5
节7.6.6
节7.6.1
节7.6.2
节7.6.3
节7.6.4
节7.6.5
节7.6.6
节7.6.8
节7.6.8
节7.6.8
节7.6.8
节7.6.9
节7.6.10
DAC-0-MARGIN-HIGH
DAC-0-MARGIN-LOW
DAC-0-VOUT-CMP-CONFIG
DAC-0-IOUT-MISC-CONFIG
DAC-0-CMP-MODE-CONFIG
DAC-0-FUNC-CONFIG
DAC-1-MARGIN-HIGH
DAC-1-MARGIN-LOW
DAC-1-VOUT-CMP-CONFIG
DAC-1-IOUT-MISC-CONFIG
DAC-1-CMP-MODE-CONFIG
DAC-1-FUNC-CONFIG
DAC-2-MARGIN-HIGH
DAC-2-MARGIN-LOW
DAC-2-VOUT-CMP-CONFIG
DAC-2-IOUT-MISC-CONFIG
DAC-2-CMP-MODE-CONFIG
DAC-2-FUNC-CONFIG
DAC-3-MARGIN-HIGH
DAC-3-MARGIN-LOW
DAC-3-VOUT-CMP-CONFIG
DAC-3-IOUT-MISC-CONFIG
DAC-3-CMP-MODE-CONFIG
DAC-3-FUNC-CONFIG
DAC-0-DATA
00h
26h
FFh
FFh
FFh
FFh
01h
D1h
D2h
D3h
D4h
25h
01h
26h
FFh
FFh
FFh
FFh
02h
D5h
D6h
D7h
D8h
25h
02h
26h
FFh
FFh
FFh
FFh
03h
D9h
DAh
DBh
DCh
25h
12h
13h
14h
15h
16h
17h
18h
19h
1Ah
1Bh
1Ch
1Fh
20h
03h
26h
FFh
FFh
FFh
FFh
00h
DDh
DEh
DFh
E0h
21h
01h
21h
DAC-1-DATA
02h
21h
DAC-2-DATA
03h
21h
DAC-3-DATA
FFh
FFh
E3h
COMMON-CONFIG
E4h
COMMON-TRIGGER
Copyright © 2022 Texas Instruments Incorporated
56
Submit Document Feedback
Product Folder Links: DAC63004 DAC53004
DAC63004, DAC53004
ZHCSNS5A –APRIL 2021 –REVISED DECEMBER 2021
www.ti.com.cn
表7-21. 寄存器名称(continued)
寄存器名称
I2C/SPI 地址
PMBUS 页面地址
PMBUS 寄存器地址
章节
21h
22h
FFh
FFh
FFh
FFh
FFh
FFh
FFh
FFh
E5h
E6h
E7h
E8h
E9h
EAh
EFh
F0h
COMMON-DAC-TRIG
GENERAL-STATUS
CMP-STATUS
节7.6.11
节7.6.12
节7.6.13
节7.6.14
节7.6.15
节7.6.16
节7.6.17
节7.6.18
节7.6.19
节7.6.19
节7.6.19
节7.6.19
节7.6.20
节7.6.21
节7.6.22
节7.6.22
节7.6.22
节7.6.22
节7.6.23
节7.6.24
23h
24h
GPIO-CONFIG
25h
DEVICE-MODE-CONFIG
INTERFACE-CONFIG
SRAM-CONFIG
26h
2Bh
2Ch
SRAM-DATA
40h
DAC-0-DATA-8BIT
DAC-1-DATA-8BIT
DAC-2-DATA-8BIT
DAC-3-DATA-8BIT
BRDCAST-DATA
不适用
不适用
不适用
不适用
FFh
不适用
不适用
不适用
不适用
F1h
41h
42h
43h
50h
00h
PMBUS-PAGE
不适用
不适用
不适用
不适用
不适用
不适用
不适用
所有页面
00h
01h
PMBIS-OP-CMD-0
PMBUS-OP-CMD-1
PMBUS-OP-CMD-2
PMBUS-OP-CMD-3
PMBUS-CML
01h
01h
02h
01h
03h
01h
78h
所有页面
所有页面
98h
PMBUS-VERSION
表7-22. 访问类型代码
说明
访问类型
代码
X
X
不用考虑
读取类型
R
R
W
读取
写入类型
W
写入
复位或默认值
-n
复位后的值或默认值
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
57
Product Folder Links: DAC63004 DAC53004
DAC63004, DAC53004
ZHCSNS5A –APRIL 2021 –REVISED DECEMBER 2021
www.ti.com.cn
7.6.1 NOP 寄存器(地址= 00h)[复位= 0000h]
PMBus 页面地址= FFh,PMBus 寄存器地址= D0h
图7-22. NOP 寄存器
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
NOP
R-0h
表7-23. NOP 寄存器字段说明
位
字段
NOP
类型
复位
说明
15-0
R
0000h
无操作
7.6.2 DAC-X-MARGIN-HIGH 寄存器(地址= 01h、07h、0Dh、13h)[复位= 0000h]
PMBus 页面地址= 00h、01h、02h、03h,PMBus 寄存器地址= 25h
图7-23. DAC-X-MARGIN-HIGH 寄存器(X = 0、1、2、3)
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
DAC-X-MARGIN-HIGH[11:0]
DAC-X-MARGIN-HIGH[9:0]
X
R/W-0h
X-0h
表7-24. DAC-X-MARGIN-HIGH 寄存器字段说明
位
字段
类型
复位
说明
15-4
DAC-X-MARGIN-HIGH[11:0]
DAC-X-MARGIN-HIGH[9:0]
R/W
000h
DAC 输出的裕度高代码
数据采用直接二进制格式。MSB 左对齐。
使用以下位对齐:
DAC63004:{DAC-X-MARGIN-HIGH[11:0]}
DAC53004:{DAC-X-MARGIN-HIGH[9:0], X, X}
X = 不用考虑位。
3-0
X
X
0
不用考虑
7.6.3 DAC-X-MARGIN-LOW 寄存器(地址= 02h、08h、0Eh、14h)[复位= 0000h]
PMBus 页面地址= 00h、01h、02h、03h,PMBus 寄存器地址= 26h
图7-24. DAC-X-MARGIN-LOW 寄存器(X = 0、1、2、3)
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
DAC-X-MARGIN-LOW[11:0]
DAC-X-MARGIN-LOW[9:0]
X
R/W-0h
X-0h
表7-25. DAC-X-MARGIN-LOW 寄存器字段说明
位
字段
类型
复位
说明
15-4
DAC-X-MARGIN-LOW[11:0]
DAC-X-MARGIN-LOW[9:0]
R/W
000h
DAC 输出的裕度低代码
数据采用直接二进制格式。MSB 左对齐。
使用以下位对齐:
DAC63004:{DAC-X-MARGIN-LOW[11:0]}
DAC53004:{DAC-X-MARGIN-LOW[9:0], X, X}
X = 不用考虑位。
3-0
X
X
0
不用考虑
Copyright © 2022 Texas Instruments Incorporated
58
Submit Document Feedback
Product Folder Links: DAC63004 DAC53004
DAC63004, DAC53004
ZHCSNS5A –APRIL 2021 –REVISED DECEMBER 2021
www.ti.com.cn
7.6.4 DAC-X-VOUT-CMP-CONFIG 寄存器(地址= 03h、09h、0Fh、15h)[复位= 0000h]
PMBus 页面地址= FFh,PMBus 寄存器地址= D1h、D5h、D9h、DDh
图7-25. DAC-X-VOUT-CMP-CONFIG 寄存器(X = 0、1、2、3)
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
X
VOUT-GAIN-X
X
CMP- CMP- CMP-X- CMP- CMP-
X-OD- X-OUT- HIZ-IN- X-INV- X-EN
EN
EN
DIS
EN
X-0h
R/W-0h
X-0h
R/W-0h R/W-0h R/W-0h R/W-0h R/W-0h
表7-26. DAC-X-VOUT-CMP-CONFIG 寄存器字段说明
位
字段
类型
复位
说明
15-13
12-10
X
X
0h
不用考虑
VOUT-GAIN-X
R/W
0h
000:增益= 1x,VREF 引脚上的外部基准
001:增益= 1x,VDD 作为参考
010:增益= 1.5x,内部基准
011:增益= 2x,内部基准
100:增益= 3x,内部基准
101:增益= 4x,内部基准
其他:无效
9-5
4
X
X
0h
0
不用考虑
CMP-X-OD-EN
R/W
0:将OUTx 引脚设置为推挽输出
1:将OUTx 引脚设置为比较器模式下的开漏输出(CMP-X-EN =
1 和CMP-X-OUT-EN = 1)
3
2
CMP-X-OUT-EN
R/W
R/W
0
0
0:生成比较器输出,但内部消耗
1:将比较器输出连接到相应的OUTx 引脚
CMP-X-HIZ-IN-DIS
0:FBx 输入具有高阻抗。输入电压范围受限。
1:FBx 输入连接到电阻分压器并具有有限阻抗。输入电压范围与
满量程相同。
1
0
CMP-X-INV-EN
CMP-X-EN
R/W
R/W
0
0
0:请勿反转比较器输出
1:反转比较器输出
0:禁用比较器模式
1:启用比较器模式。电流输出必须处于断电状态。必须启用电压
输出模式。
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
59
Product Folder Links: DAC63004 DAC53004
DAC63004, DAC53004
ZHCSNS5A –APRIL 2021 –REVISED DECEMBER 2021
www.ti.com.cn
7.6.5 DAC-X-IOUT-MISC-CONFIG 寄存器(地址= 04h、0Ah、10h、16h)[复位= 0000h]
PMBus 页面地址= FFh,PMBus 寄存器地址= D2h、D6h、DAh、DEh
图7-26. DAC-X-IOUT-MISC-CONFIG 寄存器(X = 0、1、2、3)
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
X
IOUT-RANGE-X
R/W-0h
X
X-0h
X-0h
表7-27. DAC-X-IOUT-MISC-CONFIG 寄存器字段说明
位
字段
类型
复位
说明
15-13
12-9
X
X
0h
不用考虑
IOUT-RANGE-X
R/W
0000
0000:0μA 至25μA
0001:0μA 至50μA
0010:0μA 至125μA
0011:0μA 至250μA
0100:0μA 至‒24μA
0101:0μA 至‒48μA
0110:0μA 至‒120μA
0111:0μA 至‒240μA
1000:‒25μA 至+25μA
1001:‒50μA 至+50μA
1010:‒125μA 至+125μA
1011:‒250μA 至+250μA
其他:无效
8-0
X
X
000h
不用考虑
7.6.6 DAC-X-CMP-MODE-CONFIG 寄存器(地址= 05h、0Bh、11h、17h)[复位= 0000h]
PMBus 页面地址= FFh,PMBus 寄存器地址= D3h、D7h、DBh、DFh
图7-27. DAC-X-CMP-MODE-CONFIG 寄存器(X = 0、1、2、3)
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
X
CMP-X-MODE
R/W-0h
X
X-0h
X-0h
表7-28. DAC-X-CMP-MODE-CONFIG 寄存器字段说明
位
字段
类型
复位
00h
00
说明
15-12
11-10
X
X
不用考虑
CMP-X-MODE
R/W
00:无迟滞或窗口功能
01:使用DAC-X-MARGIN-HIGH 和DAC-X-MARGIN-LOW 寄存
器提供的迟滞
10:由DAC-X-MARGIN-HIGH 和DAC-X-MARGIN-LOW 寄存器
设置窗口边界的窗口比较器模式
11:无效
9-0
X
X
000h
不用考虑
Copyright © 2022 Texas Instruments Incorporated
60
Submit Document Feedback
Product Folder Links: DAC63004 DAC53004
DAC63004, DAC53004
ZHCSNS5A –APRIL 2021 –REVISED DECEMBER 2021
www.ti.com.cn
7.6.7 DAC-X-FUNC-CONFIG 寄存器(地址= 06h、0Ch、12h、18h)[复位= 0000h]
PMBus 页面地址= FFh,PMBus 寄存器地址= D4h、D8h、DCh、E0h
图7-28. DAC-X-FUNC-CONFIG 寄存器(X = 0、1、2、3)
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
CLR-SEL-X
SYNC-
BRD-
FUNC-GEN-CONFIG-BLOCK
CONFIG-X CONFIG-X
R/W-0h
R/W-0h R/W-0h
R/W-0h
表7-29. DAC-X-FUNC-CONFIG 寄存器字段说明
位
字段
CLR-SEL-X
类型
复位
说明
15
R/W
0
0:将DAC-X 清除至零标度
1:将DAC-X 清除至中标度
14
13
SYNC-CONFIG-X
BRD-CONFIG-X
R/W
R/W
0
0
0:DAC-X 输出在写命令后立即更新
1:DAC-X 输出在LDAC 引脚下降沿或COMMON-TRIGGER 寄
存器中的LDAC 位设置为1 时更新
0:不使用广播命令更新DAC-X
1:使用广播命令更新DAC-X
表7-30. 线性转换模式:FUNC-GEN-CONFIG-BLOCK 字段说明
位
字段
类型
复位
说明
12-11
PHASE-SEL-X
R/W
0
00:0°
01:120°
10:240°
11:90°
10-8
FUNC-CONFIG-X
R/W
0
000:三角波
001:锯齿波
010:反锯齿波
100:正弦波
111:禁用函数生成
其他:无效
7
LOG-SLEW-EN-X
CODE-STEP-X
R/W
R/W
0
0
0:启用线性转换
6-4
用于线性转换模式的CODE-STEP:
000:1-LSB
001:2-LSB
010:3-LSB
011:4-LSB
100:6-LSB
101:8-LSB
110:16-LSB
111:32-LSB
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
61
Product Folder Links: DAC63004 DAC53004
DAC63004, DAC53004
ZHCSNS5A –APRIL 2021 –REVISED DECEMBER 2021
www.ti.com.cn
表7-30. 线性转换模式:FUNC-GEN-CONFIG-BLOCK 字段说明(continued)
位
字段
类型
复位
说明
3-0
SLEW-RATE-X
R/W
0
用于线性转换模式的SLEW-RATE:
0000:对于裕度高和裕度低,无转换。波形生成无效。
0001:4µs/步进
0010:8µs/步进
0011:12µs/步进
0100:18µs/步进
0101:27.04µs/步进
0110:40.48µs/步进
0111:60.72µs/步进
1000:91.12µs/步进
1001:136.72µs/步进
1010:239.2µs/步进
1011:418.64µs/步进
1100:732.56µs/步进
1101:1282µs/步进
1110:2563.96µs/步进
1111:5127.92µs/步进
表7-31. 对数转换模式:FUNC-GEN-CONFIG-BLOCK 字段说明
位
字段
类型
复位
说明
12-11
PHASE-SEL-X
R/W
0
00:0°
01:120°
10:240°
11:90°
10 - 8
FUNC-CONFIG-X
LOG-SLEW-EN-X
R/W
R/W
0
0
000:三角波
001:锯齿波
010:反锯齿波
100:正弦波
111:禁用函数生成
其他:无效
7
1:启用对数转换。
在对数转换模式下,DAC 输出以3.125% 步进从DAC-X-
MARGIN-LOW 代码移至DAC-X-MARGIN-HIGH 代码,反之亦
然。
在正向转换时,下一步是(1 + 0.03125) 乘以当前步进。
在反向转换时,下一步是(1 ‒ 0.03125) 乘以当前步进。
当DAC-X-MARGIN-LOW 为0 时,转换从代码1 开始。
每个步进的时间间隔由RISE-SLEW-X 和FALL-SLEW-X 定义。
6-4
RISE-SLEW-X
R/W
0
对数转换模式的SLEW-RATE(DAC-X-MARGIN-LOW 至DAC-X-
MARGIN-HIGH):
000:4µs/步进
001:12µs/步进
010:27.04µs/步进
011:60.72µs/步进
100:136.72µs/步进
101:418.64µs/步进
110:1282µs/步进
111:5127.92µs/步进
3-1
FALL-SLEW-X
R/W
0
对数转换模式的SLEW-RATE(DAC-X-MARGIN-HIGH 至DAC-
X-MARGIN-LOW):
000:4µs/步进
001:12µs/步进
010:27.04µs/步进
011:60.72µs/步进
100:136.72µs/步进
101:418.64µs/步进
110:1282µs/步进
111:5127.92µs/步进
Copyright © 2022 Texas Instruments Incorporated
62
Submit Document Feedback
Product Folder Links: DAC63004 DAC53004
DAC63004, DAC53004
ZHCSNS5A –APRIL 2021 –REVISED DECEMBER 2021
www.ti.com.cn
表7-31. 对数转换模式:FUNC-GEN-CONFIG-BLOCK 字段说明(continued)
位
字段
类型
复位
说明
0
X
X
0
不用考虑
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
63
Product Folder Links: DAC63004 DAC53004
DAC63004, DAC53004
ZHCSNS5A –APRIL 2021 –REVISED DECEMBER 2021
www.ti.com.cn
7.6.8 DAC-X-DATA 寄存器(地址= 19h、1Ah、1Bh、1Ch)[复位= 0000h]
PMBus 页面地址= 00h、01h、02h、03h,PMBus 寄存器地址= 21h
图7-29. DAC-X-DATA 寄存器(X = 0、1、2、3)
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
DAC-X-DATA[11:0]
DAC-X-DATA[9:0]
X
R/W-0h
X-0h
表7-32. DAC-X-DATA 寄存器字段说明
位
字段
类型
复位
说明
15-4
DAC-X-DATA[11:0]
DAC-X-DATA[9:0]
R/W
000h
DAC 输出的数据
数据采用直接二进制格式。MSB 左对齐。MSB 左对齐。使用以下
位对齐:
DAC63004:{DAC-X-DATA[11:0]}
DAC53004:{DAC-X-DATA[9:0], X, X}
X = 不用考虑位。
3-0
X
X
0h
不用考虑
7.6.9 COMMON-CONFIG 寄存器(地址= 1Fh)[复位= 0FFFh]
PMBus 页面地址= FFh,PMBus 寄存器地址= E3h
图7-30. COMMON-CONFIG 寄存器
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
WIN-
LATCH- LOCK
EN
DEV-
EE-READ-
ADDR
EN-INT-
REF
VOUT-PDN-3
IOUT-
PDN-3
VOUT-PDN-2
IOUT-
PDN-2
VOUT-PDN-1
IOUT-
PDN-1
VOUT-PDN-0
IOUT-
PDN-0
R/W-0h R/W-0h
R/W-0h
R/W-0h
R/W-11b
R/W-1b
R/W-11b
R/W-1b
R/W-11b
R/W-1b
R/W-11b
R/W-1b
表7-33. COMMON-CONFIG 寄存器字段说明
位
字段
类型
复位
说明
15
WIN-LATCH-EN
R/W
0
0:非锁存窗口比较器输出
1:锁存窗口比较器输出
14
DEV-LOCK
R/W
0
0:器件未锁定
1:器件锁定,器件会锁定所有寄存器。要将此位重设为0(解锁
器件),需先将解锁代码写入COMMON-TRIGGER 寄存器的
DEV-UNLOCK 字段,然后向DEV-LOCK 位写入0。
13
12
EE-READ-ADDR
EN-INT-REF
R/W
R/W
0
0
0:故障转储读取使能位于地址0x00 处
1:故障转储读取使能位于地址0x01 处
0:禁用内部基准
1:启用内部基准。在使用内部基准增益设置之前,必须设置此
位。
VOUT-PDN-X
IOUT-PDN-X
R/W
R/W
11
1
11-10、
8-7、5-4、
2-1
00:为VOUT-X 加电
01:将VOUT-X 断电并通过10KΩ连接至AGND
10:将VOUT-X 断电并通过100KΩ连接至AGND
11:将VOUT-X 断电并通过高阻态连接至AGND
9、6、3、
0:为IOUT-X 加电
1:将IOUT-X 断电
0
Copyright © 2022 Texas Instruments Incorporated
64
Submit Document Feedback
Product Folder Links: DAC63004 DAC53004
DAC63004, DAC53004
ZHCSNS5A –APRIL 2021 –REVISED DECEMBER 2021
www.ti.com.cn
7.6.10 COMMON-TRIGGER 寄存器(地址= 20h)[复位= 0000h]
PMBus 页面地址= FFh,PMBus 寄存器地址= E4h
图7-31. COMMON-TRIGGER 寄存器
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
DEV-UNLOCK
LDAC
CLR
X
FAULT- PROTECT
DUMP
READ-
ONE-
TRIG
NVM-
PROG RELOAD
NVM-
重置
R/W-0h
R/W-0h
R/W-0h R/W-0h X-0h R/W-0h
R/W-0h
R/W-0h R/W-0h R/W-0h
表7-34. COMMON-TRIGGER 寄存器字段说明
位
字段
类型
复位
说明
15-12
11 - 8
7
DEV-UNLOCK
R/W
0000
0101:器件解锁密码
其他:不用考虑
W
0000
0
重置
1010:触发POR 复位。此位会自行复位。
其他:不用考虑
LDAC
R/W
0:不触发LDAC 操作。
1:如果DAC-X-FUNC-CONFIG 寄存器中相应的SYNC-
CONFIG-X 位为1,则触发LDAC 操作。此位会自行复位。
6
CLR
R/W
0
0:DAC 寄存器和输出不受影响
1:DAC 寄存器和输出根据DAC-X-FUNC-CONFIG 寄存器中相应
的CLR-SEL-X 位设置为零代码或中间代码。此位会自行复位。
5
4
X
X
0
0
不用考虑
FAULT-DUMP
R/W
0:不触发故障转储
1:触发故障转储序列。此位会自行复位。
3
2
1
0
PROTECT
R/W
R/W
R/W
R/W
0
0
0
0
0:不触发PROTECT 功能
1:触发PROTECT 功能。此位会自行复位。
READ-ONE-TRIG
NVM-PROG
0:不触发故障转储读取
1:读取NVM 的一行进行故障转储。此位会自行复位。
0:不触发NVM 写入
1:触发NVM 写入。此位会自行复位。
NVM-RELOAD
0:不触发NVM 重新加载
1:将数据从NVM 重新加载到寄存器映射。此位会自行复位。
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
65
Product Folder Links: DAC63004 DAC53004
DAC63004, DAC53004
ZHCSNS5A –APRIL 2021 –REVISED DECEMBER 2021
www.ti.com.cn
7.6.11 COMMON-DAC-TRIG 寄存器(地址= 21h)[复位= 0000h]
PMBus 页面地址= FFh,PMBus 寄存器地址= E5h
图7-32. COMMON-DAC-TRIG 寄存器
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
RESET-
CMP-
FLAG-0
TRIG-
MAR-
LO-0
TRIG-
MAR-
HI-0
START- RESET- TRIG-
TRIG- START- RESET- TRIG-
TRIG- START- RESET- TRIG-
TRIG- START-
MAR- FUNC-3
HI-3
FUNC-0 CMP-
FLAG-1
MAR-
LO-1
MAR- FUNC-1 CMP-
HI-1 FLAG-2
MAR-
LO-2
MAR- FUNC-2 CMP-
HI-2 FLAG-2
MAR-
LO-3
W-0h
W-0h
W-0h
R/W-0h
W-0h
W-0h
W-0h R/W-0h W-0h
W-0h
W-0h R/W-0h W-0h
W-0h
W-0h R/W-0h
表7-35. COMMON-DAC-TRIG 寄存器字段说明
位
字段
类型
复位
说明
RESET-CMP-FLAG-X
TRIG-MAR-LO-X
TRIG-MAR-HI-X
START-FUNC-X
W
0
15、11、
7、3
0:锁存比较器输出不受影响
1:复位锁存比较器和窗口比较器输出。此位会自行复位。
W
0
0
0
14、10、
6、2
0:不用考虑
1:触发低裕度命令。此位会自行复位。
W
13、9、
5、1
0:不用考虑
1:触发高裕度命令。此位会自行复位。
R/W
12、8、
4、0
0:停止函数生成
1:根据DAC-X-FUNC-CONFIG 寄存器中的FUNC-GEN-
CONFIG-X 开始函数生成。
Copyright © 2022 Texas Instruments Incorporated
66
Submit Document Feedback
Product Folder Links: DAC63004 DAC53004
DAC63004, DAC53004
ZHCSNS5A –APRIL 2021 –REVISED DECEMBER 2021
www.ti.com.cn
7.6.12 GENERAL-STATUS 寄存器(地址= 22h)[复位= 00h、DEVICE-ID、VERSION-ID]
PMBus 页面地址= FFh,PMBus 寄存器地址= E6h
图7-33. GENERAL-STATUS 寄存器
15
14
13
X
12
11
10
9
8
7
6
5
4
3
2
1
0
NVM-
CRC-
FAIL-INT
NVM-
CRC-
FAIL-
USER
DAC-3- DAC-2- DAC-1- DAC-0-
X
DEVICE-ID
VERSION-ID
BUSY
R-0h
BUSY
R-0h
BUSY
R-0h
BUSY
R-0h
R-0h
R-0h
R-0h
X-0h
R
R-0h
表7-36. GENERAL-STATUS 寄存器字段说明
位
字段
类型
复位
说明
15
NVM-CRC-FAIL-INT
R
0
0:OTP 中无CRC 错误
1:表示OTP 加载失败。软件复位或下电上电可在
发生临时故障时使器件脱离此状态。
14
NVM-CRC-FAIL-USER
R
0
0:NVM 加载中无CRC 错误
1:表示NVM 加载失败。寄存器设置已损坏。该
器件允许在该错误条件下执行所有操作。重新对
NVM 进行编程以获得原始状态。软件复位可使器
件摆脱此临时错误状态。
13
12
X
R
R
0
0
不用考虑
DAC-3-BUSY
0:DAC-3 通道可接受命令
1:DAC-3 通道不接受命令
11
10
9
DAC-2-BUSY
DAC-1-BUSY
DAC-0-BUSY
R
R
R
0
0
0
0
0:DAC-2 通道可接受命令
1:DAC-2 通道不接受命令
0:DAC-1 通道可接受命令
1:DAC-1 通道不接受命令
0:DAC-0 通道可接受命令
1:DAC-0 通道不接受命令
8
X
R
R
不用考虑
7-2
DEVICE-ID
DAC53004:05h
DAC63004:04h
器件标识符
1-0
VERSION-ID
R
00
版本标识符
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
67
Product Folder Links: DAC63004 DAC53004
DAC63004, DAC53004
ZHCSNS5A –APRIL 2021 –REVISED DECEMBER 2021
www.ti.com.cn
7.6.13 CMP-STATUS 寄存器(地址= 23h)[复位= 0000h]
PMBus 页面地址= FFh,PMBus 寄存器地址= E7h
图7-34. CMP-STATUS 寄存器
15
14
13
12
X
11
10
9
8
7
6
5
4
3
2
1
0
PROTECT- WIN- WIN- WIN- WIN- CMP- CMP- CMP- CMP-
FLAG
CMP-3 CMP-2 CMP-1 CMP-0 FLAG- FLAG- FLAG- FLAG-
3
2
1
0
X-0h
R-0h
R-0h
R-0h
R-0h
R-0h
R-0h
R-0h
R-0h
R-0h
表7-37. CMP-STATUS 寄存器字段说明
位
字段
类型
复位
说明
15-9
8
X
X
0
0
不用考虑
PROTECT-FLAG
R
0:PROTECT 操作不会触发。
1:PROTECT 功能已完成或正在进行中。读取时该位复位为0。
WIN-CMP-X
R
R
0
0
7、6、5、
来自相应通道的窗口比较器输出。输出根据COMMON-CONFIG
寄存器中的WINDOW-LATCH-EN 设置来锁存或取消锁存。
4
CMP-FLAG-X
3、2、1、
来自相应通道的同步比较器输出。
0
7.6.14 GPIO-CONFIG 寄存器(地址= 24h)[复位= 0000h]
PMBus 页面地址= FFh,PMBus 寄存器地址= E8h
图7-35. GPIO-CONFIG 寄存器
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
GF-EN
DEEP- GPO-EN
GPO-CONFIG
GPI-CH-SEL
GPI-CONFIG
GPI-EN
SLEEP-
EN
R/W-0h R/W-0h R/W-0h
R/W-0h
R/W-0h
R/W-0h
R/W-0h
表7-38. GPIO-CONFIG 寄存器字段说明
位
字段
类型
复位
说明
15
GF-EN
R/W
0
0:为GP 输入禁用干扰滤波器。此设置可提供更快的响应。
1:为GP 输入启用干扰滤波器。此设置会引入额外的传播延迟,
但提供了稳健性。
14
13
DEEP-SLEEP-EN
GPO-EN
R/W
R/W
R/W
0
0:禁用深度睡眠模式
1:为GP 输入启用深度睡眠模式
0
0:禁用GPIO 引脚的输出模式
1:启用GPIO 引脚的输出模式
12-9
GPO-CONFIG
0000
STATUS 功能状态。GPIO 引脚映射到以下寄存器位作为输出:
0001:NVM-BUSY
0100:DAC-0-BUSY
0101:DAC-1-BUSY
0110:DAC-2-BUSY
0111:DAC-3-BUSY
1000:WIN-CMP-0
1001:WIN-CMP-1
1010:WIN-CMP-2
1011:WIN-CMP-3
其他:无效
Copyright © 2022 Texas Instruments Incorporated
68
Submit Document Feedback
Product Folder Links: DAC63004 DAC53004
DAC63004, DAC53004
ZHCSNS5A –APRIL 2021 –REVISED DECEMBER 2021
www.ti.com.cn
表7-38. GPIO-CONFIG 寄存器字段说明(continued)
位
字段
GPI-CH-SEL
类型
复位
说明
8-5
R/W
0000
每个位对应一个DAC 通道。0b 表示已禁用,而1b 表示已启用。
GPI-CH-SEL[0]:通道0
GPI-CH-SEL[1]:通道1
GPI-CH-SEL[2]:通道2
GPI-CH-SEL[3]:通道3
示例:当GPI-CH-SEL 为0101 时,通道0 和通道2 均被启用,
而通道1 和通道3 均被禁用。
4-1
GPI-CONFIG
R/W
0000
GPIO 引脚输入配置。全局设置在整个器件上运行。特定于通道的
设置取决于GPI-CH-SEL 位的通道选择:
0000:DEEP-SLEEP(全局)。GPIO 下降沿触发深度睡眠模
式,GPIO 上升沿使器件退出深度睡眠模式。
0010:FAULT-DUMP(全局)。GPIO 下降沿触发故障转储,
GPIO = 1 没有任何影响。
0011:IOUT 上电下电(特定于通道)。GPIO 下降沿触发断电,
GPIO 上升沿触发加电。
0100:VOUT 上电/下电(特定于通道)。输出负载根据VOUT-
PDN-X 设置进行设置。GPIO 下降沿触发断电,GPIO 上升沿触发
加电。
0101:PROTECT 输入(全局)。GPIO 下降沿使PROTECT 功
能生效,GPIO = 1 没有任何影响。
0111:CLR 输入(全局)。GPIO = 0 使CLR 功能生效,GPIO =
1 没有任何影响。
1000:LDAC 输入(特定于通道)。GPIO 下降沿使LDAC 功能
生效,GPIO = 1 没有任何影响。必须为每个通道配置SYNC-
CONFIG-X 和GPI-CH-SEL。
1001:启动和停止函数生成(特定于通道)。GPIO 下降沿停止函
数生成。GPIO 上升沿开始函数生成。
1010:触发裕度高/低(特定于通道)。GPIO 下降沿触发裕度
低。GPIO 上升沿触发裕度高。
1011:RESET 输入(全局)。GPIO 引脚的下降沿使RESET 功
能生效。RESET 输入必须是一个脉冲。GPIO 上升沿使器件退出
复位。RESET 配置必须编程到NVM 中。否则,该设置会在器件
复位后被清除。
1100:NVM 写保护(全局)。GPIO 下降沿允许NVM 编程。
GPIO 上升沿阻止NVM 编程。
1101:寄存器映射锁定(全局)。GPIO 下降沿允许更新寄存器映
射。GPIO 上升沿阻止任何寄存器映射更新,但通过I2C 或SPI 写
入DEV-UNLOCK 字段和通过I2C 写入RESET 字段除外。
其他:不可用
0
GPI-EN
R/W
0
0:禁用GPIO 引脚的输入模式
1:启用GPIO 引脚的输入模式
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
69
Product Folder Links: DAC63004 DAC53004
DAC63004, DAC53004
ZHCSNS5A –APRIL 2021 –REVISED DECEMBER 2021
www.ti.com.cn
7.6.15 DEVICE-MODE-CONFIG 寄存器(地址= 25h)[复位= 0000h]
PMBus 页面地址= FFh,PMBus 寄存器地址= E9h
图7-36. DEVICE-MODE-CONFIG 寄存器
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
RESERVED
R/W-0h
DIS-
MODE-IN
PROTECT-
CONFIG
X
保留
保留
R/W-0h
R/W-0h
R/W-0h
R/W-0h
X-0h
表7-39. DEVICE-MODE-CONFIG 寄存器字段说明
位
字段
保留
类型
复位
说明
15-14
R/W
00
始终写入0b00
13
12-10
9-8
DIS-MODE-IN
R/W
R/W
R/W
0
向此位写入1 以实现低功耗。
始终写入0b000
0
保留
PROTECT-CONFIG
00
00:切换到高阻态断电模式(无转换)
01:切换到存储在NVM 中的DAC 代码(无转换),然后切换到
高阻态断电模式
10:转换为裕度低代码,然后切换到高阻态断电模式
11:转换为裕度高代码,然后切换到高阻态断电模式
7-5
4-0
R/W
R/W
0
保留
始终写入0b000
X
00h
不用考虑
7.6.16 INTERFACE-CONFIG 寄存器(地址= 26h)[复位= 0000h]
图7-37. INTERFACE-CONFIG 寄存器
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
X
TIMEOUT-
EN
X
EN-PMBUS
X
FSDO-
EN
X
SDO-
EN
X-0h
R/W-0h
X-0h
R/W-0h
X-0h
R/W-0h X-0h R/W-0h
表7-40. INTERFACE-CONFIG 寄存器字段说明
位
字段
类型
复位
0h
0
说明
15-13
12
X
X
不用考虑
0:禁用I2C 超时
1:启用I2C 模式
TIMEOUT-EN
R/W
11-9
8
X
X
0h
0
不用考虑
EN-PMBUS
R/W
0:禁用PMBus
1:启用PMBus
7-3
2
X
X
00h
0
不用考虑
FSDO-EN
R/W
0:禁用快速SDO
1:启用快速SDO
1
0
X
X
0
0
不用考虑
SDO-EN
R/W
0:禁用SDO
1:在GPIO 引脚上启用SDO
Copyright © 2022 Texas Instruments Incorporated
70
Submit Document Feedback
Product Folder Links: DAC63004 DAC53004
DAC63004, DAC53004
ZHCSNS5A –APRIL 2021 –REVISED DECEMBER 2021
www.ti.com.cn
7.6.17 SRAM-CONFIG 寄存器(地址= 2Bh)[复位= 0000h]
PMBus 页面地址= FFh,PMBus 寄存器地址= EFh
图7-38. SRAM-CONFIG 寄存器
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
X
SRAM-ADDR
R/W-0h
X-0h
表7-41. SRAM-CONFIG 寄存器字段说明
位
字段
类型
复位
说明
15-8
7-0
X
X
0h
不用考虑
SRAM-ADDR
R/W
0h
8 位SRAM 地址。写入此寄存器字段将配置接下来要访问的
SRAM 地址。此地址会在写入SRAM 后自动递增。
7.6.18 SRAM-DATA 寄存器(地址= 2Ch)[复位= 0000h]
PMBus 页面地址= FFh,PMBus 寄存器地址= F0h
图7-39. SRAM-DATA 寄存器
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
SRAM-DATA
R/W-0h
表7-42. SRAM-DATA 寄存器字段说明
位
字段
SRAM-ADDR
类型
复位
说明
15-0
R/W
0h
16 位SRAM 数据。此数据会写入SRAM-CONFIG 寄存器中配置
的地址或从该地址读取。
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
71
Product Folder Links: DAC63004 DAC53004
DAC63004, DAC53004
ZHCSNS5A –APRIL 2021 –REVISED DECEMBER 2021
www.ti.com.cn
7.6.19 DAC-X-DATA-8BIT 寄存器(地址= 40h、41h、42h、43h)[复位= 0000h]
PMBus 页面地址= 不适用,PMBus 寄存器地址= 不适用
图7-40. DAC-X-DATA-8BIT 寄存器
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
DAC-X-DATA-8BIT[7:0]
R/W-0h
X
X-0h
表7-43. DAC-X-DATA-8BIT 寄存器字段说明
位
字段
类型
复位
说明
电流输出的8 位数据。此寄存器在I2C 模式下可提供更快的更新速
率。数据采用直接二进制格式
15-8
DAC-X-DATA-8BIT[7:0]
R/W
00h
7-0
X
X
00h
不可用
7.6.20 BRDCAST-DATA 寄存器(地址= 50h)[复位= 0000h]
PMBus 页面地址= FFh,PMBus 寄存器地址= F1h
图7-41. BRDCAST-DATA 寄存器
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
BRDCAST-DATA[11:0]
BRDCAST-DATA[9:0]
X
R/W-0h
X-0h
表7-44. BRDCAST-DATA 寄存器字段说明
位
字段
类型
复位
说明
15-4
BRDCAST-DATA[11:0]
BRDCAST-DATA[9:0]
R/W
000h
所有DAC 通道的广播代码
数据采用直接二进制格式。MSB 左对齐。使用以下位对齐:
DAC63004:{BRDCAST-DATA[11:0]}
DAC53004:{BRDCAST-DATA[9:0], X, X}
X = 不用考虑位。
必须针对相应通道使能DAC-X-FUNC-CONFIG 寄存器中的BRD-
CONFIG-X 位。
3-0
X
X
0h
不用考虑。
7.6.21 PMBUS-PAGE 寄存器[复位= 0300h]
PMBus 页面地址= X,PMBus 寄存器地址= 00h
图7-42. PMBUS-PAGE 寄存器
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
PMBUS-PAGE
R/W-03h
X
X-00h
表7-45. PMBUS_OPERATION 寄存器字段说明
位
字段
类型
复位
说明
15-8
7-0
PMBUS-PAGE
X
R/W
03h
表7-21 中指定的8 位PMBus 页面地址。
X
00h
不可用
Copyright © 2022 Texas Instruments Incorporated
72
Submit Document Feedback
Product Folder Links: DAC63004 DAC53004
DAC63004, DAC53004
ZHCSNS5A –APRIL 2021 –REVISED DECEMBER 2021
www.ti.com.cn
7.6.22 PMBUS-OP-CMD-X 寄存器[复位= 0000h]
PMBus 页面地址= 00h、01h、02h、03h,PMBus 寄存器地址= 01h
图7-43. PMBUS-OP-CMD-X 寄存器(X = 0、1、2、3)
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
PMBUS-OPERATION-CMD-X
R/W-00h
X
X-00h
表7-46. PMBUS-OP-CMD-X 寄存器字段说明
位
字段
类型
复位
说明
15-8
PMBUS-OPERATION-CMD-X
R/W
00h
PMBus 操作命令:
00h:关闭
80h:打开
A4h:裕度高,DAC 输出裕度高至DAC-X-MARGIN-HIGH 代码
94h:裕度低,DAC 输出裕度低至DAC-X-MARGIN-LOW 代码
7-0
X
X
00h
不可用
7.6.23 PMBUS-CML 寄存器[复位= 0000h]
PMBus 页面地址= X,PMBus 寄存器地址= 78h
图7-44. PMBUS-CML 寄存器
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
X
CML
X
不适用
X-00h
R/W-0h
X-0h
X-00h
表7-47. PMBUS-CML 寄存器字段说明
位
字段
类型
复位
00h
0
说明
15-10
9
X
X
不用考虑
0:无通信故障
CML
R/W
1:PMBus 通信故障:写入时钟数错误、在写入命令前读取、无效
命令地址以及无效或不受支持的数据值;此位通过写入1 复位。
8
X
X
X
X
0h
不用考虑
不可用
7-0
00h
7.6.24 PMBUS-VERSION 寄存器[复位= 2200h]
PMBus 页面地址= X,PMBus 寄存器地址= 98h
图7-45. PMBUS-VERSION 寄存器
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
PMBUS-VERSION
R-22h
X
X-00h
表7-48. PMBUS-VERSION 寄存器字段说明
位
字段
类型
复位
说明
15-8
7-0
PMBUS-VERSION
X
R
22h
PMBus 版本
不可用
X
00h
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
73
Product Folder Links: DAC63004 DAC53004
DAC63004, DAC53004
ZHCSNS5A –APRIL 2021 –REVISED DECEMBER 2021
www.ti.com.cn
8 应用和实现
备注
以下应用部分中的信息不属于TI 器件规格的范围,TI 不担保其准确性和完整性。TI 的客 户应负责确定
器件是否适用于其应用。客户应验证并测试其设计,以确保系统功能。
8.1 应用信息
DACx3004 是四通道缓冲、强制检测输出、电压输出和电流输出智能 DAC,包含一个 NVM 和内部基准,并采用
微型3mm × 3mm 封装。在电压输出模式下,将每个通道的OUTx 和FBx 引脚短接。在电流输出模式下,将FBx
引脚保持未连接状态。FBx 引脚在比较器模式下用作输入。在瞬态或稳态条件下,外部基准不得超过 VDD。为了
获得出色的高阻态输出性能,需使用上拉电阻器将 VREF 引脚连接至 VDD。如果 VDD 在关断状态下保持悬空,
需在AGND 上放置100kΩ电阻器,以便正确检测VDD 关断状态。所有数字输出均为开漏输出;应在这些引脚上
使用外部上拉电阻器。在上电时能检测到接口协议,并且只要 VDD 打开,器件就会锁定到协议。在I2C 模式下,
分配系统中的 I2C 地址时,还应考虑广播地址。可以启用 I2C 超时以确保稳健性。SPI 模式默认为 3 线模式。在
NVM 中将GPIO 引脚配置为 SDO 可以实现 SPI 回读功能。回读模式下的 SPI 时钟速度比写入模式下的速度慢。
默认情况下,断电模式会将 DAC 输出设置为高阻态。需针对不同的断电设置适当地更改配置。DAC 通道还可以
通过NVM 中编程的DAC 代码上电。
8.2 典型应用
电源裕量和调节电路用于修整、调节或测试电源转换器的输出。此示例电路用于通过以下方法来测试系统:为电
源提供裕量以进行自适应电压调节,或者对所需的输出端值进行编程。低压降稳压器 (LDO) 和直流/直流转换器等
可调节电源提供了反馈或可调节输入,用于设置所需的输出。精密电压输出 DAC 非常适合用于以线性方式控制电
源输出。图 8-1 显示了使用 DACx3004 的开关模式电源 (SMPS) 控制电路。电源裕量的典型应用包括通信设备、
企业服务器、测试和测量、和通用电源模块。
VDD
10 kΩ
0.1 μ
1.5 μ
VREF
CAP
LDO
L
VIN
IN
PH
VOUT
Internal
Reference
NVM
BOOT
R1
SMPS / LDO
GND
CL
CB
R3
VFB
R2
DAC
REG
DAC
VOUT/
IOUT
SENSE
BUF
SCL/SYNC
SDA/SCLK
A0/SDI
R3
R3
R3
DAC
REG
DAC
BUF
VOUT/
IOUT
DAC
REG
DAC
BUF
VOUT/
IOUT
Power-supply: 0 - 3
PROTECT
VOUT/
IOUT
DAC
REG
DAC
BUF
Output Configuration
Logic
DACx3004
AGND
图8-1. 电压裕量和调节
表8-1. 设计参数
8.2.1 设计要求
参数
值
3.3V
0.6V
电源标称输出
转换器的基准电压(VFB
)
Copyright © 2022 Texas Instruments Incorporated
74
Submit Document Feedback
Product Folder Links: DAC63004 DAC53004
DAC63004, DAC53004
ZHCSNS5A –APRIL 2021 –REVISED DECEMBER 2021
www.ti.com.cn
表8-1. 设计参数(continued)
参数
值
±10%(即2.97V 至3.63V)
裕量
1.8V
DAC 输出范围
100µA
通过R1 和R2 的标称电流
8.2.2 详细设计过程
DACx3004 具有高阻态断电模式,在加电时默认设置为该模式,除非使用 NVM 对器件进行编程。当DAC 输出为
高阻态时,通过 R3 的电流为零,SMPS 设置为 3.3V 的标称输出电压。要在 DAC 加电时具有相同的标称条件,
需将器件调至与 VFB 相同的输出(即 0.6V)。此配置可确保即使在加电时,也没有电流流过 R3。R1 的计算方式
如下:(VOUT –VFB) / 100µA = 27kΩ。
为了达到±10% 的裕度高和裕度低条件,DAC 必须通过R1 吸收或提供额外的电流。计算得出来自DAC (IMARGIN
)
的电流为12µA(使用方程式10 计算)。
V
× 1 + MARGIN − V
OUT
FB
I
=
− I
(10)
MARGIN
NOMINAL
R
1
其中
• IMARGIN 是来自DAC 或由DAC 产生的裕量电流。
• MARGIN 是百分比裕度值除以100。
• INOMINAL 是通过R1 和R2 的标称电流。
要计算 R3 的值,首先应确定 DAC 输出范围,并确保避免代码接近零标度和满量程,以确保在线性区域中安全运
行。20mV 的 DAC 输出作为最小输出是一项安全考虑因素,同时 (1.8V – 0.6V – 20mV = 1.18V) 作为最大输
出。当 DAC 输出为 20mV 时,电源变为裕度高,而当 DAC 输出为 1.18V 时,电源变为裕度低。计算得出 R3 的
值为 48.3kΩ(使用方程式 11 计算)。选择标准电阻值并调整 DAC 输出。选择 R3 = 47kΩ 时,则 DAC 裕度高
代码为1.164V,而DAC 裕度低代码为36mV。
V
− V
FB
DAC
I
R =
(11)
3
MARGIN
当 DACx3004 置于电流输出模式时,无需串联电阻器 R3。将 DAC 输出设置为 –25µA 至 +25µA 的电流输出范
围,并适当设置DAC 代码以实现±12µA 的裕量电流。
DACx3004 具有转换率功能,用于以定义的转换率在裕度高、裕度低和标称输出之间切换。请参阅节7.6.7,了解
转换率设置详细信息。
备注
DACx3004 中的 DAC-X-MARGIN-HIGH 寄存器值导致电源输出处出现裕度低 值。同样,DACx3004
中的DAC-X-MARGIN-LOW 寄存器值会导致电源输出处出现裕度高值。
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
75
Product Folder Links: DAC63004 DAC53004
DAC63004, DAC53004
ZHCSNS5A –APRIL 2021 –REVISED DECEMBER 2021
www.ti.com.cn
下面给出了开始使用电源控制应用所需的伪代码:
//SYNTAX: WRITE <REGISTER NAME (Hex code)>, <MSB DATA>, <LSB DATA>
//Write DAC code for nominal output (repeat for all DAC channels)
//For a 1.8-V output range, the 10-bit hex code for 0.6 V is 0x155.With 16-bit left alignment, this
becomes 0x5540
WRITE DAC_DATA(0x19), 0x55, 0x40
//Power-up voltage output on all channels, enables internal reference WRITE COMMON-CONFIG(0x1F),
0x12, 0x49
//Set channel 0 gain setting to 1.5x internal reference (1.8 V)
WRITE DAC-0-VOUT-CMP-CONFIG(0x3), 0x08, 0x00
//Set channel 1 gain setting to 1.5x internal reference (1.8 V)
WRITE DAC-1-VOUT-CMP-CONFIG(0x9), 0x08, 0x00
//Set channel 2 gain setting to 1.5x internal reference (1.8 V)
WRITE DAC-2-VOUT-CMP-CONFIG(0xF), 0x08, 0x00
//Set channel 3 gain setting to 1.5x internal reference (1.8 V)
WRITE DAC-3-VOUT-CMP-CONFIG(0x15), 0x08, 0x00
//Configure GPI for Margin-High, Low trigger for all channels
WRITE GPIO-CONFIG(0x24), 0x01, 0xF5
//Set slew rate and code step (repeat for all channels)
//CODE_STEP: 2 LSB, SLEW_RATE: 60.72 µs/step
WRITE DAC-0-FUNC-CONFIG(0x06), 0x00, 0x17
//Write DAC margin high code (repeat for all channels)
//For a 1.8-V output range, the 10-bit hex code for 1.164 V is 0x296.With 16-bit left alignment,
this becomes 0xA540
WRITE DAC-0-MARGIN-HIGH(0x01), 0xA5, 0x40
//Write DAC margin low code (repeat for all channels)
//For a 1.8-V output range, the 10-bit hex code for 36 mV is 0x14.With 16-bit left alignment, this
becomes 0x0500
WRITE DAC-0-MARGIN-LOW(0x02), 0x05, 0x00
//Save settings to NVM
WRITE COMMON-TRIGGER(0x20), 0x00, 0x02
8.2.3 应用曲线
图8-3. 电源裕度低
图8-2. 电源裕度高
Copyright © 2022 Texas Instruments Incorporated
76
Submit Document Feedback
Product Folder Links: DAC63004 DAC53004
DAC63004, DAC53004
ZHCSNS5A –APRIL 2021 –REVISED DECEMBER 2021
www.ti.com.cn
9 电源相关建议
DACx3004 系列器件不需要特定的电源时序。这些器件需要单个电源VDD。但是,应确保在VDD 之后施加外部电
压基准。VDD 引脚应使用0.1µF 去耦电容器。CAP 引脚应使用约1.5µF 的旁路电容器。
10 布局
10.1 布局指南
DACx3004 引脚配置将模拟、数字和电源引脚分开以实现优化布局。为了保证信号完整性,需将数字和模拟走线
分开,并将去耦电容器放置在器件引脚附近。
10.2 Layout Example
图10-1. Layout Example
Note: The ground and power planes have been omitted for clarity. Connect the thermal pad to ground.
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
77
Product Folder Links: DAC63004 DAC53004
DAC63004, DAC53004
ZHCSNS5A –APRIL 2021 –REVISED DECEMBER 2021
www.ti.com.cn
11 Device and Documentation Support
TI offers an extensive line of development tools. Tools and software to evaluate the performance of the device,
generate code, and develop solutions are listed below.
11.1 接收文档更新通知
要接收文档更新通知,请导航至 ti.com 上的器件产品文件夹。点击订阅更新 进行注册,即可每周接收产品信息更
改摘要。有关更改的详细信息,请查看任何已修订文档中包含的修订历史记录。
11.2 支持资源
TI E2E™ 支持论坛是工程师的重要参考资料,可直接从专家获得快速、经过验证的解答和设计帮助。搜索现有解
答或提出自己的问题可获得所需的快速设计帮助。
链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范,并且不一定反映 TI 的观点;请参阅
TI 的《使用条款》。
11.3 Trademarks
PMBus™ is a trademark of SMIF, Inc..
TI E2E™ is a trademark of Texas Instruments.
所有商标均为其各自所有者的财产。
11.4 Electrostatic Discharge Caution
This integrated circuit can be damaged by ESD. Texas Instruments recommends that all integrated circuits be handled
with appropriate precautions. Failure to observe proper handling and installation procedures can cause damage.
ESD damage can range from subtle performance degradation to complete device failure. Precision integrated circuits may
be more susceptible to damage because very small parametric changes could cause the device not to meet its published
specifications.
11.5 术语表
TI 术语表
本术语表列出并解释了术语、首字母缩略词和定义。
12 Mechanical, Packaging, and Orderable Information
The following pages include mechanical, packaging, and orderable information. This information is the most
current data available for the designated devices. This data is subject to change without notice and revision of
this document. For browser-based versions of this data sheet, refer to the left-hand navigation.
Copyright © 2022 Texas Instruments Incorporated
78
Submit Document Feedback
Product Folder Links: DAC63004 DAC53004
PACKAGE OPTION ADDENDUM
www.ti.com
11-Jul-2023
PACKAGING INFORMATION
Orderable Device
Status Package Type Package Pins Package
Eco Plan
Lead finish/
Ball material
MSL Peak Temp
Op Temp (°C)
Device Marking
Samples
Drawing
Qty
(1)
(2)
(3)
(4/5)
(6)
DAC53004RTER
DAC53004RTET
DAC63004RTER
DAC63004RTET
PDAC63004RTET
ACTIVE
ACTIVE
ACTIVE
ACTIVE
ACTIVE
WQFN
WQFN
WQFN
WQFN
WQFN
RTE
RTE
RTE
RTE
RTE
16
16
16
16
16
3000 RoHS & Green
250 RoHS & Green
3000 RoHS & Green
NIPDAU
Level-1-260C-UNLIM
Level-1-260C-UNLIM
Level-1-260C-UNLIM
Level-1-260C-UNLIM
Call TI
-40 to 125
-40 to 125
-40 to 125
-40 to 125
-40 to 125
D53004
Samples
Samples
Samples
Samples
Samples
NIPDAU
NIPDAU
NIPDAU
Call TI
D53004
D63004
D63004
250
250
RoHS & Green
TBD
(1) The marketing status values are defined as follows:
ACTIVE: Product device recommended for new designs.
LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.
NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.
PREVIEW: Device has been announced but is not in production. Samples may or may not be available.
OBSOLETE: TI has discontinued the production of the device.
(2) RoHS: TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance
do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may
reference these types of products as "Pb-Free".
RoHS Exempt: TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.
Green: TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based
flame retardants must also meet the <=1000ppm threshold requirement.
(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.
(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.
(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuation
of the previous line and the two combined represent the entire Device Marking for that device.
(6)
Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two
lines if the finish value exceeds the maximum column width.
Addendum-Page 1
PACKAGE OPTION ADDENDUM
www.ti.com
11-Jul-2023
Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information
provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and
continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals.
TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.
In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.
Addendum-Page 2
PACKAGE MATERIALS INFORMATION
www.ti.com
3-Jun-2022
TAPE AND REEL INFORMATION
REEL DIMENSIONS
TAPE DIMENSIONS
K0
P1
W
B0
Reel
Diameter
Cavity
A0
A0 Dimension designed to accommodate the component width
B0 Dimension designed to accommodate the component length
K0 Dimension designed to accommodate the component thickness
Overall width of the carrier tape
W
P1 Pitch between successive cavity centers
Reel Width (W1)
QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE
Sprocket Holes
Q1 Q2
Q3 Q4
Q1 Q2
Q3 Q4
User Direction of Feed
Pocket Quadrants
*All dimensions are nominal
Device
Package Package Pins
Type Drawing
SPQ
Reel
Reel
A0
B0
K0
P1
W
Pin1
Diameter Width (mm) (mm) (mm) (mm) (mm) Quadrant
(mm) W1 (mm)
DAC53004RTER
DAC53004RTET
DAC63004RTER
DAC63004RTET
WQFN
WQFN
WQFN
WQFN
RTE
RTE
RTE
RTE
16
16
16
16
3000
250
330.0
180.0
330.0
180.0
12.4
12.4
12.4
12.4
3.3
3.3
3.3
3.3
3.3
3.3
3.3
3.3
1.1
1.1
1.1
1.1
8.0
8.0
8.0
8.0
12.0
12.0
12.0
12.0
Q2
Q2
Q2
Q2
3000
250
Pack Materials-Page 1
PACKAGE MATERIALS INFORMATION
www.ti.com
3-Jun-2022
TAPE AND REEL BOX DIMENSIONS
Width (mm)
H
W
L
*All dimensions are nominal
Device
Package Type Package Drawing Pins
SPQ
Length (mm) Width (mm) Height (mm)
DAC53004RTER
DAC53004RTET
DAC63004RTER
DAC63004RTET
WQFN
WQFN
WQFN
WQFN
RTE
RTE
RTE
RTE
16
16
16
16
3000
250
367.0
210.0
367.0
210.0
367.0
185.0
367.0
185.0
35.0
35.0
35.0
35.0
3000
250
Pack Materials-Page 2
GENERIC PACKAGE VIEW
RTE 16
3 x 3, 0.5 mm pitch
WQFN - 0.8 mm max height
PLASTIC QUAD FLATPACK - NO LEAD
This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.
4225944/A
www.ti.com
PACKAGE OUTLINE
RTE0016C
WQFN - 0.8 mm max height
S
C
A
L
E
3
.
6
0
0
PLASTIC QUAD FLATPACK - NO LEAD
3.1
2.9
B
A
PIN 1 INDEX AREA
3.1
2.9
SIDE WALL
METAL THICKNESS
DIM A
OPTION 1
0.1
OPTION 2
0.2
C
0.8 MAX
SEATING PLANE
0.08
0.05
0.00
1.68 0.07
(DIM A) TYP
5
8
EXPOSED
THERMAL PAD
12X 0.5
4
9
4X
SYMM
17
1.5
1
12
0.30
16X
0.18
PIN 1 ID
(OPTIONAL)
13
16
0.1
C A B
SYMM
0.05
0.5
0.3
16X
4219117/B 04/2022
NOTES:
1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing
per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.
www.ti.com
EXAMPLE BOARD LAYOUT
RTE0016C
WQFN - 0.8 mm max height
PLASTIC QUAD FLATPACK - NO LEAD
(
1.68)
SYMM
13
16
16X (0.6)
1
12
16X (0.24)
SYMM
(2.8)
17
(0.58)
TYP
12X (0.5)
9
4
(
0.2) TYP
VIA
5
8
(R0.05)
ALL PAD CORNERS
(0.58) TYP
(2.8)
LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:20X
0.07 MIN
ALL AROUND
0.07 MAX
ALL AROUND
SOLDER MASK
OPENING
METAL
EXPOSED
METAL
EXPOSED
METAL
SOLDER MASK
OPENING
METAL UNDER
SOLDER MASK
NON SOLDER MASK
SOLDER MASK
DEFINED
DEFINED
(PREFERRED)
SOLDER MASK DETAILS
4219117/B 04/2022
NOTES: (continued)
4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature
number SLUA271 (www.ti.com/lit/slua271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown
on this view. It is recommended that vias under paste be filled, plugged or tented.
www.ti.com
EXAMPLE STENCIL DESIGN
RTE0016C
WQFN - 0.8 mm max height
PLASTIC QUAD FLATPACK - NO LEAD
(
1.55)
16
13
16X (0.6)
1
12
16X (0.24)
17
SYMM
(2.8)
12X (0.5)
9
4
METAL
ALL AROUND
5
8
SYMM
(2.8)
(R0.05) TYP
SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
EXPOSED PAD 17:
85% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE
SCALE:25X
4219117/B 04/2022
NOTES: (continued)
6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate
design recommendations.
www.ti.com
重要声明和免责声明
TI“按原样”提供技术和可靠性数据(包括数据表)、设计资源(包括参考设计)、应用或其他设计建议、网络工具、安全信息和其他资源,
不保证没有瑕疵且不做出任何明示或暗示的担保,包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担
保。
这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任:(1) 针对您的应用选择合适的 TI 产品,(2) 设计、验
证并测试您的应用,(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。
这些资源如有变更,恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的应用。严禁对这些资源进行其他复制或展示。
您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成
本、损失和债务,TI 对此概不负责。
TI 提供的产品受 TI 的销售条款或 ti.com 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改
TI 针对 TI 产品发布的适用的担保或担保免责声明。
TI 反对并拒绝您可能提出的任何其他或不同的条款。IMPORTANT NOTICE
邮寄地址:Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2023,德州仪器 (TI) 公司
相关型号:
DAC5311IDCKRG4
1.8V to 5.5V, 80μA, 8-, 10-, and 12-Bit, Low-Power, Single-Channel, DIGITAL-TO-ANALOG CONVERTERS in SC70 Package
TI
DAC5311IDCKRQ1
1.8 V to 5.5 V, 80 mA, 8 BIT, LOW POWER, SINGLE CHANNEL, DIGITAL-TO-ANALOG CONVERTER
TI
DAC5311IDCKTG4
1.8V to 5.5V, 80μA, 8-, 10-, and 12-Bit, Low-Power, Single-Channel, DIGITAL-TO-ANALOG CONVERTERS in SC70 Package
TI
DAC5311_08
1.8V to 5.5V, 80mA, 8-, 10-, and 12-Bit, Low-Power, Single-Channel, DIGITAL-TO-ANALOG CONVERTERS in SC70 Package
TI
DAC53202RTER
Two-channel, 12-bit, VOUT and IOUT smart DAC with I²C and SPI and Hi-Z out during power off | RTE | 16 | -40 to 125
TI
©2020 ICPDF网 联系我们和版权申明