DRV8145HQRXZRQ1 [TI]

具有集成电流检测和反馈功能的汽车类 40V、46A 半桥驱动器 | RXZ | 16 | -40 to 125;


型号：	DRV8145HQRXZRQ1
厂家：	TEXAS INSTRUMENTS
描述：	具有集成电流检测和反馈功能的汽车类 40V、46A 半桥驱动器 \| RXZ \| 16 \| -40 to 125 驱动驱动器
文件：	总68页 (文件大小：3827K)
中文：	中文翻译
下载：	下载PDF数据表文档文件

DRV8145-Q1

ZHCSRD7 –JANUARY 2023

具有集成电流感测和反馈功能的DRV8145-Q1 汽车类半桥驱动器

1 特性

3 说明

• 符合面向汽车应用的AEC-Q100 标准：

– 温度等级1：–40°C 至+125°C，T_A

• 可提供用于功能安全系统设计的文档

• 4.5V 至35V（绝对最大值为40V）工作电压范围

• 采用VQFN-HR 封装的SPI (S) 或HW (H) 型号：

DRV814x-Q1 器件系列是完全集成式半桥驱动器，适

用于各种汽车应用。这种采用 BiCMOS 大功率工艺技

术节点设计的单片功率封装器件系统提供了出色的电源

处理能力和热性能，不仅封装尺寸小巧、易于布局，还

可提供 EMI 控制、精确的电流检测和诊断功能，稳健

性较高。该系列提供相同的引脚功能和可扩展的 R_ON

（电流能力），可支持不同的负载。

_{ON_LS}+ R_{ON_HS}：16mΩ

• 采用HTSSOP 封装的SPI(P) 型号：R_{ON_LS}

R_{ON_HS}：19mΩ

• I_OUT最大值= 46A

• PWM 工作频率高达125KHz，具有自动死区时间断

言

• 可配置压摆率和适用于低电磁干扰(EMI) 的展频时

钟

• 集成电流感测（无需使用分流电阻器）

• IPROPI 引脚上的比例负载电流输出

• 可配置的电流调节

• 具有可配置故障反应（锁存或重试）的保护和诊断

性能

这些器件集成了 N 沟道半桥、电荷泵稳压器、高侧电

流检测和调节、电流比例输出以及保护电路。还提供了

一种低功耗睡眠模式，以实现较低静态电流。这些器件

提供电压监测和负载诊断以及过流和过热保护功能。在

nFAULT 引脚上指示故障条件。DRV8143 和

DRV8145 提供三种型号 - 硬接线接口：HW (H) 和两

种SPI 接口型号：SPI (P) 和SPI (S)，其中SPI (P) 用

于外部提供的逻辑电源，SPI (S) 用于内部生成的逻辑

电源。DRV8144 仅提供两种型号： SPI(S) 和

HW(H)。SPI 接口型号可实现更加灵活的器件配置和故

障监测。

– 在断开状态和导通状态下进行负载诊断，以检测

开路负载和短路

器件信息⁽¹⁾

封装尺寸（标称值）

器件型号

封装

– 电源(VM) 和电荷泵(VCP)上的电压监测

– 过流保护

– 过热保护

DRV8145-Q1

VQFN-HR (16)

HTSSOP (28)

3.5mm x 5.5mm

4.4mm x 9.7mm

– nFAULT 引脚上的故障指示

• 支持3.3V 和5V 逻辑输入

• 低睡眠电流：25°C 下的典型值为1μA

• 器件系列比较表

(1) 如需了解所有可用封装，请参阅数据表末尾的可订购产品附录

4.5 - 35 V

nSLEEP

DRV814X-Q1

Driver Control

nFAULT

2 应用

Half Bridge

Driver

SPI (SPI variant)

• 汽车类有刷直流电机、电磁阀

• 车门模块、雨刮器模块、后备箱和座椅模块

• 车身控制模块(BCM)

CONFIG pins

(HW variant)

Diagnos cs

Current Sense

IPROPI

ADC

• 燃油泵、水泵、机油泵

• 车载充电器

Current Regula on

Built-in Protec on

简化版原理图

本文档旨在为方便起见，提供有关TI 产品中文版本的信息，以确认产品的概要。有关适用的官方英文版本的最新信息，请访问

www.ti.com，其内容始终优先。TI 不保证翻译的准确性和有效性。在实际设计之前，请务必参考最新版本的英文版本。

English Data Sheet: SLVSG22

DRV8145-Q1

ZHCSRD7 –JANUARY 2023

www.ti.com.cn

内容

1 特性................................................................................... 1

2 应用................................................................................... 1

3 说明................................................................................... 1

4 修订历史记录.....................................................................2

5 器件比较............................................................................ 3

6 引脚配置和功能................................................................. 4

6.1 HW 型号......................................................................4

6.2 SPI 型号......................................................................5

7 规格................................................................................... 7

7.1 绝对最大额定值...........................................................7

7.2 ESD 等级.................................................................... 7

7.3 建议运行条件.............................................................. 8

7.4 热性能信息..................................................................8

7.5 电气特性......................................................................8

7.6 SPI 时序要求.............................................................15

7.7 开关波形....................................................................16

7.8 典型特性....................................................................22

8 详细说明.......................................................................... 25

8.1 概述...........................................................................25

8.2 功能方框图................................................................26

8.3 特性说明...................................................................28

8.4 器件功能状态............................................................ 37

8.5 编程- 仅限SPI 型号................................................. 39

8.6 寄存器映射- 仅限SPI 型号.......................................44

9 应用和实施.......................................................................51

9.1 应用信息....................................................................51

9.2 典型应用....................................................................52

10 电源相关建议.................................................................55

10.1 确定大容量电容器的大小........................................ 55

11 布局................................................................................56

11.1 布局指南..................................................................56

11.2 布局示例..................................................................56

12 器件和文档支持............................................................. 57

12.1 文档支持..................................................................57

12.2 接收文档更新通知................................................... 57

12.3 社区资源..................................................................57

12.4 商标.........................................................................57

13 机械、封装和可订购信息...............................................57

13.1 卷带封装信息.......................................................... 57

4 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

日期

修订版本

说明

January 2023

初始发行版

Submit Document Feedback

Product Folder Links: DRV8145-Q1

DRV8145-Q1

ZHCSRD7 –JANUARY 2023

www.ti.com.cn

5 器件比较

表5-1 总结了DRV814X-Q1 系列器件之间的R_ON和封装差异。

表5-1. 器件比较

封装

器件型号⁽¹⁾

DRV8143-Q1

DRV8144-Q1

DRV8145-Q1

封装尺寸（标称值）

3mm x 4.5mm

3mm x 7.3mm

3mm x 6mm

(LS + HS) R_ON

42 mΩ

I_OUTMAX

20 A

型号

VQFN-HR (14)

HVSSOP (28)

VQFN-HR (16)

HTSSOP (28)

HW (H)、SPI (S)

SPI (P)

20 A

49 mΩ

30 A

23.6mΩ

16 mΩ

HW (H)、SPI (S)

SPI (P)

46 A

3.5mm x 5.5mm

4.4mm x 9.7mm

46 A

19mΩ

(1) 这是DRV8145-Q1 的产品数据表。请参考其他器件型号数据表以了解更多信息。

表 5-2 总结了 DRV814X-Q1 系列中 SPI 和 HW 接口型号之间的特性差异。一般而言，SPI 型号具有更高的可配

置性和更多的桥接控制选项，提供诊断反馈，具有冗余驱动器关断功能，改进了引脚FMEA，并具有其他特性。

此外，SPI 型号有两个选项 - SPI (S) 型号和 SPI (P) 型号。SPI (P) 型号支持通过器件逻辑的 VDD 引脚为器件提

供 5V 低电压外部电源，而在 SPI (S) 型号中，该电源来自 VM 引脚内部。借助该外部逻辑电源，SPI (P) 型号可

避免在VM 欠压瞬态下出现器件欠压（器件复位）情况。

表5-2. SPI 型号与HW 型号比较

HW (H) 型号

SPI (S) 型号

SPI (P) 型号

功能

单个引脚“和/或”寄存器位以及引脚状态指示（请参阅寄存器引脚控

制）

电桥控制

仅引脚

通过nSLEEP 引脚提供

不支持

睡眠功能

不可用

通过VDD 引脚支持

器件的外部逻辑电源

不支持

nSLEEP 引脚上的复位脉

冲

SPI CLR_FAULT 命令

8 级

清除故障命令

6 级

压摆率

过流保护(OCP)

阈值有3 个选项，滤波器时间有4 个选项

固定在最高等级设置

5 级，具有禁用和固定关断

（TOFF）时间

ITRIP 调节

7 级，具有禁用和指示，具有程序可控的关断（TOFF）时间

不支持，要么全部锁存，

要么全部重试

重试或锁存行为之间的单个故障反应配置

详细的故障记录和器件状态反馈

支持

不支持，需要nFAULT 引

脚监测

支持，可选nFAULT 引脚监测

VM 过压

4 个阈值选项

支持高侧负载

支持

固定

导通状态（有源）诊断

展频时钟(SSC)

不支持

表5-3. 区分该系列中的器件

封装符号

DEVICE_ID 寄存器

器件

DRV8143H-Q1

DRV8144H-Q1

DRV8145H-Q1

DRV8143S-Q1

DRV8144S-Q1

DRV8145S-Q1

DRV8143P-Q1

DRV8145P-Q1

8143H

8144H

8145H

8143S

8144S

8145S

8143P

8145P

不可用

0 x BA

0 x CA

0 x DA

0 x BE

0 x DE

Submit Document Feedback

Product Folder Links: DRV8145-Q1

DRV8145-Q1

ZHCSRD7 –JANUARY 2023

www.ti.com.cn

6 引脚配置和功能

6.1 HW 型号

6.1.1 VQFN-HR(16) 封装

nFAULT

IPROPI

nSLEEP

nFAULT

DRVOFF

IPROPI

DRVOFF

TOP VIEW

BOTTOM VIEW

VCP

nSLEEP

OUT

GND

OUT

GND

GND GND GND GND

Figure not drawn to scale

GND GND GND GND

图6-1. 采用VQFN-HR (16) 封装的DRV8145H-Q1 HW 型号

表6-1. 引脚功能

引脚

类型⁽¹⁾

说明

编号

名称

nFAULT

IPROPI

nSLEEP

I/O

控制器的故障指示。有关详细信息，请参阅器件配置一节中的nFAULT。

驱动器负载电流模拟反馈。有关详细信息，请参阅器件配置一节中的IPROPI。

用于休眠的控制器输入引脚。有关详细信息，请参阅电桥控制一节。

电源。此引脚电压是电机电源电压。使用0.1µF 陶瓷电容器和大容量电容器将此引脚旁路至

GND。

半桥输出。将此引脚连接到电机或负载。必须与其他OUT 引脚（共4 个）结合，以支持器件

的电流能力。

OUT

5、6、8、9

GND

VCP

接地引脚

用于储能电容器的电荷泵引脚。将6.3V、1µF 的电容器连接至VM 电源。

用于电桥高阻态的控制器输入引脚。有关详细信息，请参阅电桥控制一节。

用于电桥运行的控制器输入引脚。有关详细信息，请参阅电桥控制一节。

用于指示负载类型的器件配置引脚。有关详细信息，请参阅器件配置一节中的DIAG

用于压摆率控制的器件配置引脚。有关详细信息，请参阅器件配置一节中的压摆率。

DRVOFF

DIAG

用于高侧限流的ITRIP 电平的器件配置引脚。有关详细信息，请参阅器件配置一节中的

ITRIP。

ITRIP

无连接

(1) I = 输入，O = 输出，I/O = 输入/输出，G = 接地，P = 电源，OD = 开漏输出，PP = 推挽输出

Submit Document Feedback

Product Folder Links: DRV8145-Q1

DRV8145-Q1

ZHCSRD7 –JANUARY 2023

www.ti.com.cn

6.2 SPI 型号

6.2.1 HTSSOP (28) 封装

SCLK

nSCS

SDI

SDO

nFAULT

IPROPI

VDD

DRVOFF

VCP

OUT

GND

OUT

GND

Figure not drawn to scale

SPI (P) variant

图6-2. 采用HTSSOP (28) 封装的DRV8145S-Q1 SPI 型号

表6-2. 引脚功能

引脚

类型⁽¹⁾

说明

编号

名称

SCLK

SPI - 串行时钟输入。

nSCS

SPI - 芯片选择。此引脚上的低电平有效信号支持串行接口通信。

用于电桥运行的控制器输入引脚。有关详细信息，请参阅电桥控制一节。

用于电桥高阻态的控制器输入引脚。有关详细信息，请参阅电桥控制一节。

用于储能电容器的电荷泵引脚。将6.3V、1µF 的电容器连接至VM 电源。

DRVOFF

VCP

6、7、8、

21、22、23

电源。此引脚电压是电机电源电压。必须与剩余的VM 引脚（共6 个）结合，以支持器件的

电流能力。使用0.1µF 陶瓷电容器和大容量电容器将此引脚旁路至GND。

9、10、11、

18、19、20

半桥输出。将此引脚连接到电机或负载。必须与剩余的OUT 引脚（共6 个）结合，以支持器

件的电流能力。

OUT

GND

12、13、14、

15、16、17

接地引脚。必须与剩余的GND 引脚（共6 个）结合，以支持器件的电流能力。

VDD

IPROPI

nFAULT

SDO

I/O

器件的逻辑电源。

驱动器负载电流模拟反馈。有关详细信息，请参阅器件配置一节中的IPROPI。

控制器的故障指示。有关详细信息，请参阅器件配置一节中的nFAULT。

SPI - 串行数据输出。在SCLK 的上升沿更新数据。

SPI - 串行数据输入。在SCLK 的下降沿捕捉数据。

SDI

(1) I = 输入，O = 输出，I/O = 输入/输出，G = 接地，P = 电源，OD = 开漏输出，PP = 推挽输出

Submit Document Feedback

Product Folder Links: DRV8145-Q1

DRV8145-Q1

ZHCSRD7 –JANUARY 2023

www.ti.com.cn

6.2.2 VQFN-HR(16) 封装

nFAULT

IPROPI

nSLEEP

nFAULT

DRVOFF

IPROPI

DRVOFF

TOP VIEW

BOTTOM VIEW

VCP

nSLEEP

OUT

GND

OUT

GND

GND GND GND GND

Figure not drawn to scale

GND GND GND GND

图6-3. 采用VQFN-HR(16) 封装的DRV8145S-Q1 SPI 型号

表6-3. 引脚功能

引脚

类型⁽¹⁾

说明

编号

名称

nFAULT

IPROPI

I/O

控制器的故障指示。有关详细信息，请参阅器件配置一节中的nFAULT。

驱动器负载电流模拟反馈。有关详细信息，请参阅器件配置一节中的IPROPI。

用于休眠的控制器输入引脚。有关详细信息，请参阅电桥控制一节。也是SDO 的VIO 逻辑电

平。

nSLEEP

电源。此引脚电压是电机电源电压。使用0.1µF 陶瓷电容器和大容量电容器将此引脚旁路至

GND。

半桥输出。将此引脚连接到电机或负载。必须与其他的OUT 引脚（共4 个）结合，以支持器

件的电流能力。

OUT

5、6、8、9

GND

VCP

接地引脚

用于储能电容器的电荷泵引脚。将6.3V、1µF 的电容器连接至VM 电源。

用于电桥高阻态的控制器输入引脚。有关详细信息，请参阅电桥控制一节。

用于电桥运行的控制器输入引脚。有关详细信息，请参阅电桥控制一节。

SPI - 芯片选择。此引脚上的低电平有效信号支持串行接口通信。

SPI - 串行时钟输入。

DRVOFF

nSCS

SCLK

SDI

SPI - 串行数据输入。在SCLK 的下降沿捕捉数据。

SPI - 串行数据输出。在SCLK 的上升沿更新数据。

SDO

(1) I = 输入，O = 输出，I/O = 输入/输出，G = 接地，P = 电源，OD = 开漏输出，PP = 推挽输出

Submit Document Feedback

Product Folder Links: DRV8145-Q1

DRV8145-Q1

ZHCSRD7 –JANUARY 2023

www.ti.com.cn

7 规格

7.1 绝对最大额定值

在工作温度范围内（除非另有说明）⁽¹⁾

最小值

最大值

单位

–0.3⁽³⁾

电源引脚电压

V/µs

电源瞬态电压斜坡

电荷泵引脚电压

VCP

V_VM+ 7

V_VM+ 0.9

_VM–0.3

OUT

-0.9

输出引脚电压

受内部限制⁽²⁾

OUT

输出引脚电流

DRVOFF

IN、nFAULT

ITRIP、SR、DIAG

IPROPI

-0.3

5.75

驱动器禁用引脚电压

逻辑I/O 电压

HW 型号- 配置引脚电压

模拟反馈引脚电压

睡眠模式引脚电压（不适用于SPI (P) 型号）

SPI I/O 电压- SPI 型号

SPI (P) 型号- 逻辑电源

SPI (P) 型号- 逻辑电源瞬态电压斜坡

环境温度，T_A

nSLEEP

5.75

SDI、SDO、nSCS、SCLK

VDD

V/µs

°C

-40

-65

125

150

结温，T_J

贮存温度，T_stg

(1) 如果应力超出绝对最大额定值下所列的值，则有可能会对器件造成永久损坏。这些仅仅是应力额定值，并不表示器件在这些条件下以及

在建议运行条件以外的任何其他条件下能够正常运行。长时间处于绝对最大额定条件下可能会影响器件的可靠性。

(2) 受器件的过流和过热保护功能的限制

(3) 在外部元件支持下，在ISO 7637 瞬态脉冲测试期间可以容忍短时间违反此限制的情况

7.2 ESD 等级

值

单位

人体放电模型(HBM)，符合AEC Q100-002⁽¹⁾

HBM ESD 分类等级2

±4000

±2000

±750

±500

VM、OUT、GND

所有其他引脚

转角引脚

V_(ESD）

静电放电

充电器件模型(CDM)，符合AEC Q100–011CDM

ESD 分类等级C4B

其他引脚

(1) AEC Q100-002 指示应当按照ANSI/ESDA/JEDEC JS-001 规范执行HBM 应力测试。

Submit Document Feedback

Product Folder Links: DRV8145-Q1

DRV8145-Q1

ZHCSRD7 –JANUARY 2023

www.ti.com.cn

7.3 建议运行条件

在工作温度范围内（除非另有说明）

最小值

最大值

单位

V_VM

4.5

35⁽¹⁾

电源电压

V_VDD

V_VCP

VDD

4.5

V_VM

5.5

SPI (P) 型号- 逻辑电源电压

电荷泵引脚电压

VCP

V_VM+5.5

5.5

V_LOGIC

f_PWM

V_CONFIG

V_IPROPI

IN、nSLEEP、DRVOFF、nFAULT

逻辑引脚电压

125

KHz

PWM 频率

5.5

HW 型号- 配置引脚电压

模拟反馈电压

ITRIP、SR、DIAG

IPROPI

5.5

V_nSLEEP

0.5

SPI (S) 型号- SPI 引脚电压

SDI、SDO、nSCS、SCLK

V_{SPI_IOS}

V_VDD+ 0.5

125

SPI (P) 型号- SPI 引脚电压

工作环境温度

T_A

T_J

-40

°C

150

工作结温

(1) 过流保护功能不支持在短电感< 1μH 的情况下使OUT 短接至高于28V 的VM 或GND。

7.4 热性能信息

如需了解应用相关用例，请参阅瞬态热阻抗表。

热指标⁽¹⁾

HTSSOP 封装

VQFN-HR 封装

单位

°C/W

R_θJA

R_θJC(top)

R_θJB

27.7

13.8

7.1

41.3

14.4

5.5

结至环境热阻

结至外壳（顶部）热阻

结至电路板热阻

0.6

0.3

Ψ_JT

结至顶部特征参数

7.1

5.4

°C/W

Ψ_JB

结至电路板特征参数

结至外壳（底部）热阻

R_θJC(bot)

0.9

不适用

(1) 有关新旧热指标的更多信息，请参阅半导体和IC 封装热指标应用报告。

7.5 电气特性

4.5V（下降）≤V_VM≤35V，-40°C ≤T_J≤150°C（除非另有说明）

仅限SPI (P) 型号：4.5V ≤V_VDD≤5.5V（除非另有说明）

7.5.1 电源和初始化

请参阅唤醒瞬态波形

参数

测试条件

最小值

典型值

最大值

单位

V_{VM_REV}

1.4

I_VM= -5A，器件处于未通电状态

反向电流期间的电源引脚电压

V_VM= 13.5V，V_nSLEEP= 0V，或V_VDD

< POR_{VDD_FALL}，T_A= 25°C

µA

I_VMQ

处于休眠状态下的VM 电流

V_VM= 13.5V，V_nSLEEP= 0V，或V_VDD

< POR_{VDD_FALL}，T_A= 125°C

I_VMS

I_VDD

V_VM= 13.5 V

处于待机状态下的VM 电流

处于运行状态下的VDD 电流

SPI (P) 型号

HW (H) 型号的nSLEEP 引脚上的复位

信号

t_RESET

t_SLEEP

µs

复位脉冲滤波器时间

休眠命令滤波器时间

HW (H) 型号的nSLEEP 引脚上的休眠

信号

120

Submit Document Feedback

Product Folder Links: DRV8145-Q1

DRV8145-Q1

ZHCSRD7 –JANUARY 2023

www.ti.com.cn

参数

测试条件

最小值

典型值

最大值

单位

SPI (S) 型号的nSLEEP 引脚上的休眠

信号

t_{SLEEP_SPI}

t_WAKEUP

µs

SLEEP 命令滤波器时间

HW (H) 和SPI (S) 型号的nSLEEP 引脚

上的唤醒信号

µs

唤醒命令滤波器时间

nSLEEP 引脚上的唤醒信号或下电上电-

通过VM 或VDD 电源引脚唤醒或上电后

可进行通信的时间

t_COM

400

3.5

V_VM> VM_{POR_RISE}或V_VDD

VDD_{POR_RISE}

nSLEEP 引脚上的唤醒信号或下电上电-

V_VM> VM_{POR_RISE}或V_VDD

通过nSLEEP 引脚唤醒或通过VM 或

VDD 电源引脚上电后，驱动器准备进行

驱动的时间

t_READY

VDD_{POR_RISE}，VCP 引脚上的1μF 电

容

V_VCP

f_VCP

V_VM> 7V

V_VM+5

电荷泵稳压器电压

MHz

电荷泵平均开关频率

7.5.2 逻辑I/O

参数

测试条件

nSLEEP 引脚

最小值

典型值

最大值

单位

V_{IL_nSLEEP}

0.65

输入逻辑低电压

输入逻辑高电压

V_{IH_nSLEEP}

1.55

nSLEEP 引脚

V_{IHYS_nSLEE}

200

nSLEEP 引脚

输入滞后

V_IL

V_IH

0.7

DRVOFF、IN 引脚

在最低VIL 电平下测得

输入逻辑低电压

1.5

输入逻辑高电压

V_IHYS

100

kΩ

输入滞后

R_{PD_nSLEEP}

100

200

400

550

500

nSLEEP 至GND 的内部下拉电阻

DRVOFF 至VDD 的内部上拉电阻（反向

电流受阻）

R_PU

R_PD

在最低VIH 电平下测得

在最高VIL 电平下测量

V_nFAULT= 0.3V

kΩ

IN 至GND 的内部下拉电阻

置位为低电平时，nFAULT 引脚上的接地

灌电流

I_{nFAULT_PD}

7.5.3 SPI I/O

参数

测试条件

最小值

典型值

最大值

单位

nSCS 至VDD 的内部上拉电阻（反向电

流受阻）

R_{PU_nSCS}

200

500

在最低VIH 电平下测得

kΩ

R_{PD_SPI}

V_IL

150

1.5

500

0.7

SDI、SCLK 至GND 的内部下拉电阻

输入逻辑低电压

在最高VIL 电平下测得

kΩ

SDI、SCLK、nSCS 引脚

流入SDO 的0.5 mA 灌电流

V_IH

输入逻辑高电压

V_IHYS

V_{OL_SDO}

100

输入滞后

0.4

输出逻辑低电压

SDO 引脚上的0.5 mA 拉电流，V_nSLEEP

= 5V，V_VM> 7V

4.1

2.7

4.5

SPI (S) 型号的输出逻辑高电压

SPI (P) 型号的输出逻辑高电压

SDO 引脚上的0.5 mA 拉电流，V_nSLEEP

= 3.3V，V_VM> 5V

V_{OH_SDO}

来自SDO 的0.5 mA 拉电流，V_VDD

SDO 引脚上无电流，V_nSLEEP= 5V，

V_VM> 7V

5.5

3.8

SDO 空载时的输出逻辑高电压，仅对

SPI (S) 型号有效

V_{OH_SDO_NL}

SDO 引脚上无电流，V_nSLEEP= 3.3V，

V_VM> 5V

Submit Document Feedback

Product Folder Links: DRV8145-Q1

DRV8145-Q1

ZHCSRD7 –JANUARY 2023

www.ti.com.cn

7.5.4 配置引脚- 仅限HW 型号

参数

测试条件

ITRIP、SR 和DIAG 的6 级设置

连接到GND

最小值

典型值

最大值

单位

R_LVL1OF6

R_LVL2OF6

R_LVL3OF6

R_LVL4OF6

R_LVL5OF6

R_LVL6OF6

第1 级，共6 级

第2 级，共6 级

第3 级，共6 级

第4 级，共6 级

第5 级，共6 级

第6 级，共6 级

7.4

19.8

42.3

8.2

+/- 10% 接地电阻

kΩ

24.2

51.7

110

+/- 10% 接地电阻

100

+/- 10% 接地电阻

250

高阻态（无连接）

7.5.5 功率FET 参数

在V_VM= 13.5V 时测得

参数

测试条件

最小值

典型值

最大值

单位

mΩ

I_OUT= 18A，T_J= 25°C

9.5

高侧FET 导通电阻，HTSSOP 封装

高侧FET 导通电阻，VQFN-HR 封装

低侧FET 导通电阻，HTSSOP 封装

低侧FET 导通电阻，VQFN-HR 封装

I_OUT= 18A，T_J= 150°C

I_OUT= 18A，T_J= 25°C

I_OUT= 18A，T_J= 150°C

I_OUT= 18A，T_J= 25°C

I_OUT= 18A，T_J= 150°C

I_OUT= 18A，T_J= 25°C

I_OUT= 18A，T_J= 150°C

R_{HS_ON}

9.5

15.2

R_{LS_ON}

15.2

1.5

当体二极管被正向偏置时的低侧和高侧

V_SD

0.4

0.9

I_OUT= +/- 18A（两个方向）

FET 源漏电压

R_Hi-Z

V_OUTx= V_VM= 13.5V

处于休眠或待机状态时的OUT 接地电阻

kΩ

7.5.6 具有高侧再循环的开关参数

负载= 1.5 mH/4.7Ω，V_VM= 13.5V，请参考高侧再循环波形

参数

测试条件

最小值

典型值

最大值

单位

1.5

V/µs

SR = 3'b000 或LVL2

SR = 3'b001（仅SPI）

SR = 3'b010（仅SPI）

SR = 3'b011 或LVL3

SR = 3'b100 或LVL4

SR = 3'b101 或LVL1

SR = 3'b110 或LVL6

SR = 3'b111 或LVL5

4.7

9.6

V/µs

14.4

20.6

26.5

37.9

47.1

SR_LSOFF

输出电压上升时间，10% - 90%

Submit Document Feedback

Product Folder Links: DRV8145-Q1

DRV8145-Q1

ZHCSRD7 –JANUARY 2023

www.ti.com.cn

参数

测试条件

SR = 3'b000 或LVL2

最小值

典型值

最大值

单位

1.5

µs

0.9

0.8

0.7

0.6

0.5

0.9

1.5

4.7

9.6

14.4

20.6

26.5

37.9

47.1

1.7

0.9

0.7

0.6

0.4

0.35

0.3

2.7

1.2

0.9

0.8

0.6

µs

SR = 3'b001（仅SPI）

SR = 3'b010（仅SPI）

SR = 3'b011 或LVL3

SR = 3'b100 和3'b101 或LVL4 和LVL1

SR = 3'b110 和3'b111 或LVL6 和LVL5

所有SR

t_{PD_LSOFF}

输出电压上升期间的传播时间

输出电压上升期间的死区时间

µs

t_{DEAD_LSOFF}

µs

V/µs

µs

SR = 3'b000 或LVL2

SR = 3'b001（仅SPI）

SR = 3'b010（仅SPI）

SR = 3'b011 或LVL3

SR = 3'b100 或LVL4

SR = 3'b101 或LVL1

SR = 3'b110 或LVL6

SR = 3'b111 或LVL5

SR = 3'b000 或LVL2

SR = 3'b001（仅SPI）

SR = 3'b010（仅SPI）

SR = 3'b011 或LVL3

SR = 3'b100 或LVL4

SR = 3'b101 或LVL1

SR = 3'b110 和3'b111 或LVL6 和LVL5

SR = 3'b000 或LVL2

SR = 3'b001（仅SPI）

SR = 3'b010（仅SPI）

SR = 3'b011 或LVL3

所有其他SR

SR_LSON

输出电压下降时间，90% - 10%

µs

t_{PD_LSON}

µs

输出电压下降期间的传播时间

µs

t_{DEAD_LSON}

µs

输出电压下降期间的死区时间

输出电压上升和下降压摆率匹配

µs

Match_SRLS

-20

+20

所有SR

Submit Document Feedback

Product Folder Links: DRV8145-Q1

DRV8145-Q1

ZHCSRD7 –JANUARY 2023

www.ti.com.cn

7.5.7 具有低侧再循环的开关参数

负载= 1.5 mH/4.7Ω，V_VM= 13.5V，请参考低侧再循环波形

参数

测试条件

最小值

典型值

最大值

单位

1.7

V/µs

SR = 3'b000 或LVL2

SR = 3'b001（仅SPI）

SR = 3'b010（仅SPI）

SR = 3'b011 或LVL3

SR = 3'b100 或LVL4

SR = 3'b101 或LVL1

SR = 3'b110 或LVL6

SR = 3'b111 或LVL5

SR = 3'b000 或LVL2

SR = 3'b001（仅SPI）

SR = 3'b010（仅SPI）

SR = 3'b011 或LVL3

所有其他SR

4.4

6.1

V/µs

µs

10.8

17.2

23.2

34.1

43.8

4.3

SR_HSON

输出电压上升时间，10% - 90%

2.2

µs

t_{PD_HSON}

1.6

µs

输出电压上升期间的传播时间

输出电压上升期间的死区时间

1.3

µs

1.1

µs

3.5

µs

SR = 3'b000 或LVL2

SR = 3'b001（仅SPI）

SR = 3'b010（仅SPI）

所有其他SR

5.2

µs

t_{DEAD_HSON}

µs

0.5

µs

V/µs

µs

SR = 3'b000 或LVL2

SR = 3'b001（仅SPI）

SR = 3'b010（仅SPI）

SR = 3'b011 或LVL3

SR = 3'b100 或LVL4

SR = 3'b101 或LVL1

SR = 3'b110 或LVL6

SR = 3'b111 或LVL5

所有SR

5.4

10.4

15.1

21.2

27.1

38.5

48.5

0.3

SR_HSOFF

输出电压下降时间，90% - 10%

t_{PD_HSOFF}

输出电压下降期间的传播时间

输出电压下降期间的死区时间

t_{DEAD_HSOFF}

0.23

10.8

3.6

µs

所有SR

µs

SR = 3'b000 或LVL2

SR = 3'b001 或3'b010（仅SPI）

所有其他SR

输出转换后的电流调节消隐时间使电流感

测稳定（仅对LS 再循环有效）

t_BLANK

µs

2.7

µs

Submit Document Feedback

Product Folder Links: DRV8145-Q1

DRV8145-Q1

ZHCSRD7 –JANUARY 2023

www.ti.com.cn

7.5.8 IPROPI 和ITRIP 调节

参数

测试条件

最小值

典型值

最大值

单位

5980

A/A

电流比例因子，HTSSOP 封装

A_IPROPI

6230

A/A

µA

KHz

电流比例因子，VQFN-HR 封装

4A < I_OUT< 21.8A

-5

+20

+50

-20

-50

A_{I_ERR}

1A < I_OUT≤4A

0.4A < I_OUT≤1A

I_OUT= 0A

电流比例因子

Offset_IPROPI

BW_IPROPI

出现空载电流时IPROPI 上的失调电流

IPROPI 内置电流检测电路的带宽

IPROPI 上的内部钳位电压

400

4.5

IPROPI 上无外部电容器。

V_{IPROPI_LIM}

5.5

1.3

1.06

1.27

1.49

1.78

2.08

2.38

2.67

1.18

1.41

1.65

1.98

2.31

2.64

2.97

ITRIP = 3'b001 或LVL2

ITRIP = 3'b010（仅SPI）

ITRIP = 3'b011（仅SPI）

ITRIP = 3'b100 或LVL3

ITRIP = 3'b101 或LVL4

ITRIP = 3'b110 或LVL5

ITRIP = 3'b111 或LVL6

TOFF = 2'b00（仅SPI）

TOFF = 2'b01 (SPI)。仅适用于HW

TOFF = 2'b10（仅SPI）

TOFF = 2'b11（仅SPI）

1.55

1.82

2.18

2.54

2.9

对V_IPROPI的电压限制，旨在触发TOFF

周期以进行ITRIP 调节

V_{ITRIP_LVL}

3.27

µs

t_OFF

ITRIP 调节- 关断时间

7.5.9 过流保护(OCP)

参数

测试条件

最小值

典型值

最大值

单位

128

OCP_SEL = 2'b00 (SPI)，仅适用于HW

OCP_SEL = 2'b10（仅SPI）

OCP_SEL = 2'b01（仅SPI）

OCP_SEL = 2'b00 (SPI)，仅适用于HW

OCP_SEL = 2'b10（仅SPI）

OCP_SEL = 2'b01（仅SPI）

I_{OCP_HS}

高侧上的过流保护阈值

128

I_{OCP_LS}

低侧上的过流保护阈值

过流保护抗尖峰时间

TOCP_SEL = 2'b00 (SPI)，仅适用于

4.5

7.3

µs

2.2

1.1

4.1

2.3

0.4

µs

TOCP_SEL = 2'b01（仅SPI）

TOCP_SEL = 2'b10（仅SPI）

TOCP_SEL = 2'b11（仅SPI）

过流保护抗尖峰时间

t_OCP

1.5

0.2

0.15

7.5.10 过热保护(TSD)

参数

测试条件

最小值

典型值

170

最大值

单位

T_TSD

T_HYS

t_TSD

155

185

°C

热关断温度

热关断滞后

℃

µs

热关断抗尖峰时间

Submit Document Feedback

Product Folder Links: DRV8145-Q1

DRV8145-Q1

ZHCSRD7 –JANUARY 2023

www.ti.com.cn

7.5.11 电压监控

参数

测试条件

最小值

典型值

最大值

单位

VMOV_SEL = 2'b00 (SPI)，仅适用于

HW 型号

33.6

V_VMOV

上升时的VM 过压阈值

VMOV_SEL = 2'b01（仅限SPI）

VMOV_SEL = 2'b10（仅限SPI）

V_{VMOV_HYS}

0.6

VM 过压迟滞

t_VMOV

µs

VM 过压抗尖峰脉冲时间

下降时的VM 欠压阈值

VM 欠压迟滞

V_VMUV

4.2

4.5

V_{VMUV_HYS}

t_VMUV

200

µs

3.6

3.9

VM 欠压抗尖峰脉冲时间

器件进入POR 时的VM 电压

器件退出POR 时的VM 电压

VM_{POR_FALL}

VM_{POR_RISE}

适用于HW 和SPI (S) 型号

VDD_{POR_FAL}

3.5

3.8

器件进入POR 时的VDD 电压

器件退出POR 时的VDD 电压

适用于SPI (P) 型号

VDD_{POR_RIS}

V_CPUV

t_CPUV

V_VM+2.5

下降时的电荷泵欠压阈值

电荷泵抗尖峰脉冲时间

µs

7.5.12 负载监测

参数

测试条件

最小值

典型值

最大值

单位

关断状态诊断(OLP)

R_{S_GND}

R_{S_VM}

OUT 至GND 的电阻，将被检测为短路

OUT 至VM 的电阻，将被检测为短路

OUT 至GND 的电阻，将被检测为开路

OUT 至VM 的电阻，将被检测为开路

OLP 比较器基准电平高

kΩ

R_{OPEN_LS}

R_{OPEN_HS}

V_{OLP_REFH}

V_{OLP_REFL}

R_{OLP_PU}

R_{OLP_PD}

对低侧负载有效

对高侧负载有效，V_VM= 13.5V

2.65

OLP 比较器基准电平低

V_OUTx= V_{OLP_REFH}+ 0.1V

V_OUTx= V_{OLP_REFL}- 0.1V

OLP 期间OUT 至VDD 的内部上拉电阻

OLP 期间OUT 至GND 的内部下拉电阻

kΩ

仅限SPI 型号- 导通状态诊断(OLA)

高侧再循环死区期间OUT 至GND 的内

部灌电流

I_{PD_OLA}

1.75

V_{OLA_REF}

0.25

用于OLA 的VM 的比较器基准

7.5.13 故障重试设置

请参阅重试设置波形

参数

自动驱动器重试时间

测试条件

最小值

典型值

最大值

单位

t_RETRY

4.1

6.1

故障反应设置为重试（RETRY）

t_CLEAR

200

6.7

µs

从过流事件中自动清除的无故障运行时间

从过热事件中自动清除的无故障运行时间

t_{CLEAR_TSD}

4.2

故障反应设置为重试（RETRY）

7.5.14 瞬态热阻抗和电流能力

基于热模拟的信息

Submit Document Feedback

Product Folder Links: DRV8145-Q1

DRV8145-Q1

ZHCSRD7 –JANUARY 2023

www.ti.com.cn

表7-1. 瞬态热阻抗(R_θJA) 和电流能力- 半桥

电流[A]⁽²⁾

_θJA[°C/W]⁽¹⁾

有脉宽调制

（PWM）⁽⁴⁾

器件型号

封装

没有脉宽调制（PWM）⁽³⁾

0.1s

3.8

10s

13.1

11.5

0.1s

33.5

36.3

10s

13.6

直流

29.7

28.3

直流

12.0

11.0

直流

VQFN-

DRV8145-Q1

8.8

6.5

22.0

22.9

18.1

17.2

7.9

HTSSOP

2.6

7.6

(1) 基于热模拟，采用40mm x 40mm x 1.6mm 4 层PCB –顶部/底部层使用2 盎司铜，内部层使用1 盎司铜，热过孔钻孔直径为

0.3mm，镀铜层为0.025mm，最小过孔间距为1mm。

(2) 在85°C 环境温度下，估计结温升高至150°C 的瞬态电流能力

(3) 仅考虑导通损耗(I²R)

(4) 通过如下公式粗略估计开关损耗：

P_SW= V_VMx I_Loadx f_PWMx V_VM/SR，其中V_VM= 13.5V，f_PWM= 20KHz，SR = 23V/µs

(1)

7.6 SPI 时序要求

最小值

典型值

最大值

单位

SCLK 最小周期⁽¹⁾

t_SCLK

100

t_SCLKH

t_SCLKL

SCLK 最短高电平时间

SCLK 最短低电平时间

nSCS 最短高电平时间

nSCS 输入设置时间

nSCS 输入保持时间

SDI 输入数据设置时间

SDI 输入数据保持时间

SDO 启用延迟时间⁽¹⁾

SDO 禁用延迟时间⁽¹⁾

t_{HI_nSCS}

t_{SU_nSCS}

t_{H_nSCS}

t_{SU_SDI}

t_{H_SDI}

300

t_{EN_SDO}

t_{DIS_SDO}

100

(1) SPI (S) 型号：SDO 延迟时间仅在SDO 外部负载为5pF 时有效。当SDO 上具有20pF 负载时，SDO 上就会存在额外的延迟，这会导

致SCLK 最短时间增加25%，进而将SCLK 最大值限制为8 MHz。SPI (P) 型号不存在此类限制。

t_{HI_nSCS}

t_{H_nSCS}

t_{SU_nSCS}

nSCS

SCLK

t_SCLK

t_SCLKH

t_SCLKL

DON’T CARE

LSB

MSB

SDI

t_{SU_SDI}

t_{H_SDI}

t_{DIS_SDO}

HZI-Z

LSB

HI-Z

SDO

MSB

t_{EN_SDO}

Write Command

executed by device

SDI capture point

SDO propogate point

图7-1. SPI 串行模式时序定义

Submit Document Feedback

Product Folder Links: DRV8145-Q1

DRV8145-Q1

ZHCSRD7 –JANUARY 2023

www.ti.com.cn

7.7 开关波形

本节说明了由外部PWM 或内部ITRIP 调节引起的电感负载的开关瞬态。

7.7.1.1 高侧再循环

LOAD

1, 2

LOAD

4, 5, 6

LOAD

8, 1

Isense NOT OK

t_{DEAD_LSOFF}

t_{DEAD_LSON}

VM + VD(FET BODY DIODE)

90%

t_{PD_LSON}~SR_HSOFF

90%

~SR_HSON

Accuracy not

applicable

High side recircula on

SR_LSON

Slew rate controlled by Low Side Driver (SR_LSON& SR_LSOFF

)

SR_LSOFF

10%

OUT

GND

t_{PD_LSOFF}

“fPWM” @ duty cycle “1-D”

E.g. High side load, OUT is switching

图7-2. 具有高侧再循环的输出开关瞬变

Submit Document Feedback

Product Folder Links: DRV8145-Q1

DRV8145-Q1

ZHCSRD7 –JANUARY 2023

www.ti.com.cn

7.7.1.2 低侧再循环

LOAD

4, 5, 6

LOAD

8, 1

1, 2

Isense OK

Isense NOT OK

Isense OK

OUT

90%

t_BLANK

t_{PD_HSOFF}

Low side recircula on

Slew rate controlled by High Side Driver (SR_HSON& SR_HSOFF

)

SR_HSOFF

SR_HSON

10%

~SR_LSOFF

~SR_LSON

Accuracy not applicable

GND

GND - VD(FET BODY DIODE)

t_{DEAD_HSOFF}

t_{DEAD_HSON}

t_{PD_HSON}

“fPWM” @ duty cycle “D”

E.g. Low side load, OUT is switching

图7-3. 具有低侧再循环的输出开关瞬态

7.7.2 唤醒瞬态

7.7.2.1 HW 型号

t_RESET

t_WAKEUP

t_READY

nSLEEP

nFAULT

t_COM

nSLEEP RESET

pulse ACK

图7-4. HW 型号从休眠状态唤醒后至待机状态的转换

唤醒期间，控制器和器件之间的交换如下：

• t0：控制器- nSLEEP 置位为高电平以发起器件唤醒

• t1：器件内部状态- 器件注册的唤醒命令（休眠状态结束时）

• t2：器件–nFAULT 置位为低电平，以确认唤醒并指示器件已准备好进行通信

• t3：器件内部状态- 初始化完成

• t4（t2 后的任意时间）：控制器–发出nSLEEP 复位脉冲以确认器件唤醒

• t5：器件- nFAULT 取消置位作为对nSLEEP 复位脉冲的确认。器件处于待机状态

Submit Document Feedback

Product Folder Links: DRV8145-Q1

DRV8145-Q1

ZHCSRD7 –JANUARY 2023

www.ti.com.cn

t_READY

V_{VMUV_HYST}

V_VMUV

VM_{POR_RISE}

VM_{POR_FALL}

Internal

nPOR

t_RESET

nSLEEP=

1'b1

t_COM

nFAULT

nSLEEP RESET

pulse ACK

图7-5. HW 型号从上电至待机状态的转换

上电期间，控制器和器件之间的交换如下：

• t0：器件内部状态- POR 根据内部LDO（取决于VM）的欠压情况置位

• t1：器件内部状态–POR 根据内部LDO 电压的恢复情况取消置位

• t2：器件–nFAULT 置位为低电平，以确认唤醒并指示器件已准备好进行通信

• t3：器件内部状态- 初始化完成

• t4（t2 后的任意时间）：控制器–发出nSLEEP 复位脉冲以确认器件上电

• t5：器件- nFAULT 取消置位作为对nSLEEP 复位脉冲的确认。器件处于待机状态

7.7.2.2 SPI 型号

CLR_FLT

cmd

t_WAKEUP

t_READY

nSLEEP

t_COM

nFAULT

CLR_FLT

cmd ACK

图7-6. SPI (S) 型号从休眠状态唤醒后至待机状态的转换

唤醒瞬态期间，控制器和器件之间的交换如下：

• t0：控制器- nSLEEP 置位为高电平以发起器件唤醒

• t1：器件内部状态- 器件注册的唤醒命令（休眠状态结束时）

• t2：器件–nFAULT 置位为低电平，以确认唤醒并指示器件已准备好进行通信

• t3：器件内部状态- 初始化完成

• t4（t2 后的任意时间）：控制器–通过SPI 发出CLR_FLT 命令以确认器件唤醒

• t5：器件- nFAULT 取消置位作为对nSLEEP 复位脉冲的确认。器件处于待机状态

Submit Document Feedback

Product Folder Links: DRV8145-Q1

DRV8145-Q1

ZHCSRD7 –JANUARY 2023

www.ti.com.cn

t_READY

CLR_FLT

cmd

V_{VMUV_HYST}

V_VMUV

VM_{POR_RISE}

VM_{POR_FALL}

Internal

nPOR

nSLEEP=

1'b1

t_COM

nFAULT

CLR_FLT

cmd ACK

图7-7. SPI (S) 型号从上电至待机状态的转换

上电期间，控制器和器件之间的交换如下：

• t0：器件内部状态- POR 根据内部LDO（取决于VM）的欠压情况置位

• t1：器件内部状态–POR 根据内部LDO 电压的恢复情况取消置位

• t2：器件–nFAULT 置位为低电平，以确认唤醒并指示器件已准备好进行通信

• t3：器件内部状态- 初始化完成

• t4（t2 后的任意时间）：控制器–通过SPI 发出CLR_FLT 命令以确认器件上电

• t5：器件- nFAULT 取消置位作为对nSLEEP 复位脉冲的确认。器件处于待机状态

t_READY

VDD

CLR_FLT

cmd

VDD_{POR_RISE}

VDD_{POR_FALL}

Internal

nPOR

t_COM

nFAULT

CLR_FLT

cmd ACK

图7-8. SPI (P) 型号从上电至待机状态的转换

上电期间，控制器和器件之间的交换如下：

• t0：器件内部状态- POR 根据VDD（外部电源）上的欠压情况置位

• t1：器件内部状态–POR 根据VDD（外部电源）上电压的恢复情况取消置位

• t2：器件–nFAULT 置位为低电平，以确认唤醒并指示器件已准备好进行通信

• t3：器件内部状态- 初始化完成

• t4（t2 后的任意时间）：控制器–通过SPI 发出CLR_FLT 命令以确认器件上电

Submit Document Feedback

Product Folder Links: DRV8145-Q1

DRV8145-Q1

ZHCSRD7 –JANUARY 2023

www.ti.com.cn

• t5：器件- nFAULT 取消置位作为对nSLEEP 复位脉冲的确认。器件处于待机状态

Submit Document Feedback

Product Folder Links: DRV8145-Q1

DRV8145-Q1

ZHCSRD7 –JANUARY 2023

www.ti.com.cn

7.7.3 故障反应瞬态

7.7.3.1 重试设置

对SPI 和HW 型号均有效

t_CLEAR

nFAULT

t_OCP

I_OCP

t_RETRY

I(VM)

I_VMQ

I_LOAD

External short to ground fault

图7-9. 采用重试（RETRY）设置的故障反应（当OUT 接地短路时，针对在高侧发生的OCP 显示）

采用重试（RETRY）设置的短暂发生和恢复场景：

• t1：发生外部短路。

• t2：在t_OCP后确认OCP（过流保护）故障，禁用输出，nFAULT 置位为低电平以指示故障。

• t3：器件在t_RETRY后自动尝试重试（自动重试）。每次短暂打开输出以确认短路发生，然后在t_OCP后立即禁

用。nFAULT 始终被置位为低电平。循环重复直到驱动器被用户禁用或外部短路被移除，如下文所示。请注

意，发生TSD（热关断）事件时，自动重试时间取决于基于热迟滞的冷却。

• t4：移除外部短路。

• t5：器件尝试自动重试。但这次，没有发生故障，器件继续使输出保持启用状态。

• t6：确认在t_CLEAR时间段内无故障运行后，取消置位nFAULT。

• 仅限SPI 型号- 故障状态保持锁存，直到发出CLR_FLT 命令为止。

请注意，如果输出对地短路导致高侧 OCP 故障检测，IPROPI 引脚将继续上拉至 V_{IPROPI_LIM}电压以指示此类短

路，同时禁用输出。这对于HW (H) 型号特别有用，可将接地短路故障指示与其他故障区分开来。

Submit Document Feedback

Product Folder Links: DRV8145-Q1

DRV8145-Q1

ZHCSRD7 –JANUARY 2023

www.ti.com.cn

7.7.3.2 锁存设置

对SPI 和HW 型号均有效

CLR_FLT CMD (SPI) /

nSLEEP RESET PULSE (HW)

nFAULT

t_OCP

I_OCP

I(VM)

I_VMQ

I_LOAD

External short to ground fault

图7-10. 采用锁存（Latch）设置的故障反应（当OUT 接地短路时，针对在高侧发生的OCP 显示）

采用锁存（LATCH ）设置的短暂发生和恢复场景：

• t1：发生外部短路。

• t2：在t_OCP后确认OCP（过流保护）故障，禁用输出，nFAULT 置位为低电平以指示故障。

• t3：控制器发出的CLR_FLT 命令（SPI 型号）或nSLEEP RESET Pulse（HW 型号）。nFAULT 被取消置位

并启用输出。再次检测到OCP 故障并在nFAULT 置位为低电平时禁用输出。

• t4：移除外部短路。

• t5：控制器发出的CLR_FLT 命令（SPI 型号）或nSLEEP RESET Pulse（HW 型号）。nFAULT 被取消置位

并启用输出。恢复正常运行。

• 仅限SPI 型号- 故障状态保持锁存，直到发出CLR_FLT 命令为止。

请注意，如果输出对地短路导致高侧 OCP 故障检测，IPROPI 引脚将继续上拉至 V_{IPROPI_LIM}电压以指示此类短

路，同时禁用输出。这对于HW (H) 型号特别有用，可将接地短路故障指示与其他故障区分开来。

7.8 典型特性

LS FET - VQFN-HR

HS FET - VQFN-HR

LS FET - HTSSOP

HS FET - HTSSOP

-5

-10

-15

-20

-25

-40 -20

80 100 120 140 160

0.2 0.3

0.5 0.7

5 6 7 8 10

Temperature [C]

Load Current [A]

图7-11. V_VM= 13.5V 时R_{HS_ON}和R_{LS_ON}与温度之间

的关系

图7-12. V_VM= 13.5V 时A_IPROPI增益误差与V 负载电

流之间的关系

Submit Document Feedback

Product Folder Links: DRV8145-Q1

DRV8145-Q1

ZHCSRD7 –JANUARY 2023

www.ti.com.cn

OCP_SEL = 0

OCP_SEL = 2

OCP_SEL = 1

-40 -20

80 100 120 140 160

Temperature [C]

图7-13. LS OCP 阈值与温度之间的关系(V_VM

13.5V)

图7-14. HS OCP 阈值与温度之间的关系(V_VM

13.5V)

6.5

VM 5V

VM 13.5V

5.5

VM 25V

VM 35V

4.5

3.5

2.5

1.5

0.5

-40 -20

80 100 120 140 160

Temperature [C]

图7-15. 待机状态下VM 上的电流与温度之间的关系

图7-16. 休眠状态下VM 上的电流与温度之间的关系

100

SR = 3'b000

SR = 3'b001

SR = 3'b000

SR = 3'b001

SR = 3'b010

SR = 3'b011

SR = 3'b100

SR = 3'b101

SR = 3'b110

SR = 3'b111

SR = 3'b100

SR = 3'b101

SR = 3'b110

SR = 3'b111

90 100

Input duty cycle [%] on IN pin at 5 KHz PWM

Input duty cycle [%] on IN pin at 20 KHz PWM

图7-17. 用于HS 再循环的V_VM= 13.5V 时，PWM 频图7-18. 用于HS 再循环的V_VM= 13.5V 时，PWM 频

率为5KHz 时测得的占空比与输入占空比之间的关系率为20 KHz 时测得的占空比与输入占空比之间的关系

Submit Document Feedback

Product Folder Links: DRV8145-Q1

DRV8145-Q1

ZHCSRD7 –JANUARY 2023

www.ti.com.cn

100

SR = 3'b000

SR = 3'b001

SR = 3'b010

SR = 3'b011

SR = 3'b100

SR = 3'b101

SR = 3'b110

SR = 3'b111

90 100

Input duty cycle [%] on IN pin at 125 KHz PWM

图7-19. 用于HS 再循环的V_VM= 13.5V 时，PWM 频图7-20. 用于HS 再循环的V_VM= 13.5V 时，PWM 频

率为75 KHz 时测得的占空比与输入占空比之间的关系率为125 KHz 时测得的占空比与输入占空比之间的关

系

Submit Document Feedback

Product Folder Links: DRV8145-Q1

DRV8145-Q1

ZHCSRD7 –JANUARY 2023

www.ti.com.cn

8 详细说明

8.1 概述

DRV814x-Q1 系列器件是有刷直流电机驱动器，工作电压范围为 4.5V 至 35V，支持广泛的输出负载电流，适用

于各种类型的电机和负载。这些器件集成了一个电荷泵稳压器，用以支持具有 100% 占空比运行的高效高侧 N 沟

道 MOSFET。这些器件由可直接连接到电池或直流电源的单一电源输入 (VM) 供电。这些器件还提供了低功耗模

式，可以在系统不活动期间最大限度地减少电流消耗。

这些器件提供两种接口型号：

1. HW 型号- 硬接线接口型号，便于器件配置。器件中可用引脚的数量有限，因此与SPI 型号相比，该型号提供

的配置和故障报告功能更少。

2. SPI 型号- 具有菊花链功能的标准4 线串行外设接口(SPI)，能够灵活地配置器件并将详细的故障报告给外部

控制器。可以在器件比较一节中找到SPI 和HW 型号的功能差异。SPI 接口提供两种器件型号选择，如下所

述：

a. SPI (S) 型号- 数字模块的电源由VM 电源的内部LDO 稳压器提供。nSLEEP 引脚是一个高阻抗输入引

脚。

b. SPI (P) 型号- 这允许通过VDD 引脚将外部电源输入到器件的数字模块。nSLEEP 引脚被该VDD 电源引

脚取代。这样可以防止器件在VM 欠压条件下复位（欠压）。

DRV814x 系列器件使用高侧功率 MOSFET 上的电流镜提供负载电流检测输出。IPROPI 引脚提供一个小电流，

该电流与高侧 MOSFET 中的电流成比例（电流来自 OUTx 引脚）。可以使用外部电阻器 (R_IPROPI) 将该电流转换

成比例电压。此外，这些器件还支持采用固定的关断时间 PWM 斩波方案以限制负载电流。可以通过 ITRIP 功能

配置电流调节电平。

该器件集成了多种保护特性和诊断功能。其中包括电源电压监控器（VMOV 和 VMUV）、电荷泵欠压 (CPUV)、

关闭状态（无源）诊断 (OLP)、导通状态（有源）诊断 (OLA) - 仅限 SPI 型号、每个功率 FET 的过热保护 (OCP)

以及过热关断 (TSD)。故障情况通过 nFAULT 引脚指示。SPI 型号具有额外的通信保护功能，例如配置寄存器位

和驱动器控制位的帧错误和锁定功能。

Submit Document Feedback

Product Folder Links: DRV8145-Q1

DRV8145-Q1

ZHCSRD7 –JANUARY 2023

www.ti.com.cn

8.2 功能方框图

8.2.1 HW 型号

Full Bridge load

(Using two DRV814X devices)

High Side load to VM

Low Side load to GND

PSM

Gate Driver

1 μF

ISNS

V_VCP

Charge

VCP

0.1 μF

Pump

VDD

OUT

GND

Internal

LDO & Bias

GND

V_DD

Supply

Monitors

VDD

Oscillator

DRVOFF

nSLEEP

Thermal Shut Down (TSD)

Over Current Protection (OCP)

Off-state Diagnostics (OLP)

DRV814X-Q1

Digital IOs

R_nFAULT

nFAULT

IPROPI

ITRIP

ISNS

Impedance

Estimator

R_IPROPI

DIAG

图8-1. 功能方框图- HW 型号

8.2.2 SPI 型号

SPI 接口有两种型号- SPI (S) 型号和SPI (P) 型号，如下所示。

Submit Document Feedback

Product Folder Links: DRV8145-Q1

DRV8145-Q1

ZHCSRD7 –JANUARY 2023

www.ti.com.cn

Full Bridge load

(Using two DRV814X devices)

High Side load to VM

Low Side load to GND

PSM

Gate Driver

1 μF

ISNS

V_VCP

Charge

Pump

VDD

VCP

0.1 μF

OUT

GND

Internal

LDO & Bias

GND

V_DD

Supply

Monitors

VDD

Oscillator

DRVOFF

nSLEEP

Thermal Shut Down (TSD)

Over Current Protection (OCP)

Load Diagnostics (OLP & OLA)

DRV814X

VDD

R_nFAULT

nSCS

SDI

nFAULT

IPROPI

R_IPROPI

Digital IOs

ISNS

SCLK

SDO

图8-2. 功能方框图- SPI (S) 型号

Full Bridge load

(Using two DRV814X devices)

High Side load to VM

Low Side load to GND

PSM

Gate Driver

1 μF

ISNS

V_VCP

Charge

Pump

VCP

0.1 μF

OUT

GND

VDD

Bias

V_DD

0.1 μF

Supply

Monitors

GND

Oscillator

VDD

DRVOFF

Thermal Shut Down (TSD)

Over Current Protection (OCP)

Load Diagnostics (OLP & OLA)

DRV814X

VDD

R_nFAULT

nSCS

SDI

nFAULT

IPROPI

R_IPROPI

Digital IOs

ISNS

SCLK

SDO

图8-3. 功能方框图- SPI (P) 型号

Submit Document Feedback

Product Folder Links: DRV8145-Q1

DRV8145-Q1

ZHCSRD7 –JANUARY 2023

www.ti.com.cn

8.3 特性说明

8.3.1 外部元件

节8.3.1.1 和节8.3.1.2 包含推荐用于此器件的外部元件。

8.3.1.1 HW 型号

表8-1. HW 型号的外部元件表

元件

引脚

建议

C_VM1

0.1µF、低ESR 陶瓷电容器连接至GND、额定电压为VM

本地大容量电容器连接至GND，10 µF 或更高，额定电压为VM，可处理负载瞬态。请参阅确定大

容量电容器的大小一节。

C_VM2

C_VCP

VCP

1µF，6.3V 低ESR 陶瓷电容器连接至VM

通常500 - 5000Ω0.063W 电阻连接至GND，具体取决于控制器ADC 动态范围。如果不需要

ITRIP 和IPROPI 功能，可以将引脚短接至GND。

R_IPROPI

IPROPI

可选的10 - 100nF、6.3V 电容器连接至GND，以减慢ITRIP 调节环路。请参阅过流保护(OCP)一

节。

C_IPROPI

IPROPI

R_nFAULT

R_SR

nFAULT

通常1KΩ- 10KΩ、0.063W 上拉电阻连接至控制器电源。

根据设置，开路或短路到GND 或0.063W 10% 电阻连接至GND。请参阅SR 一节。

根据设置，开路或短路到GND 或0.063W 10% 电阻连接至GND。请参阅ITRIP 表。

根据设置，开路或短路到GND 或0.063W 10% 电阻连接到GND。请参阅DIAG 一节。

R_ITRIP

R_DIAG

ITRIP

DIAG

8.3.1.2 SPI 型号

表8-2. SPI 型号的外部元件表

元件

引脚

建议

C_VM1

0.1µF、低ESR 陶瓷电容器连接至GND、额定电压为VM

本地大容量电容器连接至GND，10µF 或更高，额定电压为VM，用于处理负载瞬态。请参阅“确定

大容量电容器的大小”一节。

C_VM2

C_VCP

VCP

1µF，6.3V 低ESR 陶瓷电容器连接至VM

通常500 - 5000Ω0.063W 电阻连接至GND，具体取决于控制器ADC 动态范围。如果不需要

ITRIP 和IPROPI 功能，可以将引脚短接至GND。

R_IPROPI

IPROPI

可选的10 - 100nF、6.3V 电容器连接至GND，以减慢ITRIP 调节环路。请参阅过流保护(OCP)一

节。

C_IPROPI

IPROPI

通常1KΩ- 10KΩ、0.063W 上拉电阻连接至控制器电源。如果没有使用nFAULT 信令，此引脚可

以短接至GND 或保持开路。

R_nFAULT

C_VDD

nFAULT

VDD

0.1µF、6.3V、低ESR 陶瓷电容器连接到GND。这仅适用于SPI (P) 型号。

8.3.2 电桥控制

DRV814x-Q1 系列器件通过引脚DRVOFF 和IN 提供简单的双引脚输出控制。

输入端可接受100% 或PWM 驱动模式的静态或脉宽调制(PWM) 电压信号。可以在应用VM 之前为器件输入引脚

供电。默认情况下，nSLEEP 和 DRVOFF 引脚分别具有内部下拉和上拉电阻器，以确保没有输入时输出为高阻

态。IN 引脚还具有内部下拉电阻器。

在开关半桥上的高侧和低侧FET 之间转换时，该器件会自动生成所需的最佳死区时间。该时序基于内部FET 栅

源电压反馈。无需外部时序。该方案确保了具有最短的死区时间，同时保证没有击穿电流。

Submit Document Feedback

Product Folder Links: DRV8145-Q1

DRV8145-Q1

ZHCSRD7 –JANUARY 2023

www.ti.com.cn

备注

1. SPI 型号还通过SPI_IN 寄存器位提供额外的控制。请参阅寄存器- 引脚控制。

2. 对于SPI (P) 型号，请忽略控制表中的nSLEEP 列，因为没有nSLEEP 引脚。在内部，始终是

nSLEEP = 1。当VDD > VDD_POR电平时，控制表有效。

下表展示了桥接控制的逻辑表。有关负载说明，请参阅负载概要一节。

表8-3. 控制表

nSLEEP

DRVOFF

OUT

IPROPI

器件状态

休眠

高阻态

无电流

ISNS⁽¹⁾

高阻态

待机

请参考关断状态诊断表

待机

运行中

H⁽²⁾

(1) 器件拉电流(VM →OUTx →Load)

(2) 如果启用内部ITRIP 调节并达到ITRIP 电平，则OUTx 在固定时间内强制为“L”

8.3.2.1 寄存器- 引脚控制- 仅限SPI 型号

如果 SPI_IN 寄存器未锁定，SPI 型号允许通过 SPI_IN 寄存器中的特定寄存器位 S_DRVOFF、S_IN 来控制电

桥。用户可以通过将正确的组合写入COMMAND 寄存器中的SPI_IN_LOCK 位来解锁此寄存器。

此外，用户可以使用 SPI_IN 寄存器中的对应寄存器位在每个外部输入引脚的逻辑与/或组合之间进行配置。此逻

辑配置通过CONFIG4 寄存器的对应选择位来完成。

• DRVOFF_SEL 和IN_SEL

输出的控制类似于前面章节中介绍的真值表，但带有这些逻辑组合的输入。这些组合输入如下所列：

• 组合输入= 引脚输入或等效SPI_IN 寄存器位（如果对应的CONFIG4 选择位= 1'b0）

• 组合输入= 引脚输入与对应的SPI_IN 寄存器位（如果对应的CONFIG4 选择位= 1'b1）

请注意，休眠功能仍需用到外部nSLEEP 引脚。

此逻辑组合为用户提供了更高的可配置性，具体如下表所示。

表8-4. 寄存器- 引脚控制示例

CONFIG4：xxx_SEL

位

SPI_IN 位状态

示例

引脚状态

注释

DRVOFF 作为冗余关 DRVOFF_SEL = 1’

DRVOFF 引脚= 1 或S_DRVOFF bit = 1 均

DRVOFF 有效

S_DRVOFF 有效

断

会关闭输出

DRVOFF_SEL = 1’

S_DRVOFF = 1'b1

DRVOFF 有效

仅DRVOFF 引脚功能可用

仅引脚控制

仅寄存器控制

IN_SEL = 1’b0

IN - 对地短路或悬空

S_IN 有效

IN 功能将由控制器位单独控制

8.3.3 器件配置

本节介绍了各种器件的配置，使用户能够根据用例配置器件。

8.3.3.1 压摆率(SR)

SR 引脚（HW 型号）或CONFIG3 寄存器中的 S_SR 位（SPI 型号）决定了驱动器输出的电压压摆率。这使得用

户能够优化 PWM 开关损耗，同时满足 EM 一致性要求。对于硬件型号，SR 为 6 级设置，而 SPI 型号为 8 级设

置。对于电感负载，器件的压摆率控制取决于再循环路径是通过VM 的高侧路径还是通过GND 的低侧路径。根据

具体用例，请参阅“电气特性”部分中高侧再循环或低侧再循环的开关参数表，了解压摆率范围和值。

Submit Document Feedback

Product Folder Links: DRV8145-Q1

DRV8145-Q1

ZHCSRD7 –JANUARY 2023

www.ti.com.cn

备注

SPI 型号还提供了可选展频时钟 (SSC) 功能，该功能使用 ~1.3MHz 三角函数将内部振荡器频率围绕其

均值扩展+/- 12% ，从而在频率较高时减少辐射。硬件型号中没有展频时钟(SSC) 功能。

在HW 型号中，SR 引脚在器件上电或从休眠中唤醒后的初始化期间锁存。运行期间，更新受阻。

在SPI 型号中，只要SPI 通信可用，就可以通过写入S_SR 位随时更改转换率设置。此更改会立即反映出来。

8.3.3.2 IPROPI

该器件在 IPROPI 引脚上集成了电流感测功能和比例模拟电流输出，可用于负载电流调节。这样就无需使用外部

检测电阻或检测线路，有助于减小系统尺寸、降低系统的成本和复杂程度。

该器件通过使用无分流器的高侧电流镜像拓扑来检测负载电流。这样，当器件完全打开（线性模式）时，只能从

VM →OUT →Load 感测单向高侧电流。IPROPI 引脚输出模拟电流，其与由A_IPROPI缩放的感测电流成正比，如

下所示：

I_IPROPI= I_HS[A] / A_IPROPI

为了产生比例电压 V_IPROPI， IPROPI 引脚必须连接到外部电阻器 (R_IPROPI) 并接地。这样即可使用模数转换器

(ADC) 将负载电流作为 R_IPROPI电阻器上的压降进行测量。可以根据应用中的预期负载电流调节R_IPROPI电阻器的

大小，以利用控制器ADC 的整个量程。

8.3.3.3 ITRIP 调节

该器件提供可选的内部负载电流调节功能，其使用固定 TOFF 时间法。这是通过将 IPROPI 引脚上的电压与由

ITRIP 设置确定的基准电压进行比较来完成的。对于 HW 型号，TOFF 时间固定为 30µs，而对于使用 CONFIG3

寄存器中的TOFF_SEL 位的SPI 型号，该时间配置在20 到50µs 之间。

启用后，ITRIP 调节仅在启用 HS FET 并且可以进行电流检测时才起作用。在这种情况下，当 IPROPI 引脚上的

电压超过ITRIP 设置的基准电压时，内部电流调节环路会强制执行以下操作：

• OUT = L，TOFF 时间固定

备注

用户输入始终优先于内部控制。这意味着如果输入在 TOFF 时间内发生变化，则 TOFF 时间的剩余部

分将被忽略，输出将按照命令跟随输入。

ISNS

IPROPI

R_IPROPI

High Side Current

Sense

V(IPROPI)

V(ITRIP)

OUTx

GND

ITRIP

R_ITRIP

Impedance Estimator

(HW variant)

DAC

SPI (SPI variant)

Digital Core

图8-4. ITRIP 实现

通过以下公式设置电流限值：

ITRIP 调节电平= (V_ITRIP/ R_IPROPI) X A_IPROPI

(2)

Submit Document Feedback

Product Folder Links: DRV8145-Q1

DRV8145-Q1

ZHCSRD7 –JANUARY 2023

www.ti.com.cn

ITRIP regula on ac ve

I_TRIP

I_OUT

V_OUT

t_OFF

E.g. with low side load

图8-5. 固定TOFF ITRIP 电流调节

在输出转换期间，ITRIP 比较器输出 (ITRIP_CMP) 会被忽略，以避免由于负载电容的电流尖峰而误触发比较器输

出。此外，在从低侧再循环转换的情况下，需要额外的消隐时间 t_BLANK，以便使检测环路在 ITRIP 比较器输出有

效之前趋于稳定。

ITRIP 是HW 型号的6 级设置。SPI 型号提供了另外两种设置。下表对此进行了总结：

表8-5. ITRIP 表

V_ITRIP[V]

ITRIP 引脚

R_LVL1OF6

R_LVL2OF6

S_ITRIP 寄存器位

3'b000

禁用调节

1.18

3'b001

3'b010

1.41

不可用

3'b011

1.65

R_LVL3OF6

R_LVL4OF6

R_LVL5OF6

R_LVL6OF6

3'b100

1.98

3'b101

2.31

3'b110

2.64

3'b111

2.97

在HW 型号的器件中，ITRIP 引脚的更改是透明的，并且更改会立即反映出来。

在SPI 型号的器件中，只要SPI 通信可用，就可以通过写入S_ITRIP 位随时更改ITRIP 设置。此更改会立即反映

在器件行为中。

仅限 SPI 型号 - 如果达到 ITRIP 调节电平，则设置 STATUS1 寄存器中的 ITRIP_CMP 位。没有 nFAULT 引脚指

示。可以使用CLR_FLT 命令清除该位。

备注

如果应用需要线性 ITRIP 控制，并且步长超出器件提供的选择范围，则可以使用外部 DAC 强制施加

IPROPI 电阻器底部的电压，而不是将其端接至 GND。进行这种修改后，可以通过外部 DAC 设置来控

制ITRIP 电流，如下所示：

ITRIP 调节电平= [(V_ITRIP- V_DAC) / R_IPROPI] X A_IPROPI

(3)

8.3.3.4 DIAG

DIAG 是一个引脚（HW 型号）或寄存器（SPI 型号）设置，用于器件的运行操作和待机操作，如下所示：

• 待机状态

– 启用或禁用关断状态诊断(OLP)，并在启用时选择OLP 组合。有关详细信息，请参阅关断状态诊断(OLP)

一节中的表格。

Submit Document Feedback

Product Folder Links: DRV8145-Q1

DRV8145-Q1

ZHCSRD7 –JANUARY 2023

www.ti.com.cn

• 运行状态

– 如果负载类型指示为高侧负载，则屏蔽ITRIP 调节功能。

– 如果负载类型指示为低侧负载，则屏蔽主动开路负载检测(OLA)

– 仅限HW 型号- 在重试设置和锁存设置之间配置故障反应

8.3.3.4.1 HW 型号

对于HW 型号，DIAG 引脚是6 级设置。根据模式的不同，下表总结了其配置。

表8-6. HW 型号的DIAG 表

待机状态

关断状态诊断

禁用

运行状态

DIAG 引脚

IPROPI / ITRIP

可用

故障反应

重试

注释

R_LVL1OF6

R_LVL2OF6

R_LVL3OF6

R_LVL4OF6

R_LVL5OF6

R_LVL6OF6

用于低侧负载

用于高侧负载

用于低侧负载

启用⁽¹⁾

锁存器

重试

可用

启用⁽¹⁾

禁用

启用⁽¹⁾

禁用

锁存器

重试

可用

启用⁽¹⁾

可用

(1) 有关组合的详细信息，请参阅关断状态诊断(OLP) 一节中的表格

备注

不支持为高侧负载用例禁用关断状态诊断的选项。在这种情况下，将 DRVOFF 引脚设置为高电平并将

IN 引脚设置为低电平是禁用关断状态诊断的唯一方法。

在HW 型号中，DIAG 引脚在器件上电或从休眠中唤醒后的初始化期间锁存。运行期间，更新受阻。

8.3.3.4.2 SPI 型号

对于SPI 型号， CONFIG2 寄存器中S_DIAG 是2 位设置。根据模式的不同，下表总结了其配置。

表8-7. SPI 型号的DIAG 表

待机状态

关断状态诊断

禁用

运行状态

S_DIAG 位

IPROPI / ITRIP

导通状态诊断

禁用

注释

2'b00

2'b01

2'b10

2'b11

可用

禁用

用于低侧负载

启用⁽¹⁾

禁用

可用

用于高侧负载

启用⁽¹⁾

可用

(1) 有关组合的详细信息，请参阅关断状态诊断(OLP) 一节中的表格

在SPI 型号的器件中，只要SPI 通信可用，就可以通过写入S_DIAG 位来更改设置。此更改会立即反映出来。

8.3.4 保护和诊断

驱动器受到保护，不会因过流和过热事件而受到损坏，确保了器件的稳健性。此外，该器件还提供负载监控（导

通状态和关闭状态）、VM 引脚上的过压/欠压监控以及VCP 引脚上的欠压监控，以对任何意外的电压状况发出信

号。故障信令通过低侧开漏nFAULT 引脚完成，在检测到故障情况时， I_{nFAULT_PD}电流将引脚拉至 GND。转换到

休眠状态会自动使nFAULT 无效。

备注

在 SPI 型号中，nFAULT 引脚逻辑电平是 FAULT SUMMARY 寄存器中 FAULT 位的反向拷贝。只有当

启用关断状态诊断且锁定SPI_IN 寄存器时才会出现异常（请参阅OLP 一节）。

Submit Document Feedback

Product Folder Links: DRV8145-Q1

DRV8145-Q1

ZHCSRD7 –JANUARY 2023

www.ti.com.cn

对于SPI 型号，每当nFAULT 置位为低电平时，器件就会将故障记录到FAULT SUMMARY 寄存器和 STATUS 寄

存器中。这些寄存器只能通过以下命令清除

• CLR FLT 命令或

• 通过nSLEEP 引脚执行的SLEEP 命令

可以通过以下方式在16 位SPI 帧内获得所有用于定期软件监控的有用诊断信息：

• 在活动状态期间读取STATUS1 寄存器

• 在待机状态期间读取STATUS2 寄存器

所有可诊断的故障事件都可以通过读取状态寄存器来进行专门标识。

8.3.4.1 过流保护(OCP)

• 器件状态：运行中

• 机制和阈值：即使发生了硬短路事件，每个MOSFET 上的模拟电流限制电路也会限制器件输出的峰值电流。

如果输出电流超过过流阈值I_OCP且持续时间超过t_OCP，则会检测到过流故障。

• 操作：

– nFAULT 引脚置为低电平

– OUT 为高阻态

– 对于GND 短路故障（在高侧FET 上检测到过电流），即使FET 已禁用，IPROPI 引脚也会继续上拉至

_{IPROPI_LIM}。对于HW 型号，这有助于将运行状态下的GND 短路故障与其他故障类型区分开来，因为

IPROPI 引脚被拉高，而nFAULT 引脚被置位为低电平。

• 可基于t_RETRY和t_CLEAR在锁存设置和重试设置之间配置反应

• 用户可以在IPROPI 引脚上添加一个10nF 至100nF 范围内的电容器，以确保在启用内部ITRIP 调节时出现负

载短路的情况下进行OCP 检测。如果是短路中有足够电感的负载短路，则会在OCP 检测之前触发ITRIP 调

节，从而导致器件缺少短路检测，情况尤其如此。为了确保OCP 检测在此竞态条件下胜出，IPROPI 引脚上添

加的小电容会使ITRIP 调节环路减慢，使OCP 检测电路能够按预期工作。

SPI 型号提供可配置的I_OCP电平和t_OCP滤波时间。有关这些设置，请参阅CONFIG4 寄存器。

8.3.4.2 过热保护(TSD)

• 器件状态：待机、运行中

• 机制和阈值：该器件有几个温度传感器分布在芯片周围。如果任何传感器检测到过热事件，设置的T_TSD时间

大于t_TSD，则会检测到过热故障。

• 操作：

– nFAULT 引脚置位为低电平

– OUT 为高阻态

– IPROPI 引脚为高阻态

• 可基于T_HYS和t_{CLEAR_TSD}在锁存设置和重试设置之间配置反应

8.3.4.3 关断状态诊断(OLP)

当功率 FET 关闭时，用户可以在待机状态下通过关断状态诊断来确定 OUT 节点上的阻抗。通过此诊断，可以在

待机状态下被动检测以下故障情况：

• 输出对VM 或GND 短路< 100Ω

• 对于低侧负载，开路负载> 1KΩ

• 对于高侧负载，开路负载> 10KΩ，VM = 13.5V

备注

通过此诊断无法检测负载短路。但是，如果在 ACTIVE 操作期间发生过电流故障 (OCP)，用户可以从

逻辑上推断出这一点，但 OLP 诊断不会报告 STANDBY 状态下的任何故障。处于运行状态的 OCP 和

处于待机状态的OLP 都意味着终端短路（OUT 节点短路）。

• 用户可以配置以下组合

Submit Document Feedback

Product Folder Links: DRV8145-Q1

DRV8145-Q1

ZHCSRD7 –JANUARY 2023

www.ti.com.cn

– OUT 上的内部上拉电阻(R_{OLP_PU}

– OUT 上的内部下拉电阻(R_{OLP_PD}

– 比较器基准电平

)

• 如果SPI_IN 寄存器已解锁，此组合由控制器输入（引脚仅用于HW 型号）或SPI 型号的SPI_IN 寄存器中的

等效位决定。

• HW 型号- 启用关断状态诊断时，比较器输出(OLP_CMP) 在nFAULT 引脚上可用。

• SPI 型号- 关断状态诊断比较器输出(OLP_CMP) 在STATUS2 寄存器中的OLP_CMP 位上可用。此外，如果

SPI_IN 寄存器已锁定，则当启用关断状态诊断时，该比较器输出也可在nFAULT 引脚上使用。

• 用户需要切换所有的组合并在比较器输出稳定后记录比较器输出。

• 根据输入组合和比较器输出，用户可以判断输出是否有故障。

Internal

R_{OLP_PU}

OUT

Filter

R_{OLP_PD}

R_HIZ

REF Voltage propor onal

to Internal 5V

GND

OLP_CMP

Output on nFAULT pin / register

V_{OLP_REFH}

V_{OLP_REFL}

PIN / register control

图8-6. 关闭状态（无源）诊断

低侧负载的无故障场景与故障场景的OLP 组合和真值表如表8-8 所示。

表8-8. 低侧负载的关断状态诊断表

OLP 设置

OLP_CMP 输出

开路

用户输入

nSLEEP

DRVOFF

OUT

R_{OLP_PU}

CMP REF

DIAG 引脚 S_DIAG 位

正常

短路

LVL2、

2'b01

LVL6

V_{OLP_REFH}

LVL3、

2'b11

R_{OLP_PD}

V_{OLP_REFL}

LVL4

高侧负载的无故障场景与故障场景的OLP 组合和真值表如表8-9 所示。

表8-9. 高侧负载的关断状态诊断表

OLP 设置

OLP_CMP 输出

用户输入

nSLEEP

DRVOFF

OUT

R_{OLP_PU}

CMP REF

DIAG 引脚 S_DIAG 位

正常

开路

短路

LVL2、

2'b01

LVL6

V_{OLP_REFH}

Submit Document Feedback

Product Folder Links: DRV8145-Q1

DRV8145-Q1

ZHCSRD7 –JANUARY 2023

www.ti.com.cn

表8-9. 高侧负载的关断状态诊断表(continued)

OLP 设置

OLP_CMP 输出

用户输入

nSLEEP

DRVOFF

OUT

CMP REF

DIAG 引脚 S_DIAG 位

正常

开路

短路

LVL3、

2'b11

R_{OLP_PD}

V_{OLP_REFL}

LVL4

8.3.4.4 导通状态诊断(OLA) - 仅限SPI 型号

• 器件状态：运行- 高侧再循环

• 机制和阈值：导通状态诊断(OLA) 可以在高侧再循环期间检测处于运行状态的开路负载。这包括直接连接到

VM 或通过另一个半桥上的高侧FET 进行连接的高侧负载。在PWM 开关转换期间，当LS FET 关闭时，电感

负载电流通过HS 体二极管再循环到VM。该器件在HS FET 开启之前的短暂死区时间内在OUTx 上寻找高于

VM 的电压尖峰。为了观察电压尖峰，此负载电流需要高于被FET 驱动器置位的输出上的下拉电流(I_{PD_OLA})。

连续“3”个再循环开关周期没有出现电压尖峰，表明负载电感丢失或负载电阻增加，并被检测为OLA 故障。

• 操作：

– nFAULT 引脚置位为低电平

– 输出- 维持正常运行

– IPROPI 引脚- 维持正常运行

• 可在锁存设置和重试设置之间配置反应。在重试设置中，在再循环切换周期中检测到连续“3”个电压尖峰

时，OLA 故障自动清除。

此监控是可选的，并且可以禁用。

备注

1. 低侧负载（低侧再循环）不支持OLA。

2. 仅在命令方向与检测到故障时的方向一致时，CLR_FAULT 命令才能清除此故障（记录在

STATUS1 寄存器中）。

OLA_VREF

OUTx_OLA_CMP

OUTx

I_{PD_OLA}

GND

图8-7. 导通状态诊断

8.3.4.5 VM 过压监视器

• 器件状态：待机、运行中

• 机制和阈值：如果VM 引脚上的电源电压超过阈值，由V_VMOV设置的时间超过t_VMOV，则会检测到VM 过压故

障。

• 操作：

– nFAULT 引脚置位为低电平

Submit Document Feedback

Product Folder Links: DRV8145-Q1

DRV8145-Q1

ZHCSRD7 –JANUARY 2023

www.ti.com.cn

– 输出- 维持正常运行

– IPROPI 引脚- 维持正常运行

• 重试和锁存设置之间的反应可配置

在SPI 型号中，此监控是可选的，并且可以禁用。阈值也是可配置的。请参阅CONFIG1 寄存器。

8.3.4.6 VM 欠压监视器

• 器件状态：待机、运行中

• 机制和阈值：如果VM 引脚上的电源电压低于阈值，由V_VMUV设置的时间超过t_VMUV，则会检测到VM 欠压故

障。

• 操作：

– nFAULT 引脚置为低电平

– 输出为高阻态

– IPROPI 引脚为高阻态

• HW 和SPI (S) 型号：反应修正为重试设置

• 仅适用于SPI (P) 型号：重试和锁存设置之间的反应可配置

• 请注意，重试时间仅取决于VM 欠压条件的恢复情况，且与t_RETRY/t_CLEAR时间无关

8.3.4.7 电荷泵欠压监控

• 器件状态：运行中

• 机制和阈值：如果VCP 引脚上的电压低于由V_VCPUV设置的阈值，且持续时间超过t_VCPUV，则会检测到VCP

欠压故障。

• 操作：

– nFAULT 引脚置位为低电平

– 输出- 维持正常运行。但是，VM 和OUT 之间的高侧FET 会在欠压条件下在该电荷泵中变为电阻性，甚至

会由于缺少电压余量而出现高阻态。

– IPROPI 引脚- 维持正常运行。但是，电流检测在此电荷泵电压条件下受到影响，甚至会由于缺少电压余量

而出现高阻态。

• 反应固定为基于V_{VCPUV_HYS}重试

8.3.4.8 上电复位(POR)

• 器件状态：全部

• 机制和阈值：如果逻辑电源降至VDD_{POR_FALL}以下且持续时间超过t_POR，那么将会发生上电复位，对器件进

行硬复位。

• 操作：

– 将nFAULT 引脚取消置位

– OUT 为高阻态

– IPROPI 引脚为高阻态。

– 当此电源恢复到VDD_{POR_RISE}电平以上时，器件将执行唤醒初始化，同时nFAULT 引脚将置位为低电平，

以将此复位告知用户（请参阅唤醒瞬态）。

• HW 和SPI (S) 型号：这些阈值会转换为VM_{POR_FALL}和VM_{POR_RISE}，因为逻辑电源会在内部从VM 电源获得

• 仅适用于SPI (P) 型号：这些阈值会直接映射到VDD 引脚电压（VDD_{POR_FALL}和VDD_{POR_RISE}

• 故障反应：始终重试，重试时间取决于用于启动器件唤醒的外部电源条件

）

8.3.4.9 事件优先级

在运行状态下，当同时发生两个或多个事件时，器件根据以下优先级表分配对驱动器的控制。

表8-10. 事件优先级表

事件

优先级

用户休眠命令

用户输入：DRVOFF

过热保护(TSD)

Submit Document Feedback

Product Folder Links: DRV8145-Q1

DRV8145-Q1

ZHCSRD7 –JANUARY 2023

www.ti.com.cn

表8-10. 事件优先级表(continued)

事件

优先级

过流保护(OCP)⁽¹⁾

VM 欠压检测(VMUV)

输入下：IN

通过ITRIP 调节实现内部PWM 控制

VM 过压检测(VMOV)⁽²⁾

电荷泵欠压(CPUV)⁽²⁾

(1) 如果发生任何优先级低于OCP 的事件，器件等待确认OCP 事件（等待t_OCP），则器件可能将对其他事件的服务延迟最长t_OCP时间以

启用对OCP 事件的检测。

(2) 在本例中，优先级为“无关紧要”，因为此故障事件不会导致OUTx 发生变化

8.4 器件功能状态

该器件具有三种功能状态：

• 休眠

• 待机

• 运行中

SLEEP

nFAULT = H, No communica on

ACTIVE

Protec on Enabled

nFAULT = fault

signaling

Communica on

available

STANDBY

nFAULT = H

Communica on

available

INIT2

nFAULT = L

Communica on

enabled

INIT1

nFAULT = H

1. nSLEEP = 1 for t > t_WAKE2. nSLEEP = 0 for t > t_SLEEP

3. Power on reset 4. End of t_COM

5. CLR_FLT or HW RESET pulse from from controller & End of t_READY

6. DRVOFF = 0

7. DRVOFF = 1

图8-8. 说明性状态图

下节将介绍这些状态。

8.4.1 休眠状态

当 nSLEEP 引脚置位为低电平的时间大于 t_SLEEP或者 VDD 引脚上的电压小于 VDD_{POR_FALL}时，便会出现此状

态。

这是器件的深度休眠低功耗 (I_SLEEP) 状态，在该状态下，除唤醒命令之外，所有运行指令都不会被处理。驱动器

处于高阻态状态。内部电源轨（5V 或其他）已断电。在此状态下，nFAULT 引脚会被取消置位。当nSLEEP 引脚

置位为低电平的时间超过 t_SLEEP（HW 型号）或 t_{SLEEP_SPI}（SPI (S) 型号）时，该器件可以从待机或运行状态进

入此状态。

8.4.2 待机状态

当nSLEEP 引脚被拉为高电平，或当VDD 引脚上的电压 > VDD_{POR_RISE}且所有模式的 DRVOFF = 1'b0。在此状

态下，如果器件通电(I_STANDBY)，则驱动器会处于高阻态且nFAULT 失效。当收到命令时，器件随时可以切换到运

行状态或睡眠状态。关断状态诊断(OLP)（如果启用）会在此状态下完成。

Submit Document Feedback

Product Folder Links: DRV8145-Q1

DRV8145-Q1

ZHCSRD7 –JANUARY 2023

www.ti.com.cn

8.4.3 唤醒至待机状态

器件开始从休眠状态转换至待机状态

• 如果nSLEEP 引脚变为高电平且持续时间超过t_WAKE，或者

• 如果VM 电源电压大于VM_{POR_RISE}或VDD 电源电压大于VDD_{POR_RISE}，则释放内部POR，以指示上电。

该器件通过初始化序列来加载其内部寄存器，并按照以下顺序唤醒所有模块：

• 在一段时间内，即唤醒后的时间t_COM内，该器件能够进行通信。这是通过将nFAULT 引脚置位为低电平来指

示的。

• 当该器件唤醒完成时，接下来是准备时间t_READY

。

• 此时，一旦器件通过SPI（SPI 型号）接收到nSLEEP 复位脉冲（HW 型号）或CLR FAULT 命令（SPI 型

号）作为对从控制器唤醒的确认，该器件进入待机状态。这是通过将nFAULT 引脚取消置位来指示的。在此之

前，驱动器保持高阻态。

• 从此处开始，该器件便已准备就绪，可根据与相对应的真值表来驱动电桥。

请参阅唤醒瞬态波形以查看图示。

8.4.4 活动状态

器件在此状态下完全正常运行，驱动器由前面章节所述的其他可输入的指令控制。通过 nFAULT 引脚上的故障信

令，所有保护特性均可完全正常运作。SPI 通信可用。器件只能从待机状态转换到此状态。

8.4.5 nSLEEP 复位脉冲（仅限HW 型号）

这是通过nSLEEP 引脚从控制器到器件的特殊通信信号，仅适用于HW 型号。这用于：

• 在休眠/上电转换到待机状态期间确认nFAULT 被置位

• 当故障反应配置为锁存设置时清除锁存故障，而不强制器件进入休眠状态，也不会影响任何其他功能（等效于

SPI 型号中的CLR_FAULT 命令）

nSLEEP 上的此脉冲必须大于 t_RESET时间的 nSLEEP 抗尖峰时间，但小于 t_SLEEP时间，如以下表 8-11 中的案例

3 所示。

表8-11. nSLEEP 时序（仅限HW 型号）

命令解释

案例编号

窗口开始时间

窗口结束时间

清除故障

休眠

否

_RESET分钟

否

不确定

是

_RESET最小值

_RESET最大值

t_RESET最大值

否

_SLEEP最小值

_SLEEP最大值

无限制

否

_SLEEP最小值

_SLEEP最大值

是

不确定

是

Submit Document Feedback

Product Folder Links: DRV8145-Q1

DRV8145-Q1

ZHCSRD7 –JANUARY 2023

www.ti.com.cn

_SLEEPmax

_SLEEPmin

t_RESETmax

_RESETmin

Case 1

Case 2

Case 3

Case 4

Case 5

Window 5

Window 1

Window 2

Window 3

Window 4

图8-9. nSLEEP 脉冲场景

8.5 编程- 仅限SPI 型号

8.5.1 SPI 接口

SPI 型号提供全双工、4 线同步通信，用于设置器件配置、工作参数，以及从器件读取诊断信息。SPI 在外设模式

下运行，并连接到控制器。串行数据输入 (SDI) 字由 16 位字组成，即8 位命令 (A1) 后跟 8 位数据 (D1)。串行数

据输出 (SDO) 字由 FAULT_SUMMARY 字节 (S1) 后跟报告字节 (R1) 组成。报告字节为供读取命令访问的寄存器

数据，而对于写入命令，则为空值。图8-10 展示了MCU 和SPI 外设驱动器之间的数据序列。

nSCS

SDI

SDO

图8-10. SPI 数据- 标准“16 位”帧

有效帧必须满足以下条件：

• 当nSCS 引脚从高电平转换为低电平，以及从低电平转换为高电平时，SCLK 引脚应该为低电平。

• 在字之间，nSCS 引脚应被拉为高电平。

• 当nSCS 引脚被拉为高电平时，SCLK 和SDI 引脚上的任何信号都将被忽略，并且SDO 引脚处于高阻态状

态。

• 器件SDO 上的数据在SCLK 的上升沿上传播，而SDI 上的数据由器件在随后的SCLK 下降沿上捕捉。

• 最高有效位(MSB) 最先移入和移出。

Submit Document Feedback

Product Folder Links: DRV8145-Q1

DRV8145-Q1

ZHCSRD7 –JANUARY 2023

www.ti.com.cn

• 必须进行完整的16 个SCLK 周期，标准帧的事务才有效；或者，对于具有“n”个外设器件的菊花链帧，必须

进行16 + (n x 16) 个SCLK 周期，事务才有效。否则，会报告帧错误(SPI_ERR)，如果是写入操作，则忽略

数据。

8.5.2 标准帧

SDI 输入数据的字长为2 字节，由以下格式组成：

• 命令字节（首字节）

– MSB 位指示帧类型（对于标准帧，位B15 = 0）。

– MSB 位旁边是W0，指示读取或写入操作（位B14，写入= 0，读取= 1）

– 后跟6 个地址位，A[5:0]（位B13 至B8）

• 数据字节（第二个字节）

– 第二个字节指示数据D[7:0]（位B7 至B0）。对于读取操作，这些位通常设置为空值，而对于写入操作，

这些位包含用于写入所寻址寄存器的数据值。

表8-12. SDI - 标准帧格式

命令字节

数据字节

B15

B14

B13

B12

B11

B10

位

数据

SDO 输出数据的字长为2 个字节，由以下格式组成：

• 状态字节（首字节）

– 2 个MSB 位被强制为高电平（B15、B14 = 1）

– 以下6 位来自故障概要寄存器(B13:B8)

• 报告字节（第二个字节）

– 第二个字节(B7:B0) 为读取操作要读取的寄存器中的当前数据(W0 = 1)，或者为写入命令要写入的寄存器

中的现有数据(W0 = 0)

表8-13. SDO - 标准帧格式

状态字节

B12 B11

报告字节

B15

B14

B13

B10

位

SPI_E

FAULT VMOV VMUV OCP

TSD

数据

8.5.3 用于多个外设的SPI 接口

将多个器件连接到控制器时，可以使用或不使用菊花链。如果在不使用菊花链的情况下要将“n”个器件连接到控

制器，必须针对 nSCS 引脚利用来自控制器的“n”个 I/O 资源，如图 8-11 所示。然而，如果使用菊花链配置，

则可利用单条nSCS 线路来连接多个器件。图8-12

Submit Document Feedback

Product Folder Links: DRV8145-Q1

DRV8145-Q1

ZHCSRD7 –JANUARY 2023

www.ti.com.cn

DRV8x

SCLK

SDI

Master Controller

SDI

SPI

Communication

SPI

Communication

SDO

nSCS

SDO

CS1

MCLK

nSCS

SPI

Communication

SPI

Communication

DRV8x

SCLK

SDI

SCLK

SDI

CS2

SPI

SDO

nSCS

SDO

nSCS

Communication

图8-11. 不使用菊花链时的SPI 操作

图8-12. 使用菊花链时的SPI 操作

Submit Document Feedback

Product Folder Links: DRV8145-Q1

DRV8145-Q1

ZHCSRD7 –JANUARY 2023

www.ti.com.cn

8.5.3.1 用于多个外设的菊花链帧

当多个器件与同一个 MCU 进行通信时，可以采用菊花链配置连接该器件，以节省 GPIO 端口。图 8-13 展示了该

拓扑及对应的波形，其中以菊花链形式连接的外设数量“n”设置为3。以这种方式最多可以连接63 个器件。

SDO2

SDI3

SDO3

M-SDI

M-SDO

SDI1

SDO1

SDI2

M-SDO

SDI1

SDI2

SDO3

SDO2

SDO1

M-nSCS

M-SCLK

M-SDI

nSCS

SDI1

HDR1

HDR2

HDR1

SDO1

SDI2

HDR2

HDR1

SDO2

SDI3

HDR2

HDR1

SDO3

HDR2

All Address

Bytes Reach

Destination

All Address

Bytes Reach

Destination

Status

Response Here

Reads

Execute Here

Writes

Execute Here

图8-13. 菊花链SPI 操作

这种情况下，控制器发送的SDI 将采用以下格式（请参阅图8-13 中的SDI1）：

• 2 字节标头（HDR1、HDR2）

• “n”个字节的命令字节，以菊花链中的最远外设开头（本例中为A3、A2、A1）

• “n”个字节的数据字节，以菊花链中的最远外设开头（本例中为D3、D2、D1）

• 共计2 x“n”+ 2 个字节

当数据通过链传送时，控制器会通过以下格式接收数据（请参阅图8-13 中的SDO3）：

• 3 个字节的状态字节，以菊花链中的最远外设开头（本例中为S3、S2、S1）

• 在（HDR1、HDR2）之前发送的2 字节标头

• 3 个字节的报告字节，以菊花链中的最远外设开头（本例中为R3、R2、R1）

标头字节是在菊花链SPI 通信开始时置位的特殊字节。对于这两个前导位，标头字节必须以1 和0 开头。

Submit Document Feedback

Product Folder Links: DRV8145-Q1

DRV8145-Q1

ZHCSRD7 –JANUARY 2023

www.ti.com.cn

第一个标头字节 (HDR1) 包含菊花链中外设总数的信息。N5 至 N0 是6 位，专用于显示菊花链中器件的数量，如

图8-14 所示。每个菊花链最多可串行连接63 个器件。不允许外设数量= 0，且这会导致出现SPI_ERR 标志。

第二个标头字节 (HDR2) 包含全局故障清除命令，该命令将清除芯片选择 (nSCS) 信号上升沿上所有器件的故障

寄存器。HDR2 寄存器的 5 个后置位标记为 SPARE（无关紧要位）。MCU 可以使用这些位来确定菊花链连接的

完整性。

HDR1

HDR2

Number of Devices in the Chain (Up to 63 max)

CLR_FLT SPARE SPARE SPARE SPARE SPARE

Don’t Care

1 = Global CLR_FAULT

0 = Don’t Care

图8-14. 标头字节

此外，该器件将以两个前导位为 1 和 1 开头的字节识别为“传递”字节。该器件不会处理这些“通过”字节，这

些字节只会在SDO 上按以下字节发送出去。

当数据通过器件时，它通过计算接收到的状态字节数（后跟第一个标头字节）来确定自身在链中的位置。例如，

在这种三器件配置中，菊花链中的器件2 会先接收两个状态字节，然后再接收两个标头字节。

根据两个状态字节，器件可以确定其位于链中的第二个位置，而通过 HDR1 字节，器件可以确定链中连接的器件

数量。这样，器件只加载缓冲区中的相关地址和数据字节，并绕过其他位。该协议可实现更快的通信，而不会因

为链中连接多达63 个器件而增加系统延迟。

命令、数据、状态和报告字节保持不变，如标准帧格式所述。

Submit Document Feedback

Product Folder Links: DRV8145-Q1

DRV8145-Q1

ZHCSRD7 –JANUARY 2023

www.ti.com.cn

8.6 寄存器映射- 仅限SPI 型号

本节介绍了该器件中用户可配置的寄存器。

备注

虽然该器件允许只要 SPI 通信可用时就可进行寄存器写入，但建议在驱动负载期间更新处于运行状态的

寄存器时谨慎操作。这对于可控制关键器件配置的S_DIAG 等设置尤其重要。为了防止意外的寄存器写

入，该器件通过由命令寄存器中的 REG_LOCK 位提供的锁定机制来锁定所有可配置寄存器的内容。

最佳做法是在初始化期间写入所有可配置的寄存器，然后锁定这些设置。输出控制的运行时寄存器写入

由SPI_IN 寄存器处理，该寄存器通过SPI_IN_LOCK 位自行提供了独立的锁定机制。

Submit Document Feedback

Product Folder Links: DRV8145-Q1

DRV8145-Q1

ZHCSRD7 –JANUARY 2023

www.ti.com.cn

8.6.1 用户寄存器

下表列出了用户可访问的所有寄存器。此表中未列出的所有寄存器地址都应被视为“保留”的存储单元，并阻止对此存储单元的访问。访问这类存储单元

会导致SPI_ERR。

表8-14. 用户寄存器

位7

位6

位5

位4

位3

位2

位1

位0

名称

DEVICE_ID

FAULT_SUMMARY

STATUS1

DEV_ID[5]

SPI_ERR⁽³⁾

OLA⁽⁶⁾

DEV_ID[4]

POR

DEV_ID[3]

FAULT

DEV_ID[2]

VMOV

DEV_ID[1]

VMUV

DEV_ID[0]

OCP

REV_ID[1]

TSD

REV_ID[0]

VCPUV ⁽³⁾

OCP_L⁽⁸⁾

OLP_CMP

00h

01h

02h

03h

OLA⁽⁶⁾

N/A⁽⁴⁾

ITRIP_CMP

N/A⁽⁴⁾

ACTIVE

OCP_H⁽⁷⁾

N/A⁽⁴⁾

OCP_L⁽⁸⁾

N/A⁽⁴⁾

OCP_H⁽⁷⁾

N/A⁽⁴⁾

STATUS2

DRVOFF_STAT

SPI_IN_LOCK[0]

COMMAND

CLR_FLT

N/A⁽⁴⁾

SPI_IN_LOCK[1]

N/A⁽⁴⁾

REG_LOCK[1] REG_LOCK[0] ⁽¹⁾R/W 08h

(1)

SPI_IN

N/A⁽⁴⁾

EN_OLA

N/A⁽⁴⁾

VMOV_SEL[0]

S_DIAG[0]

N/A⁽⁴⁾

SSC_DIS⁽¹⁾

N/A⁽⁴⁾

S_DRVOFF ⁽¹⁾

OCP_RETRY

N/A⁽⁴⁾

SPARE^{(5) (1)}

TSD_RETRY

S_ITRIP[2]

SPARE⁽⁵⁾

VMOV_RETRY

S_ITRIP[1]

SPARE⁽⁵⁾

S_IN

R/W 09h

R/W 0Ah

R/W 0Bh

R/W 0Ch

R/W 0Dh

CONFIG1

CONFIG2

CONFIG3

CONFIG4

VMOV_SEL[1]

S_DIAG[1]

OLA_RETRY

S_ITRIP[0]

SPARE⁽⁵⁾

IN_SEL

SPARE⁽⁵⁾

TOFF[1]

TOFF[0] ⁽¹⁾

S_SR[2]

S_SR[1]

S_SR[0]

TOCP_SEL[1]

TOCP_SEL[0]

N/A⁽⁴⁾

OCP_SEL[1]

OCP_SEL[0]

DRVOFF_SEL⁽¹⁾

SPARE⁽⁵⁾

(1) 复位时默认为1b，其他复位时默认为0b

(2) R = 只读，R/W = 读/写

(3) VCPUV 由第一个SDO 字节响应中的SPI_ERR 取代，所有SPI 帧通用。请参阅SDO - 标准帧格式。

(4) N/A = 不可用（此位将回读为0b）

(5) SPARE = 不用考虑位。这些作为暂存位供用户使用。

(6) 如果设置了两个OCP_H 位中的任何一个，则指示OCP_H

(7) 如果设置了两个OCP_L 位中的任何一个，则指示OCP_L

(8) 如果设置了两个OCP_H 位中的任何一个，则指示OCP_H

Submit Document Feedback

Product Folder Links: DRV8145-Q1

DRV8145-Q1

ZHCSRD7 –JANUARY 2023

www.ti.com.cn

8.6.1.1 DEVICE_ID 寄存器（地址= 00h）

返回用户寄存器表。

DEVICE_ID 值

BAh

器件

DRV8143S-Q1

DRV8144S-Q1

DRV8145S-Q1

DRV8143P-Q1

DRV8145P-Q1

CAh

DAh

BEh

DEh

8.6.1.2 FAULT_SUMMARY 寄存器（地址= 01h）[复位= 40h]

返回用户寄存器表。

位

字段

类型

复位

说明

SPI_ERR

1b 表示上一SPI 帧中发生了SPI 通信故障。

POR

1b 表示检测到了上电复位。

FAULT

SPI_ERR、POR、VMOV、VMUV、OCP、TSD、OLA 和VCPUV 的逻辑OR

读

1b 表示检测到了VM 过压。请参阅VMOV_SEL 来更改阈值或禁用诊断，并参阅

VMOV_RETRY 来配置故障反应。

VMOV

VMUV

OCP

1b 表示检测到了VM 欠压。

1b 表示一个或多个功率FET 上检测到了过流。请参阅OCP_SEL、TOCP_SEL 来更改阈值和

滤波时间。请参阅OCP_RETRY 来配置故障反应。

TSD

1b 表示检测到了过热。请参阅TSD_RETRY 来配置故障反应。

1b 表示检测到了电荷泵欠压。

VCPUV

8.6.1.3 STATUS1 寄存器（地址= 02h）[复位= 00h]

返回用户寄存器表。

位

字段

类型

复位

说明

1b 表示在OUT 上的活动状态下检测到了开路负载条件

1b 表示负载电流已达到了ITRIP 调节电平。

1b 表示器件处于运行状态

OLA

ITRIP_CMP

ACTIVE

OCP_H

1b 表示在OUT 上的高侧FET（端接至GND）上检测到了过流

Submit Document Feedback

Product Folder Links: DRV8145-Q1

DRV8145-Q1

ZHCSRD7 –JANUARY 2023

www.ti.com.cn

位

字段

类型

复位

说明

OCP_L

1b 表示在OUT 上的低侧FET（端接至VM）上检测到了过流

1b 表示在OUT 上的高侧FET（端接至GND）上检测到了过流

1b 表示在OUT 上的低侧FET（端接至VM）上检测到了过流

OCP_H

OCP_L

8.6.1.4 STATUS2 寄存器（地址= 03h）[复位= 80h]

返回用户寄存器表。

位

字段

类型

复位

说明

DRVOFF_STAT

此位显示DRVOFF 引脚的状态。1b 表示该引脚状态为高电平。

N/A

ACTIVE

N/A

6、5

不可用

3、2、1

1b 表示器件处于运行状态（复制STATUS1 中的位4）

不可用

OLP_CMP

此位是关断状态诊断(OLP) 比较器的输出。

8.6.1.5 命令寄存器（地址= 08h）[复位= 09h]

返回用户寄存器表。

位

字段

CLR_FLT

N/A

类型

读/写

复位

说明

清除故障命令- 写入1b 以清除故障寄存器中报告的所有故障并取消置位nFAULT 引脚

6-5

不可用

写入10b 以解锁SPI_IN 寄存器

4-3

SPI_IN_LOCK

N/A

R/W

01b

写入01b、00b 或11b 以锁定SPI_IN 寄存器

SPI_IN 寄存器默认为锁定。

不可用

写入10b 以锁定CONFIG 寄存器

1-0

REG_LOCK

R/W

01b

写入01b、00b 或11b 以解锁CONFIG 寄存器

CONFIG 寄存器默认为未锁定。

8.6.1.6 SPI_IN 寄存器（地址= 09h）[复位= 0Ch]

返回用户寄存器表。

Submit Document Feedback

Product Folder Links: DRV8145-Q1

DRV8145-Q1

ZHCSRD7 –JANUARY 2023

www.ti.com.cn

位

字段

类型

复位

说明

7-4

N/A

不可用

2-1

S_DRVOFF

N/A

R/W

10b

SPI_IN 未锁定时DRVOFF 引脚的等效寄存器位请参阅寄存器引脚控制一节。

不可用

S_IN

R/W

SPI_IN 未锁定时IN 引脚的等效寄存器位请参阅寄存器引脚控制一节

8.6.1.7 CONFIG1 寄存器（地址= 0Ah）[复位= 10h]

返回用户寄存器表。

位

字段

类型

复位

说明

写入1b 以启用运行状态下的开路负载检测。在独立模式下，始终会针对低侧负载禁用OLA。

请参阅DIAG 一节。

EN_OLA

R/W

确定用于VM 过压诊断的阈值

00b = VM > 35V

01b = VM > 28V

10b = VM > 18V

11b = VMOV 已禁用

6-5

VMOV_SEL

R/W

SSC_DIS

R/W

0b：启用展频时钟功能

OCP_RETRY

TSD_RETRY

写入1b 以将故障反应配置为过流检测时的重试设置，否则故障反应会被锁存

写入1b 以将故障反应配置为过热检测时的重试设置，否则故障反应会被锁存

写入1b 以将故障反应配置为VMOV 检测时的重试设置，否则故障反应会被锁存。

备注

VMOV_RETRY

OLA_RETRY

R/W

对于SPI (P) 型号，此位还控制VM 欠压检测时的故障反应。

写入1b 以将故障反应配置为运行状态下开路负载检测时的重试设置，否则故障反应会被锁存。

8.6.1.8 CONFIG2 寄存器（地址= 0Bh）[复位= 00h]

返回用户寄存器表。

位

字段

类型

复位

说明

SPARE

R/W

无关

6-5

S_DIAG

R/W

负载类型指示- 请参阅DIAG 表

Submit Document Feedback

Product Folder Links: DRV8145-Q1

DRV8145-Q1

ZHCSRD7 –JANUARY 2023

www.ti.com.cn

位

字段

类型

复位

说明

4-3

N/A

不可用

2-0

S_ITRIP

R/W

ITRIP 电平配置- 请参阅ITRIP 表

8.6.1.9 CONFIG3 寄存器（地址= 0Ch）[复位= 40h]

返回用户寄存器表。

位

字段

类型

复位

说明

用于ITRIP 电流调节的TOFF 时间

00b = 20µs

01b = 30µs

10b = 40µs

11b = 50µs

7-6

TOFF

R/W

N/A

不可用

4-2

1-0

S_SR

SPARE

R/W

压摆率配置- 请参阅节8.3.3.1

无关

8.6.1.10 CONFIG4 寄存器（地址= 0Dh）[复位= 04h]

返回用户寄存器表。

位

7-6

字段

TOCP_SEL

N/A

类型

R/W

复位

说明

过流检测配置的滤波时间

00b = 6µs

01b = 3µs

10b = 1.5µs

11b = 最小值(~0.2µs)

不可用

Submit Document Feedback

Product Folder Links: DRV8145-Q1

DRV8145-Q1

ZHCSRD7 –JANUARY 2023

www.ti.com.cn

位

字段

类型

复位

说明

过流检测配置的阈值

00b = 100% 设置

4-3

OCP_SEL

R/W

01b、11b = 50% 设置

10b = 75% 设置

DRVOFF 引脚- 寄存器逻辑组合（SPI_IN 未锁定时）

0b = 或

1b = 与

DRVOFF_SEL

SPARE

R/W

无关

IN 引脚- 寄存器逻辑组合（SPI_IN 未锁定时）

0b = 或

1b = 与

IN_SEL

Submit Document Feedback

Product Folder Links: DRV8145-Q1

DRV8145-Q1

ZHCSRD7 –JANUARY 2023

www.ti.com.cn

9 应用和实施

备注

以下应用部分中的信息不属于 TI 组件规范，TI 不担保其准确性和完整性。TI 的客户应负责确定组件是

否适用于其应用。客户应验证并测试其设计，以确保系统功能正常。

9.1 应用信息

DRV814x-Q1 器件系列可用于需要半桥或 H 桥功率级配置的各种应用。常见的应用示例包括有刷直流电机、电磁

阀和制动器。该器件也可以用于驱动很多常见的无源负载，例如 LED、电阻元件、继电器等。以下应用示例将重

点说明如何在需要 H 桥驱动器的双向电流控制应用以及需要两个半桥驱动器的双重单向电流控制应用中使用该器

件。

9.1.1 负载概要

总结了不同类型电感负载的器件特性的实用性。

表9-1. 负载概要表

配置

器件特性

电流感测

连续

负载

ITRIP 调节

用处不大⁽³⁾

有用的

器件

再循环路径

高侧

压摆率控制

全范围

双向电机或电磁阀⁽¹⁾

带两个DRV814x 的全桥

不连续⁽²⁾

低侧

全范围

单向电机或低侧电磁阀（一侧

连接到GND）

不连续⁽²⁾

DRV814x

低侧

高侧

全范围

有用的

高侧电磁阀（一侧连接到

VM）

不可用，需要外部解决方案

(1) 电磁阀- 可以进行钳位或快速退磁，但钳位电平将取决于VM

(2) 在再循环和OUT 压摆时间（包括t_blank）期间未检测到

(3) SPI 型号- 控制器可以轮询ITRIP_CMP 位以在两个半桥之间进行外部协调

nFAULT

to Controller ADC

IPROPI

SPI (Opt)

Controller I/Os

(can be shared)

Controller I/Os

(can be shared)

Applicable for

DRVOFF

nSLEEP

DRVOFF

DRV814X

Device 2

BDC

solenoid

nSLEEP

Device 1

OUT

LOAD

to Controller I/O

GND

图9-1. 插图展示了采用两个DRV814X-Q1 器件的全桥拓扑

Submit Document Feedback

Product Folder Links: DRV8145-Q1

DRV8145-Q1

ZHCSRD7 –JANUARY 2023

www.ti.com.cn

nFAULT

to Controller ADC

IPROPI

SPI (Opt)

DRVOFF

Controller I/Os

(can be shared)

Applicable for

BDC

DRV814X

solenoid

nSLEEP

OUT

LOAD

to Controller I/O

GND

图9-2. 插图展示了使用DRV814X-Q1 器件驱动低侧负载的半桥拓扑

nFAULT

HS Switch for

clamping

(OPT)

IPROPI

Not useful

to Controller I/O

SPI (Opt)

DRVOFF

Controller I/Os

(can be shared)

DRV814X

nSLEEP

OUT

solenoid

to Controller I/O

GND

图9-3. 插图展示了使用DRV814X-Q1 器件驱动高侧负载的半桥拓扑

9.2 典型应用

下图展示了驱动刷直流电机或任意电感负载的典型应用原理图。这些原理图中展示了几个可选连接，具体如下所

列：

• nSLEEP 引脚

– SPI (S) 型号- 如果不需要休眠功能，可以在应用中将此引脚连接至高电平。

– SPI (P) 型号- 不适用

– HW (H) 型号- 即使不需要休眠功能，引脚控制也是必需的。控制器需要发出复位脉冲（典型值：在唤醒期

间，t_reset（最大值）和t_sleep分钟）之间界定为30μs，以确认唤醒或上电。

• DRVOFF 引脚

– SPI (P) 和SPI (S) 型号- 如果不需要通过引脚关断功能，可将此引脚连接至低电平。可使用等效寄存器

位。

• IN 引脚

– SPI (P) 和SPI (S) 型号- 如果只需要寄存器控制，此引脚可以连接至低电平或保持悬空。

• NC 引脚

Submit Document Feedback

Product Folder Links: DRV8145-Q1

DRV8145-Q1

ZHCSRD7 –JANUARY 2023

www.ti.com.cn

– 所有型号- 此引脚可以保持悬空或连接至低电平。

• OUT 引脚

– 建议在靠近负载的位置为OUT 到GND 的电容器添加PCB 空间，以实现EMC 目的。

• IPROPI 引脚

– 所有型号- 监控此输出是可选项。如果不需要ITRIP 特性和IPROPI 功能，也可以将IPROPI 引脚连接至低

电平。如果需要，建议为小型电容器（10nF 至100nF）添加PCB 空间。

• nFAULT 引脚

– SPI (P) 和SPI (S) 型号- 监控此输出是可选项。可从状态寄存器读取所有诊断信息。

• SPI 输入引脚

– SPI (S) 和SPI (P) 型号- 输入（SDI、nSCS、SCLK）与3.3V/5V 电平兼容。

• SPI SDO 引脚

– SPI (S) 型号- SDO 会跟踪nSLEEP 引脚电压。

– SPI (P) 型号- SDO 会跟踪VDD 引脚电压。若要与3.3V 电平控制器输入连接，建议使用电平移位器或限

流串联电阻。

• CONFIG 引脚

– HW (H) 型号- 如果选择短接至GND 和高阻态电平，则不需要电阻器

• 用于SR、ITRIP、DIAG 引脚的LVL1 和LVL6

9.2.1 HW 型号

V_CC

Reverse Supply

Protected Input

Reverse Supply

Protected Input

VQFN-HR HW

Device 1

VQFN-HR HW

Device 2

VQFN-HR HW

Op onal (5)

ADC

IPROPI

I/O

nSLEEP

VCP

R_IPROPI

C_VCP2

C_VCP1

C_VCP

nSLEEP

DRVOFF

I/O

nSLEEP

DRVOFF

C_VM2

DRVOFF

nFAULT

I/O

V_CC

C_VM1

R_nFAULT

nFAULT

DIAG

I/O

Op onal (5)

ADC

I/O

IPROPI

R_IPROPI

R_nFAULT

V_CC

R_DIAG

DIAG

5,6,8,9

nFAULT

OUT

R_DIAG

5,6,8,9

OUT

LOAD

ITRIP

R_ITRIP

ITRIP

DIAG

ITRIP

R_ITRIP

R_SR

R_DIAG

R_SR

R_ITRIP

R_SR

GND

VM / GND

I/O

GND

I/O

HS / LS load with half bridge

Full bridge with two half-bridge devices

图9-4. 典型应用原理图- 采用VQFN-HR 封装的HW 型号

Submit Document Feedback

Product Folder Links: DRV8145-Q1

DRV8145-Q1

ZHCSRD7 –JANUARY 2023

www.ti.com.cn

9.2.2 SPI 型号

V_CC

Reverse Supply

Protected Input

Reverse Supply

Protected Input

SSOP SPI

Device 1

SSOP SPI

Device 2

SSOP SPI

Op onal (5)

Logic

Supply

ADC

IPROPI

VDD

VCP

R_IPROPI

C_VCP2

C_VCP1

C_VCP

Logic

Supply

Op onal (2)

Op onal (3)

Logic

Supply

VDD

DRVOFF

nFAULT

I/O

DRVOFF

VDD

6,7,8,21,

22,23

6,7,8,21,

22,23

6,7,8,21,

22,23

Op onal (2)

C_VM2

I/O

DRVOFF

nFAULT

SDO

V_CC

C_VM1

R_nFAULT

Op onal (5)

Op onal (6)

ADC

I/O

IPROPI

nFAULT

SDO

R_IPROPI

R_nFAULT

V_CC

SDO

SDI

OUT

GND

OUT

GND

OUT

GND

LOAD

18,19,20,

9,10,11

Op onal (6)

SDI

18,19,20,

9,10,11

18,19,20,

9,10,11

SCLK

nSCS

SCLK

12,13,14,

15,16,17

12,13,14,

15,16,17

nSCS

SDI

I/O

nSCS

12,13,14,

15,16,17

VM / GND

Op onal (3)

Op onal (4)

I/O

SCLK

I/O

HS / LS load with half bridge

Full bridge with two half-bridge devices

图9-5. 典型应用原理图- 采用HTSSOP 封装的SPI (P) 型号

V_CC

Reverse Supply

Protected Input

VQFN-HR SPI

Device 1

VQN-HR SPI

Protected Input

Op onal (1)

Op onal (2)

Op onal (3)

Op onal (5)

ADC

IPROPI

I/O

nSLEEP

VCP

R_IPROPI

C_VCP2

C_VCP1

C_VCP

Op onal (1)

Op onal (2)

DRVOFF

I/O

nSLEEP

DRVOFF

C_VM2

I/O

ADC

I/O

V_CC

C_VM1

R_nFAULT

I/O

nFAULT

SDO

Op onal (5)

Op onal (6)

IPROPI

nFAULT

SDO

R_IPROPI

R_nFAULT

V_CC

5,6,8,9

OUT

GND

LOAD

5,6,8,9

Op onal (6)

SDI

SCLK

nSCS

SDI

I/O

nSCS

VM / GND

Op onal (3)

Op onal (4)

I/O

GND

SCLK

I/O

HS / LS load with half bridge

Full bridge with two half-bridge devices

图9-6. 典型应用原理图- 采用VQFN-HR 封装的SPI (S) 型号

Submit Document Feedback

Product Folder Links: DRV8145-Q1

DRV8145-Q1

ZHCSRD7 –JANUARY 2023

www.ti.com.cn

10 电源相关建议

该器件可在 4.5V 至40V 的输入电压电源 (VM) 范围内正常工作。必须在尽量靠近器件的位置放置一个额定电压为

VM 的0.1µF 陶瓷电容器。另外，必须在VM 引脚上放置一个大小合适的大容量电容器。

10.1 确定大容量电容器的大小

确定大容量电容器的大小是电机驱动系统设计中的重要因素。具有更大的大容量电容器是有益的，但缺点是成本

增加和物理尺寸增大。

所需的局部电容数量取决于多种因素，包括：

• 电机系统所需的最高电流。

• 电源的电容和电源提供电流的能力。

• 电源和电机系统之间的寄生电感量。

• 可接受的电压纹波。

• 使用的电机类型（有刷直流、无刷直流和步进电机）。

• 电机制动方法。

电源和电机驱动系统之间的电感限制了电流随着电源而变化的速率。如果局部大容量电容太小，系统会响应电机

电压变化带来的过大的电流需求或转储。当使用足够大的大容量电容时，电机电压保持稳定，并且可以快速提供

大电流。

数据表提供了建议值，但需要进行系统级测试来确定大小适中的大容量电容器。

Parasitic Wire

Inductance

Motor Drive System

Power Supply

Motor Driver

GND

Local

Bulk Capacitor

IC Bypass

Capacitor

图10-1. 带外部电源的电机驱动系统设置示例

大容量电容器的额定电压应高于工作电压，以在电机将能量传递给电源时提供裕度。

Submit Document Feedback

Product Folder Links: DRV8145-Q1

DRV8145-Q1

ZHCSRD7 –JANUARY 2023

www.ti.com.cn

11 布局

11.1 布局指南

使用额定电压为 VM、推荐值为 0.1 μF 的低 ESR 陶瓷旁路电容器将每个 VM 引脚旁路至接地。这些电容器应尽

可能靠近VM 引脚放置，并通过较宽的引线或接地层连接至器件GND 引脚。

需要额外的大容量电容器来绕过高电流路径。放置此大容量电容器时应做到尽可能缩短任何高电流路径的长度。

连接金属走线应尽可能宽，并具有许多连接 PCB 层的过孔。这些做法最大限度地减少了电感并允许大容量电容器

提供高电流。

将低 ESR 陶瓷电容器放置在 VCP 和 VM 引脚之间。该电容器应为 1µF，额定电压为 6.3V，类型为 X5R 或

X7R。

对于 SPI (P) 器件型号，可以使用一个推荐电容为 0.1µF 的低 ESR 陶瓷 6.3V 旁路电容器将 VDD 引脚旁路至接

地。

11.2 布局示例

下图展示了用于带引线封装器件的 4cm x 4cm x 1.6mm、4 层 PCB 的布局示例。在这 4 层中，在顶部/底部信号

层使用 2 盎司铜，在内部电源层使用 1 盎司铜，热过孔钻孔直径为 0.3mm，镀铜层为 0.025mm，最小过孔间距

为1mm。无引线VQFN-HR 封装也可以采用相同的布局。4cm x 4cm x 1.6mm 的节7.5.14 基于类似的布局。

注意：所示布局示例适用于采用VQFN-HR 封装的DRV814xQ1 器件的全桥拓扑。

图11-1. 布局示例：4cm x 4cm x 1.6mm，4 层PCB

Submit Document Feedback

Product Folder Links: DRV8145-Q1

DRV8145-Q1

ZHCSRD7 –JANUARY 2023

www.ti.com.cn

12 器件和文档支持

12.1 文档支持

12.1.1 相关文档

请参阅如下相关文档：

• 德州仪器(TI)，半桥驱动器结温估算器（基于Excel 的工作表）

• 德州仪器(TI)，计算电机驱动器的功耗应用报告

• 德州仪器(TI)，《电流再循环和衰减模式》应用报告

• 德州仪器(TI)，《PowerPAD™ 速成》应用报告

• 德州仪器(TI)，《PowerPAD™ 热增强型封装》应用报告

• 德州仪器（TI），了解电机驱动器电流额定值应用报告

• 德州仪器(TI)，电机驱动器电路板布局最佳实践应用报告

12.2 接收文档更新通知

若要接收文档更新通知，请浏览ti.com.cn 上的器件产品文件夹。单击右上角的通知我进行注册，即可每周接收产

品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

12.3 社区资源

12.4 商标

所有商标均为其各自所有者的财产。

13 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件的最新可用数据。数据如有变更，恕不另行通知，

且不会对此文档进行修订。如需获取此数据表的浏览器版本，请查阅左侧的导航栏。

13.1 卷带封装信息

REEL DIMENSIONS

TAPE DIMENSIONS

Reel

Diameter

Cavity

A0 Dimension designed to accommodate the component width

B0 Dimension designed to accommodate the component length

K0 Dimension designed to accommodate the component thickness

Overall width of the carrier tape

P1 Pitch between successive cavity centers

Reel Width (W1)

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE

Sprocket Holes

Q1 Q2

Q3 Q4

Q1 Q2

Q3 Q4

User Direction of Feed

Pocket Quadrants

Submit Document Feedback

Product Folder Links: DRV8145-Q1

DRV8145-Q1

ZHCSRD7 –JANUARY 2023

www.ti.com.cn

TAPE AND REEL BOX DIMENSIONS

Width (mm)

Submit Document Feedback

Product Folder Links: DRV8145-Q1

PACKAGE OPTION ADDENDUM

www.ti.com

6-Apr-2023

PACKAGING INFORMATION

Orderable Device

Status Package Type Package Pins Package

Eco Plan

Lead finish/

Ball material

MSL Peak Temp

Op Temp (°C)

Device Marking

Samples

Drawing

Qty

(1)

(2)

(3)

(4/5)

(6)

DRV8145HQRXZRQ1

DRV8145PQPWPRQ1

DRV8145SQRXZRQ1

ACTIVE

VQFN-HR

HTSSOP

VQFN-HR

RXZ

PWP

RXZ

3000 RoHS & Green

2500 RoHS & Green

3000 RoHS & Green

NIPDAU

Level-2-260C-1 YEAR

Level-3-260C-168 HR

Level-2-260C-1 YEAR

-40 to 125

DRV8145H

Samples

NIPDAU

DRV8145P

DRV8145S

⁽¹⁾The marketing status values are defined as follows:

ACTIVE: Product device recommended for new designs.

LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.

NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.

PREVIEW: Device has been announced but is not in production. Samples may or may not be available.

OBSOLETE: TI has discontinued the production of the device.

⁽²⁾RoHS: TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance

do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may

reference these types of products as "Pb-Free".

RoHS Exempt: TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.

Green: TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based

flame retardants must also meet the <=1000ppm threshold requirement.

⁽³⁾MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

⁽⁴⁾There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.

⁽⁵⁾Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuation

of the previous line and the two combined represent the entire Device Marking for that device.

(6)

Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two

lines if the finish value exceeds the maximum column width.

Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information

provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and

continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals.

TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

Addendum-Page 1

PACKAGE OPTION ADDENDUM

www.ti.com

6-Apr-2023

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

Addendum-Page 2

GENERIC PACKAGE VIEW

PWP 28

4.4 x 9.7, 0.65 mm pitch

PowerPAD^TMTSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE

This image is a representation of the package family, actual package may vary.

Refer to the product data sheet for package details.

4224765/B

www.ti.com

PACKAGE OUTLINE

PWP0028R

PowerPAD^TMTSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE

6.6

6.2

TYP

0.1 C

PIN 1 INDEX

AREA

SEATING

PLANE

26X 0.65

9.8

9.6

8.45

NOTE 3

0.30

0.19

28X

4.5

4.3

0.1

C A B

SEE DETAIL A

(0.15) TYP

2X 1.15 MAX

NOTE 5

2X 0.2 MAX

NOTE 5

0.25

GAGE PLANE

1.2 MAX

5.8

4.9

THERMAL

PAD

0.15

0.05

0.75

0.50

0 -8

DETAIL A

TYPICAL

2.53

1.96

4226330/A 10/2020

PowerPAD is a trademark of Texas Instruments.

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing

per ASME Y14.5M.

2. This drawing is subject to change without notice.

3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not

exceed 0.15 mm per side.

4. Reference JEDEC registration MO-153.

5. Features may differ or may not be present.

www.ti.com

EXAMPLE BOARD LAYOUT

PWP0028R

PowerPAD^TMTSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE

(3.4)

NOTE 9

(2.53)

METAL COVERED

BY SOLDER MASK

SYMM

28X (1.5)

28X (0.45)

SEE DETAILS

(R0.05) TYP

(5.8)

(0.6)

26X (0.65)

SYMM

(9.7)

NOTE 9

(1.2) TYP

SOLDER MASK

DEFINED PAD

(

0.2) TYP

VIA

(1.2) TYP

(5.8)

LAND PATTERN EXAMPLE

EXPOSED METAL SHOWN

SCALE: 8X

SOLDER MASK

OPENING

METAL UNDER

SOLDER MASK

OPENING

METAL

EXPOSED METAL

0.05 MAX

ALL AROUND

0.05 MIN

ALL AROUND

NON-SOLDER MASK

DEFINED

SOLDER MASK

DEFINED

15.000

(PREFERRED)

SOLDER MASK DETAILS

4226330/A 10/2020

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.

7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

8. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature

numbers SLMA002 (www.ti.com/lit/slma002) and SLMA004 (www.ti.com/lit/slma004).

9. Size of metal pad may vary due to creepage requirement.

10. Vias are optional depending on application, refer to device data sheet. It is recommended that vias under paste be filled, plugged

or tented.

www.ti.com

EXAMPLE STENCIL DESIGN

PWP0028R

PowerPAD^TMTSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE

(2.53)

BASED ON

0.125 THICK

STENCIL

28X (1.5)

METAL COVERED

BY SOLDER MASK

28X (0.45)

(R0.05) TYP

26X (0.65)

SYMM

(5.8)

BASED ON

0.125 THICK

STENCIL

SYMM

(5.8)

SEE TABLE FOR

DIFFERENT OPENINGS

FOR OTHER STENCIL

THICKNESSES

SOLDER PASTE EXAMPLE

BASED ON 0.125 mm THICK STENCIL

SCALE: 8X

STENCIL

THICKNESS

SOLDER STENCIL

OPENING

0.1

2.83 X 6.48

2.53 X 5.80 (SHOWN)

2.31 X 5.29

0.125

0.15

0.175

2.14 X 4.90

4226330/A 10/2020

NOTES: (continued)

11. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate

design recommendations.

12. Board assembly site may have different recommendations for stencil design.

www.ti.com

PACKAGE OUTLINE

VQFN-HR - 1 mm max height

PLASTIC QUAD FLATPACK- NO LEAD

RXZ0016A

3.6

3.4

PIN 1 INDEX AREA

5.6

5.4

0.100 MIN

(0.130)

SECTION A-A

TYPICAL

1 MAX

0.05

0.00

0.08 C

3.6

3.4

(0.2) TYP

1.15

0.95

(0.15) TYP

8X (0.4) TYP

(0.16)

1.9

0.3

0.2

0.1

12X

C A B

0.05

0.2

1.725

1.525

PKG

0.7

1.375

1.875

2.375

PIN1 ID

0.3

10X

0.2

0.1

C A B

0.05

0.55

0.35

(OPTIONAL)

10X

4226099/C 03/2022

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing

per ASME Y14.5M.

2. This drawing is subject to change without notice.

www.ti.com

EXAMPLE BOARD LAYOUT

VQFN-HR - 1 mm max height

PLASTIC QUAD FLATPACK- NO LEAD

RXZ0016A

10X (0.65)

10X (0.25)

(2.625)

(2.375)

(1.875)

(1.375)

8X (0.4) TYP

8X (0.25)

(R0.05) TYP

(0.7)

(0.000)

PKG

(0.2)

(Ø0.2) TYP VIA

(1)

(0.35) TYP

(1.9)

(2.325)

(1.25)

SOLDER MASK

OPENING

(0.25)

4X (1.825)

METAL UNDER

SOLDER MASK

2X (3.9)

LAND PATTERN EXAMPLE

EXPOSED METAL SHOWN

SCALE: 15X

0.05 MAX

ALL AROUND

0.05 MIN

ALL AROUND

METAL UNDER

SOLDER MASK

METAL

EXPOSED

METAL

EXPOSED

SOLDER MASK

OPENING

SOLDER MASK

OPENING

METAL

NON SOLDER MASK

DEFINED

SOLDER MASK

DEFINED

(PREFERRED)

SOLDER MASK DETAILS

4226099/C 03/2022

NOTES: (continued)

3. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).

4. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown

on this view. It is recommended that vias under paste be filled, plugged or tented.

www.ti.com

EXAMPLE STENCIL DESIGN

VQFN-HR - 1 mm max height

PLASTIC QUAD FLATPACK- NO LEAD

RXZ0016A

10X (0.65)

(2.625)

(2.375)

10X (0.25)

(1.875)

(1.375)

(0.2)

8X (0.4) TYP

8X (0.25)

(R0.05) TYP

(0.7)

2X (1.85)

(0.000)

PKG

(0.2)

4X (1.83)

(1)

(0.35) TYP

(1.9)

(0.2)

(2.625)

4X (0.65)

(0.25)

4X (1.825)

METAL UNDER

SOLDER MASK

2X (3.9)

SOLDER PASTE EXAMPLE

BASED ON 0.1 mm THICK STENCIL

SCALE: 15X

PAD 4: 94%; PAD 7: 88%

4226099/C 03/2022

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate

design recommendations.

www.ti.com

重要声明和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，

不保证没有瑕疵且不做出任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担

保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验

证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的应用。严禁对这些资源进行其他复制或展示。

您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成

本、损失和债务，TI 对此概不负责。

TI 提供的产品受 TI 的销售条款或 ti.com 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改

TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。IMPORTANT NOTICE

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

DRV8145HQRXZRQ1 [TI]

相关型号：

DRV8145PQPWPRQ1

DRV8145SQRXZRQ1

DRV8210

DRV8210DRL

DRV8210DRLR

DRV8210DSG

DRV8210DSGR

DRV8210P

DRV8210PDSG

DRV8210PDSGR

DRV8210_V01

DRV8210_V02