DRV8424PPWPR [TI]
具有集成电流感应功能的 35V、2.5A 双极步进或双路有刷电机驱动器 | PWP | 28 | -40 to 125;型号: | DRV8424PPWPR |
厂家: | TEXAS INSTRUMENTS |
描述: | 具有集成电流感应功能的 35V、2.5A 双极步进或双路有刷电机驱动器 | PWP | 28 | -40 to 125 电机 驱动 驱动器 |
文件: | 总53页 (文件大小:3356K) |
中文: | 中文翻译 | 下载: | 下载PDF数据表文档文件 |
DRV8424E, DRV8425E
ZHCSMN7B –MAY 2020 –REVISED MAY 2022
具有集成电流检测和智能调优技术的DRV8424E/P 和DRV8425E/P 双路H 桥电
机驱动器
– 故障调节输出(nFAULT)]
1 特性
2 应用
• 双路H 桥电机驱动器
• 打印机和扫描仪
• ATM 和工厂自动化
• 办公和家庭自动化
• 工厂自动化和机器人
• 主要家用电器
• 扫地机器人、类人机器人和玩具机器人
– 一个双极步进电机
– 两个双向有刷直流电机
– 四个单向有刷直流电机
• 集成式电流检测功能
– 无需使用检测电阻
– ±5% 满量程电流精度
• 4.5V 至33V 工作电源电压范围
• 多种控制接口选项
3 说明
– 相位/使能(PH/EN)
– PWM (IN/IN)
• 智能调优、快速和混合衰减选项
DRV8424E/P 和 DRV8425E/P 器件是适用于各种工业
应用的双路 H 桥电机驱动器。这些器件可用于驱动两
个直流电机或一个双极步进电机。
• 低RDS(ON)
:
驱动器的输出级包括配置为两个全 H 桥的 N 沟道功率
MOSFET、电荷泵稳压器、电流感测和调节以及保护
电路。集成的电流感测功能采用内部电流镜架构,无需
大功率分流电阻器,可以节省电路板面积并降低系统成
本。提供的低功耗睡眠模式可通过关断大部分内部电路
实现超低静态电流消耗。提供的内部保护特性包括:电
源欠压锁定 (UVLO)、电荷泵欠压 (CPUV) 、输出过流
(OCP) 和器件过热(OTSD) 保护。
– DRV8424E/P:24V、25°C 时为330mΩHS +
LS
– DRV8425E/P:24V、25°C 时为550mΩHS +
LS
• 每个电桥都具有高电流容量
– DRV8424E/P:4A 峰值(有刷)、2.5A 满量程
(步进)
– DRV8425E/P:3.2A 峰值(有刷)、2A 满量程
(步进)
DRV8424E/P 能够驱动满量程电流高达 2.5A 的步进电
机或峰值电流达4A 的有刷电机;DRV8425E/P 能够驱
动满量程电流高达 2A 的步进电机或峰值电流高达
3.2A 的有刷电机(取决于设计)。
与以下器件引脚对引脚兼容:
– DRV8426E/P:33V,900mΩHS + LS
– DRV8436E/P:48V,900mΩHS + LS
– DRV8434E/P:48V,330mΩHS + LS
• 可配置关断时间PWM 斩波
器件信息(1)
封装尺寸(标称值)
器件型号
封装
DRV8424EPWPR
DRV8424ERGER
DRV8425EPWPR
DRV8425ERGER
DRV8424PPWPR
DRV8424PRGER
DRV8425PPWPR
DRV8425PRGER
HTSSOP (28)
VQFN (24)
9.7mm x 4.4mm
4.0mm x 4.0mm
9.7mm x 4.4mm
4.0mm x 4.0mm
9.7mm x 4.4mm
4.0mm x 4.0mm
9.7mm x 4.4mm
4.0mm x 4.0mm
– 7、16、24 或32μs
• 支持1.8V、3.3V、5.0V 逻辑输入
• 低电流睡眠模式(2µA)
• 适用于低电磁干扰(EMI) 的展频时钟
• 有刷直流应用中的浪涌电流限制
• 小型封装和外形尺寸
• 保护特性
HTSSOP (28)
VQFN (24)
HTSSOP (28)
VQFN (24)
HTSSOP (28)
VQFN (24)
– VM 欠压锁定(UVLO)
– 电荷泵欠压(CPUV)
– 过流保护(OCP)
(1) 如需了解所有可用封装,请参阅数据表末尾的可订购产品附
录。
– 热关断(OTSD)
本文档旨在为方便起见,提供有关TI 产品中文版本的信息,以确认产品的概要。有关适用的官方英文版本的最新信息,请访问
www.ti.com,其内容始终优先。TI 不保证翻译的准确性和有效性。在实际设计之前,请务必参考最新版本的英文版本。
English Data Sheet: SLOSE60
DRV8424E, DRV8425E
ZHCSMN7B –MAY 2020 –REVISED MAY 2022
www.ti.com.cn
DRV8424E 简化版原理图
DRV8424P 简化版原理图
Copyright © 2023 Texas Instruments Incorporated
2
Submit Document Feedback
Product Folder Links: DRV8424E DRV8425E
DRV8424E, DRV8425E
ZHCSMN7B –MAY 2020 –REVISED MAY 2022
www.ti.com.cn
内容
1 特性................................................................................... 1
2 应用................................................................................... 1
3 说明................................................................................... 1
4 修订历史记录.....................................................................3
5 引脚配置和功能................................................................. 4
引脚功能............................................................................5
6 规格................................................................................... 7
6.1 绝对最大额定值...........................................................7
6.2 ESD 等级.................................................................... 7
6.3 建议运行条件.............................................................. 8
6.4 热性能信息..................................................................8
6.5 电气特性......................................................................9
6.6 典型特性....................................................................10
7 详细说明.......................................................................... 13
7.1 概述...........................................................................13
7.2 功能方框图................................................................14
7.3 特性说明....................................................................16
7.4 器件功能模式............................................................ 27
8 应用和实施.......................................................................29
8.1 应用信息....................................................................29
8.2 典型应用....................................................................29
8.3 备选应用....................................................................34
9 电源相关建议...................................................................36
9.1 大容量电容................................................................36
10 布局............................................................................... 37
10.1 布局指南..................................................................37
10.2 布局示例..................................................................37
11 器件和文档支持..............................................................39
11.1 文档支持..................................................................39
11.2 相关链接..................................................................39
11.3 接收文档更新通知................................................... 39
11.4 社区资源..................................................................39
11.5 商标.........................................................................39
12 机械、封装和可订购信息...............................................40
4 修订历史记录
注:以前版本的页码可能与当前版本的页码不同
Changes from Revision A (October 2020) to Revision B (May 2022)
Page
• 更新了HTSSOP 和QFN 布局示例。...............................................................................................................37
Page
Changes from Revision * (2020 年5 月) to Revision A (2020 年10 月)
• 将器件状态更改为“量产数据”......................................................................................................................... 1
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
3
Product Folder Links: DRV8424E DRV8425E
DRV8424E, DRV8425E
ZHCSMN7B –MAY 2020 –REVISED MAY 2022
www.ti.com.cn
5 引脚配置和功能
图5-1. PWP PowerPAD™ 封装28 引脚HTSSOP 俯视图(DRV8424E 和DRV8425E)
图5-2. RGE 封装24 引脚VQFN(带有外露散热焊盘) 俯视图(DRV8424E 和DRV8425E)
图5-3. PWP PowerPAD™ 封装28 引脚HTSSOP 俯视图(DRV8424P 和DRV8425P)
Copyright © 2023 Texas Instruments Incorporated
4
Submit Document Feedback
Product Folder Links: DRV8424E DRV8425E
DRV8424E, DRV8425E
ZHCSMN7B –MAY 2020 –REVISED MAY 2022
www.ti.com.cn
图5-4. RGE 封装24 引脚VQFN(带有外露散热焊盘) 俯视图(DRV8424P 和DRV8425P)
引脚功能
引脚
PWP
DRV8424E、
RGE
DRV8424E、
类型
说明
名称
DRV8424P、
DRV8424P、
DRV8425E
DRV8425P
DRV8425E
DRV8425P
衰减模式设置引脚。设置电桥A 的衰减
模式;四电平引脚。
ADECAY
AEN
21
21
16
16
I
I
I
I
电桥A 使能输入。逻辑高电平启用电桥
A;逻辑低电平禁用电桥,高阻态。
25
—
—
20
—
—
—
25
24
—
20
19
电桥A PWM 输入。逻辑控制H 桥A 的
状态;内部下拉。
AIN1
电桥B PWM 输入。逻辑控制H 桥B 的
状态;内部下拉。
AIN2
AOUT1
AOUT2
3
4
3
4
O
O
4、5
6、7
4、5
6、7
绕组A 输出。连接到电机绕组。
绕组A 输出。连接到电机绕组。
电桥A 相位输入。逻辑高电平驱动电流
从AOUT1 流向AOUT2。
APH
24
18
20
23
19
13
15
18
I
I
I
I
I
I
—
18
20
—
13
15
基准电压输入。该引脚上的电压将设置
H 桥A 中的满量程斩波电流。
VREFA
BDECAY
BEN
衰减模式设置引脚。设置电桥B 的衰减
模式;四电平引脚。
电桥B 使能输入。逻辑高电平启用电桥
B;逻辑低电平禁用电桥,高阻态。
—
23
22
—
18
17
电桥B PWM 输入。逻辑控制H 桥B 的
状态;内部下拉。
BIN1
—
—
—
—
电桥B PWM 输入。逻辑控制H 桥B 的
状态;内部下拉。
BIN2
BOUT1
BOUT2
6
5
6
5
O
O
10、11
10、11
绕组B 输出。连接到电机绕组。
绕组B 输出。连接到电机绕组。
8, 9
8, 9
电桥B 相位输入。逻辑高电平驱动电流
从BOUT1 流向BOUT2。
BPH
22
17
17
12
I
I
—
—
基准电压输入。该引脚上的电压将设置
H 桥B 中的满量程斩波电流。
VREFB
17
12
CPH
CPL
GND
28
27
14
28
27
14
23
22
9
23
22
9
电荷泵开关节点。在CPH 到CPL 之间
连接一个额定电压为VM 的X7R
0.022μF 陶瓷电容器。
PWR
PWR
器件接地。连接到系统接地。
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
5
Product Folder Links: DRV8424E DRV8425E
DRV8424E, DRV8425E
ZHCSMN7B –MAY 2020 –REVISED MAY 2022
www.ti.com.cn
引脚
PWP
DRV8424E、
RGE
DRV8424E、
类型
说明
名称
DRV8424P、
DRV8424P、
DRV8425E
DRV8425P
DRV8425E
DRV8425P
设置电流斩波期间的衰减模式关断时
间;四电平引脚。还将设置智能调优纹
波控制模式中的纹波电流。
TOFF
19
19
14
14
I
逻辑电源电压。通过电容为0.47μF 至
1μF、额定电压为6.3V 或10V 的X7R
陶瓷电容器连接至GND。
DVDD
VCP
15
1
15
1
10
24
10
24
PWR
O
电荷泵输出。通过一个X7R 0.22μF
16V 陶瓷电容器连接至VM。
电源。连接到电机电源电压,并通过两
个0.01μF 陶瓷电容器(每个引脚一
个)和一个额定电压为VM 的大容量电
容器旁路到PGND。
VM
PWR
2、13
2、13
1、8
1、8
PGND
PWR
O
3、12
3、12
2、7
2、7
电源接地。连接到系统接地。
故障指示。故障状态下拉低逻辑低电
平;开漏输出需要外部上拉电阻。
nFAULT
16
16
11
11
休眠模式输入。逻辑高电平用于启用器
件;逻辑低电平用于进入低功耗休眠模
式;内部下拉电阻。nSLEEP 低电平脉
冲将清除故障。
nSLEEP
PAD
26
-
26
-
21
-
21
-
I
-
散热焊盘。连接到系统接地。
Copyright © 2023 Texas Instruments Incorporated
6
Submit Document Feedback
Product Folder Links: DRV8424E DRV8425E
DRV8424E, DRV8425E
ZHCSMN7B –MAY 2020 –REVISED MAY 2022
www.ti.com.cn
6 规格
6.1 绝对最大额定值
在自然通风条件下的工作温度范围内,且电压以GND 为基准(除非另有说明)
最小值
–0.3
–0.3
–0.3
–0.3
-0.3
最大值
单位
35
V
电源电压(VM)
VVM + 7
VVM
V
V
V
V
电荷泵电压(VCP、CPH)
电荷泵负开关引脚(CPL)
nSLEEP 引脚电压(nSLEEP)
内部稳压器电压(DVDD)
VVM
5.75
控制引脚电压(APH、AEN、BPH、BEN、AIN1、AIN2、BIN1、BIN2、nFAULT、
ADECAY、BDECAY、TOFF)
-0.3
5.75
V
0
10
mA
V
开漏输出电流(nFAULT)
-0.3
–1
–3
5.75
基准输入引脚电压(VREFA、VREFB)
连续相节点引脚电压(AOUT1、AOUT2、BOUT1、BOUT2)
瞬态100ns 相节点引脚电压(AOUT1、AOUT2、BOUT1、BOUT2)
峰值驱动电流(AOUT1、AOUT2、BOUT1、BOUT2)
工作环境温度,TA
VVM + 1
VVM + 3
V
V
A
受内部限制
-40
-40
-65
125
150
150
°C
°C
°C
运行结温,TJ
贮存温度,Tstg
应力超出绝对最大额定值下所列的值可能会对器件造成永久损坏。这些列出的值仅仅是应力额定值,这并不表示
器件在这些条件下以及在建议运行条件以外的任何其他条件下能够正常运行。长时间处于绝对最大额定条件下可
能会影响器件的可靠性。
6.2 ESD 等级
值
单位
±2000
人体放电模型(HBM),符合ANSI/ESDA/JEDEC JS-001
充电器件模型(CDM),符合JEDEC 规范JESD22-C101
PWP 转角引脚(1、14、
15 和28)
V(ESD)
V
±750
±500
静电放电
其他引脚
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
7
Product Folder Links: DRV8424E DRV8425E
DRV8424E, DRV8425E
ZHCSMN7B –MAY 2020 –REVISED MAY 2022
www.ti.com.cn
6.3 建议运行条件
在自然通风条件下的工作温度范围内测得(除非另有说明)
最小值
4.5
最大值
33
单位
V
VVM
VI
可确保正常(直流)运行的电源电压范围
0
5.5
V
逻辑电平输入电压
VREF
VREF
0.05
3.3
V
基准均方根电压范围(VREFA、VREFB)(DRV8424E、DRV8424P)
基准均方根电压范围(VREFA、VREFB)(DRV8425E、DRV8425P)
0.05
0
2.64
100
V
kHz
ƒPWM
施加的PWM 信号(APH、AEN、BPH、BEN、AIN1、AIN2、BIN1、
BIN2)
IFS
IFS
Irms
Irms
TA
0
0
2.5
2
A
A
电机满量程电流(xOUTx)(DRV8424E、DRV8424P)
电机满量程电流(xOUTx)(DRV8425E、DRV8425P)
电机均方根电流(xOUTx)(DRV8424E、DRV8424P)
电机均方根电流(xOUTx)(DRV8425E、DRV8425P)
工作环境温度
0
1.8
1.4
125
150
A
0
A
-40
-40
°C
°C
TJ
工作结温
6.4 热性能信息
PWP (HTSSOP)
RGE (VQFN)
热指标
单位
28 引脚
31.0
25.2
10.8
0.4
24 引脚
40.7
31.8
17.7
0.6
RθJA
°C/W
°C/W
°C/W
°C/W
°C/W
°C/W
结至环境热阻
RθJC(top)
结至外壳(顶部)热阻
结至电路板热阻
RθJB
ψJT
结至顶部特征参数
结至电路板特征参数
结至外壳(底部)热阻
10.7
3.3
17.7
4.7
ψJB
RθJC(bot)
Copyright © 2023 Texas Instruments Incorporated
8
Submit Document Feedback
Product Folder Links: DRV8424E DRV8425E
DRV8424E, DRV8425E
ZHCSMN7B –MAY 2020 –REVISED MAY 2022
www.ti.com.cn
6.5 电气特性
典型值都是在TA = 25°C 且VVM = 24V 条件下的值。除非另有说明,否则所有限值都是在推荐工作条件下的限值。
参数
测试条件
最小值
典型值
最大值
单位
电源电压(VM、DVDD)
IVM
5
2
6.5
4
mA
μA
μs
μs
ms
ms
V
VM 工作电源电流
VM 休眠模式电源电流
休眠时间
nSLEEP = 1,无电机负载
nSLEEP = 0
IVMQ
tSLEEP
tRESET
tWAKE
tON
120
20
nSLEEP = 0 至休眠模式
nSLEEP 低电平至清除故障
nSLEEP = 1 至输出转换
VM > UVLO 至输出转换
无外部负载,6V < VVM < 33V
无外部负载,VVM = 4.5V
40
1.2
nSLEEP 复位脉冲
唤醒时间
0.8
0.8
5
1.2
开通时间
4.75
4.2
5.25
VDVDD
内部稳压器电压
4.35
V
电荷泵(VCP、CPH、CPL)
VVCP
f(VCP)
6V < V{25}VM{26} < 33V
VVM + 5
360
V
VCP 工作电压
VVM > UVLO;nSLEEP = 1
kHz
电荷泵开关频率
逻辑电平输入(APH、AEN、BPH、BEN、AIN1、AIN2、BIN1、BIN2、nSLEEP)
VIL
VIH
VHYS
IIL
0
0.6
5.5
V
输入逻辑低电平电压
输入逻辑高电平电压
输入逻辑迟滞
1.5
V
150
800
mV
μA
μA
ns
VIN = 0V
-1
1
输入逻辑低电平电流
输入逻辑高电平电流
传播延迟
IIH
VIN = 5V
100
tPD
从xPH、xEN、xINx 输入到电流改变
四电平输入(ADECAY、BDECAY、TOFF)
VI1
0
1
0.6
1.4
2.2
5.5
V
V
连接至GND
输入逻辑低电平电压
VI2
1.25
2
330kΩ ± 5% 至GND
高阻抗(>500kΩ 至GND)
连接至DVDD
VI3
1.8
2.7
V
输入高阻抗电压
VI4
V
输入逻辑高电平电压
IO
10
μA
输出上拉电流
控制输出(nFAULT)
VOL
IOH
IO = 5mA
0.5
1
V
输出逻辑低电平电压
-1
μA
输出逻辑高电平泄漏电流
电机驱动器输出(AOUT1、AOUT2、BOUT1、BOUT2)
TJ = 25°C、IO = -1A
165
250
280
165
250
280
275
410
460
275
410
460
200
300
350
200
300
350
330
500
580
330
500
580
mΩ
mΩ
mΩ
mΩ
mΩ
mΩ
mΩ
mΩ
mΩ
mΩ
mΩ
mΩ
高侧FET 导通电阻
RDS(ONH)
RDS(ONL)
RDS(ONH)
RDS(ONL)
TJ = 125°C、IO = -1A
TJ = 150°C、IO = -1A
TJ = 25°C、IO = 1A
TJ = 125°C、IO = 1A
TJ = 150°C、IO = 1A
TJ = 25°C、IO = -1A
TJ = 125°C、IO = -1A
TJ = 150°C、IO = -1A
TJ = 25°C、IO = 1A
TJ = 125°C、IO = 1A
TJ = 150°C、IO = 1A
(DRV8424E、DRV8424P)
低侧FET 导通电阻
(DRV8424E、DRV8424
高侧FET 导通电阻
(DRV8425E、DRV8425P)
低侧FET 导通电阻
(DRV8425E、DRV8425P)
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
9
Product Folder Links: DRV8424E DRV8425E
DRV8424E, DRV8425E
ZHCSMN7B –MAY 2020 –REVISED MAY 2022
www.ti.com.cn
典型值都是在TA = 25°C 且VVM = 24V 条件下的值。除非另有说明,否则所有限值都是在推荐工作条件下的限值。
参数
测试条件
最小值
典型值
最大值
单位
VM = 24V,IO = 1A,介于10% 和90%
之间
tSR
240
V/µs
输出压摆率
PWM 电流控制(VREFA、VREFB)
KV
VREF = 3.3V
1.254
1.32
1.386
8.25
V/A
跨阻增益
IVREF
VREF = 3.3V
VREF 泄漏电流
μA
TOFF = 0
7
16
24
32
TOFF = 1
tOFF
PWM 关断时间
μs
TOFF = Hi-Z
TOFF = 330kΩ至GND
IO = 2.5A,10% 至20% 电流设置
12
7
–8
–7
-5
%
%
ΔITRIP
IO = 2.5A,20% 至40% 电流设置
IO = 2.5A,40% 至100% 电流设置
IO = 2.5A
电流跳变精度
5
IO,CH
-2.5
2.5
AOUT 和BOUT 电流匹配
保护电路
4.1
4.2
4.25
4.35
4.35
4.45
VM 下降,UVLO 下降
VM 上升,UVLO 上升
上升至下降阈值
VUVLO
V
VM UVLO 锁定
VUVLO,HYS
VCPUV
100
mV
V
欠压迟滞
VVM + 2
VCP 下降
电荷泵欠压
过流保护(DRV8424E、
DRV8424P)
IOCP
IOCP
4
A
A
流经任何FET 的电流
流经任何FET 的电流
过流保护(DRV8425E、
DRV8425P)
3.2
tOCP
1.8
165
20
μs
°C
过流抗尖峰时间
热关断
TOTSD
150
180
内核温度TJ
内核温度TJ
THYS_OTSD
°C
热关断迟滞
6.6 典型特性
图6-2. 睡眠电流与温度间的关系
图6-1. 睡眠电流与电源电压间的关系
Copyright © 2023 Texas Instruments Incorporated
10
Submit Document Feedback
Product Folder Links: DRV8424E DRV8425E
DRV8424E, DRV8425E
ZHCSMN7B –MAY 2020 –REVISED MAY 2022
www.ti.com.cn
图6-4. 工作电流与温度间的关系
图6-3. 工作电流与电源电压间的关系
图6-6. 低侧RDS(ON) 与温度间的关系
图6-5. 低侧RDS(ON) 与电源电压间的关系
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
11
Product Folder Links: DRV8424E DRV8425E
DRV8424E, DRV8425E
ZHCSMN7B –MAY 2020 –REVISED MAY 2022
www.ti.com.cn
图6-8. 高侧RDS(ON) 与温度间的关系
图6-7. 高侧RDS(ON) 与电源电压间的关系
Copyright © 2023 Texas Instruments Incorporated
12
Submit Document Feedback
Product Folder Links: DRV8424E DRV8425E
DRV8424E, DRV8425E
ZHCSMN7B –MAY 2020 –REVISED MAY 2022
www.ti.com.cn
7 详细说明
7.1 概述
DRV8424E/P 和DRV8425E/P 是用于双极步进电机或双路有刷直流电机的集成电机驱动器解决方案。这些器件集
成了两个 N 沟道功率 MOSFET H 桥、集成电流感应和调节电路。DRV8424E/P 和 DRV8425E/P 可与
DRV8426E/P、DRV8436E/P 和 DRV8434E/P 实现引脚对引脚兼容。DRV8424E/P 和 DRV8425E/P 可以通过
4.5V 至 33V 的电源电压供电。DRV8424E/P 能够提供最高 4A 峰值或 2.5A 满量程的输出电流。DRV8425E/P 能
够提供最高 3.2A 峰值或 2A 满量程的输出电流。实际的满量程和均方根电流取决于环境温度、电源电压和 PCB
热性能。
DRV8424E/P 和DRV8425E/P 器件采用集成式电流感应架构,无需再使用两个外部功率感应电阻器,从而显著节
省布板空间和 BOM 成本,并减少设计工作量和降低功耗。该架构使用电流镜方法和内部功率MOSFET 进行电流
感应,消除了感应电阻器中的功率损耗。通过VREFA 和VREFB 引脚处的电压来调节电流调节设定点。
借助简单的 PH/EN(DRV8424E 和 DRV8425E)或 PWM(DRV8424P 和 DRV8425P)接口,可轻松连接至控
制器电路。
电流调节是高度可配置的,并可以在多种衰减模式下运行。可选择的衰减模式包括智能调优动态衰减、智能调优
纹波控制、混合或快速衰减。可以将PWM 关断时间tOFF 调节为7、16、24 或32μs。
系统包括一个低功耗睡眠模式,以便在不驱动电机时省电。
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
13
Product Folder Links: DRV8424E DRV8425E
DRV8424E, DRV8425E
ZHCSMN7B –MAY 2020 –REVISED MAY 2022
www.ti.com.cn
7.2 功能方框图
图7-1. DRV8424E、DRV8425E 方框图
Copyright © 2023 Texas Instruments Incorporated
14
Submit Document Feedback
Product Folder Links: DRV8424E DRV8425E
DRV8424E, DRV8425E
ZHCSMN7B –MAY 2020 –REVISED MAY 2022
www.ti.com.cn
图7-2. DRV8424P、DRV8425P 方框图
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
15
Product Folder Links: DRV8424E DRV8425E
DRV8424E, DRV8425E
ZHCSMN7B –MAY 2020 –REVISED MAY 2022
www.ti.com.cn
7.3 特性说明
下表显示了驱动器外部组件的建议值。
图7-3. 连接到VREF 引脚的电阻分压器
表7-1. 外部组件
组件
CVM1
引脚1
VM
引脚2
推荐
两个额定电压为VM 的X7R 0.01µF 陶瓷电容器
额定电压为VM 的大容量电容器
PGND
PGND
VM
CVM2
VM
CVCP
VCP
X7R 0.22µF 16V 陶瓷电容器
CSW
CPH
CPL
额定电压为VM 的X7R 0.022µF 陶瓷电容器
额定电压为6.3V 或10V 的X7R 0.47µF 至1µF 陶瓷电容器
>4.7kΩ 电阻器
CDVDD
DVDD
VCC
GND
RnFAULT
RREF1
nFAULT
VCC
VREFx
VREFx
用于限制斩波电流的电阻器。建议RREF1 和RREF2 的并联电阻值应低于
50kΩ。
GND
RREF2(可选)
Copyright © 2023 Texas Instruments Incorporated
16
Submit Document Feedback
Product Folder Links: DRV8424E DRV8425E
DRV8424E, DRV8425E
ZHCSMN7B –MAY 2020 –REVISED MAY 2022
www.ti.com.cn
7.3.1 PWM 电机驱动器
这些器件包含两个全 H 桥的驱动器。{1}{3} 显示了该电路的方框图。GUID-12F0BB58-EA0F-4626-ACF8-
DC71C4891B6D#GUID-12F0BB58-EA0F-4626-ACF8-DC71C4891B6D/SLVSD193232
图7-4. PWM 电机驱动器方框图
7.3.2 电桥控制
使用 PH/EN 接口来控制 DRV8424E 和 DRV8425E。表 7-2 提供了全 H 桥状态。请注意,该表未考虑
DRV8424E 和DRV8425E 的内置电流控制。正电流是指从xOUT1 流向xOUT2 的电流。
表7-2. DRV8424E 和DRV8425E (PH/EN) 控制接口
nSLEEP
xEN
xPH
xOUT1
xOUT2
说明
0
1
1
1
X
0
1
1
X
X
0
1
睡眠模式;H 桥禁用,高阻态
H 桥禁用,高阻态
高阻态
高阻态
高阻态
高阻态
L
H
L
反向(xOUT2 到xOUT1 的电流)
正向(xOUT1 到xOUT2 的电流)
H
使用 PWM 接口来控制 DRV8424P 和 DRV8425P。表 7-3 提供了全 H 桥状态。请注意,该表未考虑 DRV8424P
和DRV8425P 的内置电流控制。正电流是指从xOUT1 流向xOUT2 的电流。
表7-3. DRV8424P 和DRV8425P (PWM) 控制接口
nSLEEP
xIN1
xIN2
xOUT1
xOUT2
说明
0
1
1
1
1
X
0
0
1
1
X
0
1
0
1
睡眠模式;H 桥禁用,高阻态
制动;低侧慢速衰减
高阻态
高阻态
L
L
L
H
L
反向(xOUT2 到xOUT1 的电流)
正向(xOUT1 到xOUT2 的电流)
制动;高侧慢速衰减
H
H
H
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
17
Product Folder Links: DRV8424E DRV8425E
DRV8424E, DRV8425E
ZHCSMN7B –MAY 2020 –REVISED MAY 2022
www.ti.com.cn
7.3.3 电流调节
流经电机绕组的电流由一个可调节关断时间的 PWM 电流调节电路进行调节。当 H 桥被启用时,通过绕组的电流
以一定的速率上升,该速率取决于直流电压、绕组电感和存在的反电动势大小。当电流达到电流调节阈值时,电
桥将进入衰减模式以减小电流,该模式的持续时间取决于 TOFF 引脚设置。关断时间结束后,将重新启用电桥,
开始另一个PWM 循环。
表7-4. 关断时间设置
TOFF
关断时间tOFF
0
1
7µs
16µs
24µs
高阻态
330kΩ 至
GND
32µs
除智能调优纹波控制模式外,TOFF 引脚将配置所有衰减模式的 PWM 关断时间。该器件支持动态更改关断时
间。在更改关断时间设置后,新的关断时间设置将在10µs 的抗尖峰脉冲时间之后生效。
调节电流阈值由比较器设置,该比较器监测与低侧功率 MOSFET 并联的电流检测 MOSFET 两端的电压。为了生
成该比较器的基准电压,VREFx 输入的衰减系数应为Kv。
您可以使用以下公式计算电流调节阈值(IREG):IREG (A) = VREFx (V)/KV (V/A) = VREFx (V)/1.32 (V/A)。
Copyright © 2023 Texas Instruments Incorporated
18
Submit Document Feedback
Product Folder Links: DRV8424E DRV8425E
DRV8424E, DRV8425E
ZHCSMN7B –MAY 2020 –REVISED MAY 2022
www.ti.com.cn
7.3.4 衰减模式
在 PWM 电流斩波期间,将启用 H 桥以驱动电流流过电机绕组,直至达到 PWM 电流调节阈值。图 7-5 的项目 1
中展示了这种情况。
达到电流阈值后,H 桥可在两种不同的状态下运行:快速衰减或慢速衰减。在快速衰减模式下,一旦达到相应电
流电平,H 桥便会进行状态逆转,使绕组电流反向流动。图 7-5 的项目 2 中展示了快速衰减模式。在慢速衰减模
式下,通过启用该电桥的两个低侧FET 来实现绕组电流的再循环。图7-5 的项目3 中展示了这种情况。
图7-5. 衰减模式
通过设置四电平ADECAY 和BDECAY 引脚来选择衰减模式,如表7-5 所示。
表7-5. 衰减模式设置
xDECAY
衰减模式
0
1
智能调优动态衰减
智能调优纹波控制
混合衰减快30%
快速衰减
高阻态
330k 至GND
ADECAY 引脚设置 H 桥A 的衰减模式(AOUT1、AOUT2),BDECAY 引脚设置 H 桥B 的衰减模式(BOUT1、
BOUT2)。
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
19
Product Folder Links: DRV8424E DRV8425E
DRV8424E, DRV8425E
ZHCSMN7B –MAY 2020 –REVISED MAY 2022
www.ti.com.cn
7.3.4.1 混合衰减
ITRIP
tOFF
tBLANK
tOFF
tBLANK
tDRIVE
tDRIVE
tDRIVE
ITRIP
tBLANK
tDRIVE
tFAST
tBLANK
tDRIVE
tFAST
tOFF
tOFF
图7-6. 混合衰减模式
混合衰减模式下,开始的一段时间(tOFF 的30%)内为快速衰减,然后在tOFF 的剩余时间内慢速衰减。
该模式表现出的纹波比慢速衰减大,但比快速衰减小。在下降电流阶跃时,混合衰减可比慢速衰减更快地稳定到
新的ITRIP 电平。
Copyright © 2023 Texas Instruments Incorporated
20
Submit Document Feedback
Product Folder Links: DRV8424E DRV8425E
DRV8424E, DRV8425E
ZHCSMN7B –MAY 2020 –REVISED MAY 2022
www.ti.com.cn
7.3.4.2 快速衰减
ITRIP
tBLANK
tDRIVE
tOFF
tBLANK
tOFF
tBLANK
tDRIVE
tOFF
tDRIVE
ITRIP
tBLANK
tDRIVE
tOFF
tBLANK
tDRIVE
tOFF
tBLANK
tDRIVE
tOFF
图7-7. 快速/快速衰减模式
在快速衰减期间,H 桥的极性会发生逆转。当电流接近零时,H 桥将关闭,以防止电流反向流动。
在给定的 tOFF 下,快速衰减是电流纹波最高的衰减模式。电流步进下降的过渡时间要比慢速衰减短得多,因为其
电流下降速度比后者快很多。
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
21
Product Folder Links: DRV8424E DRV8425E
DRV8424E, DRV8425E
ZHCSMN7B –MAY 2020 –REVISED MAY 2022
www.ti.com.cn
7.3.4.3 智能调优动态衰减
与传统的固定关断时间电流调节方案相比,智能调优电流调节方案是一种先进的电流调节控制方法。智能调优电
流调节方案有助于步进电机驱动器根据下列运行因素调整衰减方案:
• 电机绕组电阻和电感
• 电机老化效应
• 电机动态转速和负载
• 电机电源电压变化
• 低电流与高电流dI/dt
ITRIP
tBLANK
tDRIVE
tBLANK
tBLANK
tDRIVE
tOFF
tOFF
tDRIVE
ITRIP
tBLANK
tDRIVE
tOFF
tBLANK
tDRIVE
tOFF
tBLANK
tDRIVE
tFAST
tFAST
图7-8. 智能调优动态衰减模式
智能调优动态衰减通过在慢速、混合和快速衰减之间自动配置衰减模式,显著简化了衰减模式选择。在混合衰减
中,智能调优将动态调整总混合衰减时间中快速衰减的百分比。此功能通过自动确定最佳衰减设置来消除电机调
谐,从而产生最低的电机纹波。
衰减模式设置经由每个 PWM 周期进行迭代优化。如果电机电流超过目标跳变电平,则衰减模式在下一个周期变
得更加激进(增加快速衰减百分比)以防止调节损失。如果必须长时间驱动才能达到目标跳变电平,则衰减模式
在下一个周期变得不那么激进(去除快速衰减百分比),从而以更少的纹波实现更高效地运行。在步进下降时,
智能调优动态衰减会自动切换到快速衰减,以便快速进入下一步进。
对于需要实现最小电流纹波但希望在电流调节方案中保持固定频率的应用,智能调优动态衰减是理想选择。
Copyright © 2023 Texas Instruments Incorporated
22
Submit Document Feedback
Product Folder Links: DRV8424E DRV8425E
DRV8424E, DRV8425E
ZHCSMN7B –MAY 2020 –REVISED MAY 2022
www.ti.com.cn
7.3.4.4 智能调优纹波控制
ITRIP
IVALLEY
tBLANK
tDRIVE
tBLANK
tBLANK
tDRIVE
tBLANK
tDRIVE
tOFF
tOFF
tOFF
tDRIVE
ITRIP
IVALLEY
tBLANK
tDRIVE
tOFF
tBLANK
tDRIVE
tOFF
tBLANK
tDRIVE
tOFF
图7-9. 智能调优纹波控制衰减模式
智能调优纹波控制通过在 ITRIP 电平旁设置一个 IVALLEY 电平来进行操作。当电流电平达到 ITRIP 时,驱动器将进入
慢速衰减,直到达到 IVALLEY,而不是直到 tOFF 时间结束。慢速衰减的工作原理类似于模式 1,其中两个低侧
MOSFET 都导通,允许电流再循环。在此模式下,tOFF 根据电流电平和运行条件而变化。
该方法可以更严格地调节电流电平,从而提高电机效率和系统性能。智能调优纹波控制适用于能够承受可变关断
时间调节方案的系统,以在电流调节中实现小电流纹波。
在此衰减模式下,纹波电流等于19mA + 特定微步进级别的ITRIP 的1%。
7.3.4.5 消隐时间
在 H 桥接通电流(驱动阶段开始)后,电流感应比较器将在启用电流感应电路前被忽略一段时间 (tBLANK)。消隐
时间还将设置PWM 的最小驱动时间。消隐时间大约为1µs。
7.3.5 电荷泵
集成了一个电荷泵以提供高侧N 沟道MOSFET 栅极驱动电压。需要在VM 和VCP 引脚之间为电荷泵放置一个电
容作为储能电容。此外,还需要在CPH 和CPL 引脚之间放置一个陶瓷电容作为飞跨电容。
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
23
Product Folder Links: DRV8424E DRV8425E
DRV8424E, DRV8425E
ZHCSMN7B –MAY 2020 –REVISED MAY 2022
www.ti.com.cn
图7-10. 电荷泵方框图
Copyright © 2023 Texas Instruments Incorporated
24
Submit Document Feedback
Product Folder Links: DRV8424E DRV8425E
DRV8424E, DRV8425E
ZHCSMN7B –MAY 2020 –REVISED MAY 2022
www.ti.com.cn
7.3.6 线性稳压器
该器件中集成了一个线性稳压器。DVDD 稳压器可用于提供基准电压。DVDD 最大可提供2mA 的负载。为确保正
常运行,请使用陶瓷电容器将DVDD 引脚旁路至GND。
DVDD 输出的标称值为5V。当DVDD LDO 电流负载超过2mA 时,输出电压会显著下降。
图7-11. 线性稳压器方框图
如果数字输入须一直连接高电平(即 ADECAY、BDECAY 或 TOFF),则宜将输入连接到 DVDD 引脚而不是外
部稳压器。此方法可在未应用 VM 引脚或处于休眠模式时省电:DVDD 稳压器被禁用,电流不会流经输入下拉电
阻器。作为参考,逻辑电平输入的典型下拉电阻为200kΩ。
请勿将nSLEEP 引脚连接至DVDD,否则器件将无法退出睡眠模式。
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
25
Product Folder Links: DRV8424E DRV8425E
DRV8424E, DRV8425E
ZHCSMN7B –MAY 2020 –REVISED MAY 2022
www.ti.com.cn
7.3.7 逻辑和四电平引脚图
图7-12 提供了逻辑电平引脚APH、AEN、BPH、BEN、AIN1、AIN2、BIN1、BIN2 和nSLEEP 的输入结构:
图7-12. 逻辑电平输入引脚图
四电平逻辑引脚TOFF、ADECAY 和BDECAY 具有图7-13 所示的以下结构。
图7-13. 四电平输入引脚图
7.3.8 nFAULT 引脚
nFAULT 引脚具有开漏输出且应上拉至 5V、3.3V 或 1.8V 电源电压。当检测到故障时,nFAULT 引脚将变成逻辑
低电平;上电后,则变成高电平。对于 5V 上拉,nFAULT 引脚可通过一个电阻器连接至 DVDD 引脚。对于 3.3V
或1.8V 上拉,必须使用一个外部电源。
Output
nFAULT
图7-14. nFAULT 引脚
7.3.9 保护电路
这些器件可完全防止电源欠压、电荷泵欠压、输出过流和器件过热事件。
7.3.9.1 VM 欠压锁定(UVLO)
无论 VM 引脚电压何时降至电源电压的 UVLO 阈值电压以下,都会禁用所有输出并将 nFAULT 引脚驱动为低电
平。在这种情况下,电荷泵会禁用。VM 欠压条件消失后,器件将恢复正常运行(电机驱动器运行并释放nFAULT
引脚)。
Copyright © 2023 Texas Instruments Incorporated
26
Submit Document Feedback
Product Folder Links: DRV8424E DRV8425E
DRV8424E, DRV8425E
ZHCSMN7B –MAY 2020 –REVISED MAY 2022
www.ti.com.cn
7.3.9.2 VCP 欠压锁定(CPUV)
无论 VCP 引脚电压何时降至 CPUV 电压以下,都会禁用所有输出并将 nFAULT 引脚驱动为低电平。在这种情况
下,电荷泵将保持有效状态。VCP 欠压条件消失后,器件将恢复正常运行(电机驱动器运行且释放 nFAULT 引
脚)。
7.3.9.3 过流保护(OCP)
每个 FET 上的模拟电流限制电路都将通过移除栅极驱动来限制流经 FET 的电流。如果此电流限制的持续时间超
过 tOCP,则将会禁用相应 H 桥中的 FET 并将 nFAULT 引脚驱动为低电平。在这种情况下,电荷泵将保持有效状
态。一旦OCP 条件消除,器件会在应用nSLEEP 复位脉冲或重新上电后恢复正常运行。
7.3.9.4 热关断(OTSD)
如果内核温度超过热关断限值(TOTSD),则会禁用H 桥中的所有MOSFET 并将nFAULT 引脚驱动为低电平。结温
降至过热阈值限值减去迟滞 (TOTSD – THYS_OTSD) 所得的值以下后,器件会在应用 nSLEEP 复位脉冲或功率循环
后恢复正常运行。
7.3.9.5 故障条件汇总
表7-6. 故障条件汇总
故障
条件
错误报告
H 桥
电荷泵
逻辑
恢复
自动:VM > VUVLO
复位
(VDVDD
3.9V)
VM < VUVLO
nFAULT
<
VM 欠压(UVLO)
禁用
禁用
VCP < VCPUV
IOUT > IOCP
TJ > TTSD
nFAULT
nFAULT
nFAULT
VCP > VCPUV
锁存
VCP 欠压(CPUV)
过流(OCP)
禁用
禁用
禁用
工作
工作
禁用
工作
工作
工作
热关断(OTSD)
锁存
7.4 器件功能模式
7.4.1 睡眠模式(nSLEEP = 0)
该器件的状态通过 nSLEEP 引脚进行管理。当nSLEEP 引脚为低电平时,该器件将进入低功耗睡眠模式。在睡眠
模式下,将会禁用所有内部 MOSFET 和电荷泵。必须在 nSLEEP 引脚上的下降沿之后再过去 tSLEEP 时间后,器
件才能进入睡眠模式。如果 nSLEEP 引脚变为高电平,该器件会自动退出睡眠模式。必须在经过 tWAKE 时间之
后,器件才能针对输入做好准备。
7.4.2 工作模式(nSLEEP = 1)
当 nSLEEP 引脚为高电平且 VM > UVLO 时,器件将进入运行模式。必须在经过 tWAKE 时间之后,器件才能针对
输入做好准备。
7.4.3 nSLEEP 复位脉冲
故障可通过快速 nSLEEP 脉冲清除。该脉冲的宽度必须在 20µs 至 40µs 之间。如果 nSLEEP 在 40µs 至 120µs
的时间内保持低电平,则会清除故障,但器件有可能会关断,也有可能不关断,如时序图中所示。该复位脉冲不
影响电荷泵或其他功能块的状态。
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
27
Product Folder Links: DRV8424E DRV8425E
DRV8424E, DRV8425E
ZHCSMN7B –MAY 2020 –REVISED MAY 2022
www.ti.com.cn
图7-15. nSLEEP 复位脉冲
表7-7. 功能模式汇总
7.4.4 功能模式汇总
下表汇总了所有功能模式。
条件
配置
H 桥
DVDD 稳压器
电荷泵
逻辑
nSLEEP 引脚=
4.5V < VM < 33V
4.5V < VM < 33V
睡眠模式
工作
禁用
工作
禁用
工作
禁用
工作
禁用
工作
0
nSLEEP 引脚=
1
Copyright © 2023 Texas Instruments Incorporated
28
Submit Document Feedback
Product Folder Links: DRV8424E DRV8425E
DRV8424E, DRV8425E
ZHCSMN7B –MAY 2020 –REVISED MAY 2022
www.ti.com.cn
8 应用和实施
备注
以下应用部分的信息不属于TI 组件规范,TI 不担保其准确性和完整性。客户应负责确定 TI 组件是否适
用于其应用。客户应验证并测试其设计,以确保系统功能。
8.1 应用信息
DRV8424E/P 和DRV8425E/P 用于有刷电机或步进电机控制。
8.2 典型应用
在该应用中,此器件被配置为使用 H 桥配置,通过两个外部负载(例如两个有刷直流电机)来驱动双向电流。H
桥极性和占空比通过外部控制器和xEN/xIN1、xPH/xIN2 引脚进行控制。
图8-1. 典型应用原理图
8.2.1 设计要求
表8-1 列出了系统设计的设计输入参数。
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
29
Product Folder Links: DRV8424E DRV8425E
DRV8424E, DRV8425E
ZHCSMN7B –MAY 2020 –REVISED MAY 2022
www.ti.com.cn
表8-1. 设计参数
基准
设计参数
示例值
VM
24V
1.2Ω
电源电压
RL
LL
电机绕组电阻
电机绕组电感
2.3mH
开关频率
fPWM
30kHz
1.5A
I{10}REG{11}
每个电机的稳定电流
8.2.2 详细设计过程
8.2.2.1 电流调节
稳定电流(IREG) 由VREFx 模拟电压进行设置。在启动有刷直流电机时,由于没有反电动势,因此可能会产生很大
的浪涌电流。电流调节可以限制该浪涌电流,并防止在启动时产生高电流。您可以使用以下公式计算稳定电流
(IREG):IREG (A) = VREFx (V)/KV (V/A) = VREFx (V)/1.32 (V/A)。
8.2.2.2 功率损耗和热量计算
此器件的输出电流和功率耗散能力在很大程度上取决于PCB 设计和外部系统状况。本节提供了一些用于计算这些
值的指导。
此器件的总功率损耗 (P{1}TOT{2}) 由三个主要部分组成。这三个组成部分是功率 MOSFET RDS(ON)(导通)损
耗、功率MOSFET 开关损耗和静态电源电流损耗。尽管其他的一些因素可能会造成额外的功率损耗,但与这三个
主要因素相比,其他因素通常并不重要。
PTOT = PCOND + PSW + PQ
可以根据器件 RDS(ON) 和稳定输出电流 (IREG) 计算每个有刷直流电机的 PCOND。假设两个有刷直流电机的 IREG 相
同,
PCOND = 2 x (IREG)2 x (RDS(ONH) + RDS(ONL)
)
需要注意的是,RDS(ON) 与器件的温度密切相关。可以在“典型特性”曲线中找到一条显示了标称RDS(ON) 和温度
的曲线。
PCOND = 2 x (1.5A)2 x (0.165Ω+ 0.165Ω) = 1.485W
可以根据标称电源电压 (VM)、稳定输出电流 (IREG)、开关频率 (fPWM) 以及器件输出上升 (tRISE) 和下降 (tFALL) 时
间规格来计算PSW。
PSW = 2 x (PSW_RISE + PSW_FALL
)
PSW_RISE = 0.5 x VM x IREG x tRISE x fPWM
PSW_FALL = 0.5 x VM x IREG x tFALL x fPWM
PSW_RISE = 0.5 x 24V x 1.5A x 100ns x 30kHz = 0.054W
PSW_FALL = 0.5 x 24V x 1.5A x 100ns x 30kHz = 0.054W
PSW = 2 x (0.054W + 0.054W) = 0.216W
可以根据标称电源电压(VM) 和IVM 电流规格来计算PQ。
PQ = VM x IVM = 24V x 5mA = 0.12W
总功率损耗(PTOT) 是导通损耗、开关损耗和静态功率损耗之和。
PTOT = PCOND + PSW + PQ = 1.485W + 0.216W + 0.12W = 1.821W
如果已知环境温度TA 和总功率损耗(PTOT),则结温(TJ) 的计算公式为:
TJ = TA + (PTOT x RθJA
)
Copyright © 2023 Texas Instruments Incorporated
30
Submit Document Feedback
Product Folder Links: DRV8424E DRV8425E
DRV8424E, DRV8425E
ZHCSMN7B –MAY 2020 –REVISED MAY 2022
www.ti.com.cn
在一个符合 JEDEC 标准的 4 层 PCB 中,采用 HTSSOP 封装时的结至环境热阻 (RθJA) 为 31°C/W,而采用
VQFN 封装时则为40.7°C/W。
假设环境温度为25°C,则HTSSOP 封装的结温为:
TJ = 25°C + (1.821W x 31°C/W) = 81.45°C
VQFN 封装的结温为:
TJ = 25°C + (1.821W x 40.7°C/W) = 99.11°C
应确保器件结温处于指定的工作范围内。
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
31
Product Folder Links: DRV8424E DRV8425E
DRV8424E, DRV8425E
ZHCSMN7B –MAY 2020 –REVISED MAY 2022
www.ti.com.cn
8.2.3 应用曲线
CH3 = VM (10V/div)、CH1 = nFAULT (3V/div)、CH5 = nSLEEP (3V/div)、CH7 = IREG (1.5A/div)
图8-2. 通过nSLEEP 引脚实现器件上电
CH3 = VM (10V/div)、CH1 = nFAULT (3V/div)、CH5 = nSLEEP (3V/div)、CH7 = IREG (1.5A/div)
图8-3. 通过电源电压斜升(VM) 实现器件上电
Copyright © 2023 Texas Instruments Incorporated
32
Submit Document Feedback
Product Folder Links: DRV8424E DRV8425E
DRV8424E, DRV8425E
ZHCSMN7B –MAY 2020 –REVISED MAY 2022
www.ti.com.cn
CH1 = IN1 (3V/div)、CH7 = IREG (0.75A/div)、CH3 = AOUT1 (24V/div)、CH2 = AOUT2 (24V/div)
图8-4. 在进行电流调节的情况下,驱动器全开运行
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
33
Product Folder Links: DRV8424E DRV8425E
DRV8424E, DRV8425E
ZHCSMN7B –MAY 2020 –REVISED MAY 2022
www.ti.com.cn
8.3 备选应用
以下设计过程可用于配置DRV8424E/P 和DRV8425E/P,以驱动步进电机。
图8-5. 备选应用原理图
8.3.1 设计要求
{1}表8-2{5} 提供了系统设计的设计输入参数。
表8-2. 设计参数
设计参数
基准
示例值
VM
24V
电源电压
RL
LL
电机绕组电阻
电机绕组电感
0.93Ω/相
1.9mH/相
1.8°/步进
θstep
nm
电机全步进角
目标微步进级别
1/2 步进
90rpm
2A
目标电机转速
v
目标满量程电流
IFS
Copyright © 2023 Texas Instruments Incorporated
34
Submit Document Feedback
Product Folder Links: DRV8424E DRV8425E
DRV8424E, DRV8425E
ZHCSMN7B –MAY 2020 –REVISED MAY 2022
www.ti.com.cn
8.3.2 详细设计过程
8.3.2.1 电流调节
在步进电机中,满量程电流 (IFS) 是通过任一绕组的最大电流。该电流值取决于 VREFx 电压。VREFx 引脚上允许
的最大电压为3.3V。DVDD 可用于通过电阻分压器提供VREFx。
IFS (A) = VREF (V)/1.32 (V/A)
备注
IFS 电流还必须遵循方程式1,以避免电机饱和。VM 是电机电源电压,RL 是电机绕组电阻。
VM (V)
IFS (A) <
RL (W) + 2 ì RDS(ON) (W)
(1)
8.3.2.2 步进电机转速
接下来,需要考虑驱动波形。要实现正确的转速,应确定输入波形的频率。
如果目标电机转速过高,则电机不会旋转。请确保电机可以支持目标转速。
对于所需的电机转速(v)、微步进级别(nm) 和电机全步进角(θstep),
v (rpm) ì 360 (è / rot)
ƒstep (steps / s) =
qstep (è / step) ìnm (steps / microstep) ì 60 (s / min)
(2)
θstep 的值载于步进电机数据表中或印于电机上。
频率 ƒstep 提供了器件上输入变化的频率。根据{10} 中所述的设计参数,可以计算出 ƒstep 为 600Hz。GUID-
AA0AC066-5B4C-4A32-862D-83BEA96FBA95#GUID-AA0AC066-5B4C-4A32-862D-83BEA96FBA95/
SLVSD391449
8.3.2.3 衰减模式
该器件支持多种不同的衰减模式:快速衰减、混合衰减和智能调优。使用可调节的固定关断时间方案来调节流经
电机绕组的电流。这意味着在任何驱动阶段之后,当电机绕组电流达到电流斩波阈值 (ITRIP) 时,器件会在 TOFF
时间内一直将绕组置于某种衰减模式。TOFF 之后,新的驱动阶段开始。
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
35
Product Folder Links: DRV8424E DRV8425E
DRV8424E, DRV8425E
ZHCSMN7B –MAY 2020 –REVISED MAY 2022
www.ti.com.cn
9 电源相关建议
该器件可在4.5V 至33 V 的输入电压电源(VM) 范围内正常工作。必须在每个VM 引脚处放置一个额定电压为VM
的0.01µF 陶瓷电容器,该电容器要尽可能靠近该器件。此外,VM 上必须放置一个大容量电容。
9.1 大容量电容
配备合适的局部大容量电容是电机驱动系统设计中的重要因素。使用更多的大容量电容通常是有益的,但缺点在
于这会增加成本和物理尺寸。
所需的局部电容数量取决于多种因素,包括:
• 电机系统所需的最高电流
• 电源的电容和拉电流的能力
• 电源和电机系统之间的寄生电感量
• 可接受的电压纹波
• 使用的电机类型(有刷直流、无刷直流、步进电机)
• 电机制动方法
电源和电机驱动系统之间的电感将限制电流可以从电源变化的速率。如果局部大容量电容太小,系统将以电压变
化的方式对电机中的电流不足或过剩电流作出响应。当使用足够多的大容量电容时,电机电压保持稳定,可以快
速提供大电流。
数据表通常会给出建议值,但需要进行系统级测试来确定大小适中的大容量电容。
大容量电容的额定电压应高于工作电压,以在电机将能量传递给电源时提供裕度。
Parasitic Wire
Inductance
Motor Drive System
Power Supply
VM
+
Motor
Driver
+
œ
GND
Local
Bulk Capacitor
IC Bypass
Capacitor
Copyright © 2016, Texas Instruments Incorporated
图9-1. 带外部电源的电机驱动系统示例设置
Copyright © 2023 Texas Instruments Incorporated
36
Submit Document Feedback
Product Folder Links: DRV8424E DRV8425E
DRV8424E, DRV8425E
ZHCSMN7B –MAY 2020 –REVISED MAY 2022
www.ti.com.cn
10 布局
10.1 布局指南
VM 引脚应通过低 ESR 陶瓷旁路电容器旁路至 PGND,该电容器的推荐电容为 0.01µF 且额定电压为 VM。该电
容器应尽可能靠近VM 引脚放置,并通过较宽的走线或接地层与器件PGND 引脚连接。
必须使用额定电压为VM 的大容量电容器将VM 引脚旁路至接地。该组件可以是电解电容器。
必须在CPL 和CPH 引脚之间放置一个低ESR 陶瓷电容器。建议使用一个电容值为0.022µF、额定电压为VM 的
电容器。将此组件尽可能靠近引脚放置。
必须在 VM 和 VCP 引脚之间放置一个低 ESR 陶瓷电容器。建议使用一个电容值为 0.22µF、额定电压为 16V 的
电容器。将此组件尽可能靠近引脚放置。
使用低 ESR 陶瓷电容器将 DVDD 引脚旁路至接地。建议使用一个电容值为0.47µF、额定电压为6.3V 的电容
器。将此旁路电容器尽可能靠近引脚放置。
散热焊盘必须连接到系统接地端。
10.2 布局示例
图10-1. HTSSOP 布局建议
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
37
Product Folder Links: DRV8424E DRV8425E
DRV8424E, DRV8425E
ZHCSMN7B –MAY 2020 –REVISED MAY 2022
www.ti.com.cn
图10-2. QFN 布局建议
Copyright © 2023 Texas Instruments Incorporated
38
Submit Document Feedback
Product Folder Links: DRV8424E DRV8425E
DRV8424E, DRV8425E
ZHCSMN7B –MAY 2020 –REVISED MAY 2022
www.ti.com.cn
11 器件和文档支持
11.1 文档支持
11.1.1 相关文档
请参阅如下相关文档:
• 德州仪器(TI),《PowerPAD™ 热增强型封装》应用报告
• 德州仪器(TI),《PowerPAD™ 速成》应用报告
• 德州仪器(TI),《电流再循环和衰减模式》应用报告
• 德州仪器(TI),《计算电机驱动器的功耗》应用报告
• 德州仪器(TI),《了解电机驱动器电流额定值》应用报告
• 德州仪器(TI),《采用DRV88xx 系列器件的高分辨率微步进驱动器》应用报告
11.2 相关链接
下表列出了快速访问链接。类别包括技术文档、支持和社区资源、工具和软件,以及立即订购快速访问。
表11-1. 相关链接
器件
产品文件夹
点击此处
点击此处
点击此处
点击此处
立即订购
点击此处
点击此处
点击此处
点击此处
技术文档
点击此处
点击此处
点击此处
点击此处
工具和软件
点击此处
点击此处
点击此处
点击此处
支持和社区
点击此处
点击此处
点击此处
点击此处
DRV8424E
DRV8424P
DRV8425E
DRV8425P
11.3 接收文档更新通知
要接收文档更新通知,请导航至 ti.com.cn 上的器件产品文件夹。单击右上角的通知我进行注册,即可每周接收产
品信息更改摘要。有关更改的详细信息,请查看任何已修订文档中包含的修订历史记录。
11.4 社区资源
11.5 商标
所有商标均为其各自所有者的财产。
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
39
Product Folder Links: DRV8424E DRV8425E
DRV8424E, DRV8425E
ZHCSMN7B –MAY 2020 –REVISED MAY 2022
www.ti.com.cn
12 机械、封装和可订购信息
下述页面包含机械、封装和订购信息。这些信息是指定器件可用的最新数据。数据如有变更,恕不另行通知,且
不会对此文档进行修订。有关此数据表的浏览器版本,请查阅左侧的导航栏。
Copyright © 2023 Texas Instruments Incorporated
40
Submit Document Feedback
Product Folder Links: DRV8424E DRV8425E
DRV8424E, DRV8425E
ZHCSMN7B –MAY 2020 –REVISED MAY 2022
www.ti.com.cn
PACKAGE OUTLINE
PowerPADTM TSSOP - 1.2 mm max height
PWP0028M
S
C
A
L
E
2
.
0
0
0
SMALL OUTLINE PACKAGE
C
6.6
6.2
TYP
A
0.1 C
PIN 1 INDEX
AREA
SEATING
PLANE
26X 0.65
28
1
2X
9.8
9.6
8.45
NOTE 3
14
15
0.30
28X
0.19
4.5
4.3
B
0.1
C A B
SEE DETAIL A
(0.15) TYP
2X 0.82 MAX
NOTE 5
14
15
2X 0.825 MAX
NOTE 5
0.25
GAGE PLANE
1.2 MAX
4.05
3.53
THERMAL
PAD
0.15
0.05
0.75
0.50
0 -8
A
20
DETAIL A
TYPICAL
1
28
3.10
2.58
4224480/A 08/2018
PowerPAD is a trademark of Texas Instruments.
NOTES:
1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing
per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not
exceed 0.15 mm per side.
4. Reference JEDEC registration MO-153.
5. Features may differ or may not be present.
www.ti.com
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
41
Product Folder Links: DRV8424E DRV8425E
DRV8424E, DRV8425E
ZHCSMN7B –MAY 2020 –REVISED MAY 2022
www.ti.com.cn
EXAMPLE BOARD LAYOUT
PowerPADTM TSSOP - 1.2 mm max height
PWP0028M
SMALL OUTLINE PACKAGE
(3.4)
NOTE 9
(3.1)
METAL COVERED
BY SOLDER MASK
SYMM
28X (1.5)
1
28X (0.45)
28
SEE DETAILS
(R0.05) TYP
26X (0.65)
SYMM
(4.05)
(0.6)
(9.7)
NOTE 9
SOLDER MASK
DEFINED PAD
(1.2) TYP
(
0.2) TYP
VIA
14
15
(1.2) TYP
(5.8)
LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 8X
SOLDER MASK
OPENING
METAL UNDER
SOLDER MASK
SOLDER MASK
OPENING
METAL
EXPOSED METAL
EXPOSED METAL
0.05 MAX
ALL AROUND
0.05 MIN
ALL AROUND
NON-SOLDER MASK
DEFINED
(PREFERRED)
SOLDER MASK
DEFINED
15.000
SOLDER MASK DETAILS
4224480/A 08/2018
NOTES: (continued)
6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
8. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature
numbers SLMA002 (www.ti.com/lit/slma002) and SLMA004 (www.ti.com/lit/slma004).
9. Size of metal pad may vary due to creepage requirement.
10. Vias are optional depending on application, refer to device data sheet. It is recommended that vias under paste be filled, plugged
or tented.
www.ti.com
Copyright © 2023 Texas Instruments Incorporated
42
Submit Document Feedback
Product Folder Links: DRV8424E DRV8425E
DRV8424E, DRV8425E
ZHCSMN7B –MAY 2020 –REVISED MAY 2022
www.ti.com.cn
EXAMPLE STENCIL DESIGN
PowerPADTM TSSOP - 1.2 mm max height
PWP0028M
SMALL OUTLINE PACKAGE
(3.1)
BASED ON
0.125 THICK
STENCIL
28X (1.5)
METAL COVERED
BY SOLDER MASK
1
28X (0.45)
28
(R0.05) TYP
26X (0.65)
SYMM
(4.05)
BASED ON
0.125 THICK
STENCIL
15
14
SYMM
(5.8)
SEE TABLE FOR
DIFFERENT OPENINGS
FOR OTHER STENCIL
THICKNESSES
SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 8X
STENCIL
THICKNESS
SOLDER STENCIL
OPENING
0.1
3.47 X 4.53
3.10 X 4.05 (SHOWN)
2.83 X 3.70
0.125
0.15
0.175
2.62 X 3.42
4224480/A 08/2018
NOTES: (continued)
11. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate
design recommendations.
12. Board assembly site may have different recommendations for stencil design.
www.ti.com
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
43
Product Folder Links: DRV8424E DRV8425E
PACKAGE OPTION ADDENDUM
www.ti.com
8-Apr-2023
PACKAGING INFORMATION
Orderable Device
Status Package Type Package Pins Package
Eco Plan
Lead finish/
Ball material
MSL Peak Temp
Op Temp (°C)
Device Marking
Samples
Drawing
Qty
(1)
(2)
(3)
(4/5)
(6)
DRV8424EPWPR
DRV8424ERGER
ACTIVE
ACTIVE
HTSSOP
VQFN
PWP
RGE
28
24
2500 RoHS & Green
3000 RoHS & Green
NIPDAU
Level-3-260C-168 HR
Level-1-260C-UNLIM
-40 to 125
-40 to 125
DRV8424E
Samples
Samples
NIPDAU
DRV
8424E
DRV8424PPWPR
DRV8424PRGER
ACTIVE
ACTIVE
HTSSOP
VQFN
PWP
RGE
28
24
2500 RoHS & Green
3000 RoHS & Green
NIPDAU
NIPDAU
Level-3-260C-168 HR
Level-1-260C-UNLIM
-40 to 125
-40 to 125
DRV8424P
Samples
Samples
DRV
8424P
DRV8425EPWPR
DRV8425ERGER
ACTIVE
ACTIVE
HTSSOP
VQFN
PWP
RGE
28
24
2500 RoHS & Green
3000 RoHS & Green
NIPDAU
NIPDAU
Level-3-260C-168 HR
Level-1-260C-UNLIM
-40 to 125
-40 to 125
DRV8425E
Samples
Samples
DRV
8425E
DRV8425PPWPR
DRV8425PRGER
ACTIVE
ACTIVE
HTSSOP
VQFN
PWP
RGE
28
24
2500 RoHS & Green
3000 RoHS & Green
NIPDAU
NIPDAU
Level-3-260C-168 HR
Level-1-260C-UNLIM
-40 to 125
-40 to 125
DRV8425P
Samples
Samples
DRV
8425P
(1) The marketing status values are defined as follows:
ACTIVE: Product device recommended for new designs.
LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.
NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.
PREVIEW: Device has been announced but is not in production. Samples may or may not be available.
OBSOLETE: TI has discontinued the production of the device.
(2) RoHS: TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance
do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may
reference these types of products as "Pb-Free".
RoHS Exempt: TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.
Green: TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based
flame retardants must also meet the <=1000ppm threshold requirement.
(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.
(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.
Addendum-Page 1
PACKAGE OPTION ADDENDUM
www.ti.com
8-Apr-2023
(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuation
of the previous line and the two combined represent the entire Device Marking for that device.
(6)
Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two
lines if the finish value exceeds the maximum column width.
Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information
provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and
continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals.
TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.
In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.
Addendum-Page 2
PACKAGE MATERIALS INFORMATION
www.ti.com
3-Jun-2022
TAPE AND REEL INFORMATION
REEL DIMENSIONS
TAPE DIMENSIONS
K0
P1
W
B0
Reel
Diameter
Cavity
A0
A0 Dimension designed to accommodate the component width
B0 Dimension designed to accommodate the component length
K0 Dimension designed to accommodate the component thickness
Overall width of the carrier tape
W
P1 Pitch between successive cavity centers
Reel Width (W1)
QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE
Sprocket Holes
Q1 Q2
Q3 Q4
Q1 Q2
Q3 Q4
User Direction of Feed
Pocket Quadrants
*All dimensions are nominal
Device
Package Package Pins
Type Drawing
SPQ
Reel
Reel
A0
B0
K0
P1
W
Pin1
Diameter Width (mm) (mm) (mm) (mm) (mm) Quadrant
(mm) W1 (mm)
DRV8424EPWPR
DRV8424ERGER
DRV8424PPWPR
DRV8424PRGER
DRV8425EPWPR
DRV8425ERGER
DRV8425PPWPR
DRV8425PRGER
HTSSOP PWP
VQFN RGE
HTSSOP PWP
VQFN RGE
HTSSOP PWP
VQFN RGE
HTSSOP PWP
VQFN RGE
28
24
28
24
28
24
28
24
2500
3000
2500
3000
2500
3000
2500
3000
330.0
330.0
330.0
330.0
330.0
330.0
330.0
330.0
16.4
12.4
16.4
12.4
16.4
12.4
16.4
12.4
6.9
4.25
6.9
10.2
4.25
10.2
4.25
10.2
4.25
10.2
4.25
1.8
1.15
1.8
12.0
8.0
16.0
12.0
16.0
12.0
16.0
12.0
16.0
12.0
Q1
Q2
Q1
Q2
Q1
Q2
Q1
Q2
12.0
8.0
4.25
6.9
1.15
1.8
12.0
8.0
4.25
6.9
1.15
1.8
12.0
8.0
4.25
1.15
Pack Materials-Page 1
PACKAGE MATERIALS INFORMATION
www.ti.com
3-Jun-2022
TAPE AND REEL BOX DIMENSIONS
Width (mm)
H
W
L
*All dimensions are nominal
Device
Package Type Package Drawing Pins
SPQ
Length (mm) Width (mm) Height (mm)
DRV8424EPWPR
DRV8424ERGER
DRV8424PPWPR
DRV8424PRGER
DRV8425EPWPR
DRV8425ERGER
DRV8425PPWPR
DRV8425PRGER
HTSSOP
VQFN
PWP
RGE
PWP
RGE
PWP
RGE
PWP
RGE
28
24
28
24
28
24
28
24
2500
3000
2500
3000
2500
3000
2500
3000
356.0
367.0
356.0
367.0
356.0
367.0
356.0
367.0
356.0
367.0
356.0
367.0
356.0
367.0
356.0
367.0
35.0
35.0
35.0
35.0
35.0
35.0
35.0
35.0
HTSSOP
VQFN
HTSSOP
VQFN
HTSSOP
VQFN
Pack Materials-Page 2
GENERIC PACKAGE VIEW
RGE 24
VQFN - 1 mm max height
PLASTIC QUAD FLATPACK - NO LEAD
Images above are just a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.
4204104/H
PACKAGE OUTLINE
RGE0024B
VQFN - 1 mm max height
S
C
A
L
E
3
.
0
0
0
PLASTIC QUAD FLATPACK - NO LEAD
4.1
3.9
B
A
0.5
0.3
PIN 1 INDEX AREA
4.1
3.9
0.3
0.2
DETAIL
OPTIONAL TERMINAL
TYPICAL
C
1 MAX
SEATING PLANE
0.08 C
0.05
0.00
2X 2.5
(0.2) TYP
2.45 0.1
7
12
EXPOSED
SEE TERMINAL
DETAIL
THERMAL PAD
13
6
2X
SYMM
25
2.5
18
1
0.3
24X
20X 0.5
0.2
19
24
0.1
C A B
SYMM
24X
PIN 1 ID
(OPTIONAL)
0.05
0.5
0.3
4219013/A 05/2017
NOTES:
1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing
per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.
www.ti.com
EXAMPLE BOARD LAYOUT
RGE0024B
VQFN - 1 mm max height
PLASTIC QUAD FLATPACK - NO LEAD
(
2.45)
SYMM
24
19
24X (0.6)
1
18
24X (0.25)
(R0.05)
TYP
25
SYMM
(3.8)
20X (0.5)
13
6
(
0.2) TYP
VIA
7
12
(0.975) TYP
(3.8)
LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:15X
0.07 MIN
ALL AROUND
0.07 MAX
ALL AROUND
SOLDER MASK
OPENING
METAL
EXPOSED
METAL
EXPOSED
METAL
SOLDER MASK
OPENING
METAL UNDER
SOLDER MASK
NON SOLDER MASK
DEFINED
SOLDER MASK
DEFINED
(PREFERRED)
SOLDER MASK DETAILS
4219013/A 05/2017
NOTES: (continued)
4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature
number SLUA271 (www.ti.com/lit/slua271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown
on this view. It is recommended that vias under paste be filled, plugged or tented.
www.ti.com
EXAMPLE STENCIL DESIGN
RGE0024B
VQFN - 1 mm max height
PLASTIC QUAD FLATPACK - NO LEAD
4X ( 1.08)
(0.64) TYP
19
24
24X (0.6)
1
25
18
24X (0.25)
(R0.05) TYP
SYMM
(0.64)
TYP
(3.8)
20X (0.5)
13
6
METAL
TYP
7
12
SYMM
(3.8)
SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
EXPOSED PAD 25
78% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE
SCALE:20X
4219013/A 05/2017
NOTES: (continued)
6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate
design recommendations.
www.ti.com
GENERIC PACKAGE VIEW
PWP 28
4.4 x 9.7, 0.65 mm pitch
PowerPADTM TSSOP - 1.2 mm max height
SMALL OUTLINE PACKAGE
This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.
4224765/B
www.ti.com
重要声明和免责声明
TI“按原样”提供技术和可靠性数据(包括数据表)、设计资源(包括参考设计)、应用或其他设计建议、网络工具、安全信息和其他资源,
不保证没有瑕疵且不做出任何明示或暗示的担保,包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担
保。
这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任:(1) 针对您的应用选择合适的 TI 产品,(2) 设计、验
证并测试您的应用,(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。
这些资源如有变更,恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的应用。严禁对这些资源进行其他复制或展示。
您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成
本、损失和债务,TI 对此概不负责。
TI 提供的产品受 TI 的销售条款或 ti.com 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改
TI 针对 TI 产品发布的适用的担保或担保免责声明。
TI 反对并拒绝您可能提出的任何其他或不同的条款。IMPORTANT NOTICE
邮寄地址:Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2023,德州仪器 (TI) 公司
相关型号:
©2020 ICPDF网 联系我们和版权申明