DRV8705HQRHBRQ1_技术文档

DRV8705-Q1

ZHCSKQ7A –MAY 2020 –REVISED APRIL 2021

DRV8705-Q1 具有低侧电流感测放大器的汽车类H 桥

智能栅极驱动器

1 特性

3 说明

• 符合面向汽车应用的AEC-Q100 标准：

– 温度等级1：–40°C 至+125°C，T_A

• 提供功能安全

DRV8705-Q1 是一款高度集成式 H 桥栅极驱动器，能

够驱动高侧和低侧 N 沟道功率 MOSFET。它可使用集

成式倍增电荷泵（针对高侧）和线性稳压器（针对低

侧）生成合适的栅极驱动电压。

– 有助于进行功能安全系统设计的文档

• H 桥智能栅极驱动器

该器件通过使用智能栅极驱动架构来降低系统成本并提

高可靠性。栅极驱动器可优化死区时间以避免出现击穿

问题，通过可调栅极驱动电流对减少电磁干扰 (EMI) 进

行控制，而且可通过 V_DS和 V_GS监控器来防止漏源极

和栅极短路问题。

– 4.9V 至37V（绝对最大值为40V）工作电压范

围

– 倍增电荷泵可实现100% PWM

– 半桥和H 桥控制模式

• 引脚对引脚栅极驱动器型号

– DRV8106-Q1：具有直列式放大器的半桥

– DRV8706-Q1：具有直列式放大器的H 桥

• 智能栅极驱动架构

低侧分流放大器支持电流感测，以便测量电机电流并向

外部控制器提供反馈，从而实现电流限制或失速检测。

DRV8705-Q1 提供了一系列保护功能，可确保系统稳

定运行。此类功能包括适用于电源和电荷泵的欠压和过

压监控、适用于外部 MOSFET 的 V_DS过流和 V_GS栅

极故障监控、离线开路负载和短路诊断，以及内部热警

告和热关断保护功能。

– 可调压摆率控制

– 0.5 mA 至62 mA 峰值拉电流输出

– 0.5 mA 至62 mA 峰值灌电流输出

– 集成死区时间握手

• 低侧电流分流放大器

器件信息⁽¹⁾

– 可调增益设置（10、20、40、80 V/V）

– 集成反馈电阻

– 可调PWM 消隐方案

• 提供多个接口选项

封装尺寸（标称值）

器件型号

封装

VQFN (32)

DRV8705-Q1

5.00mm x 5.00mm

(1) 如需了解所有可用封装，请参阅数据表末尾的可订购产品附

录。

– SPI：详细配置和诊断

– H/W：简化的控制和更少的MCU 引脚

• 展频时钟可降低EMI

V_BAT

• 具有可润湿侧翼的紧凑型VQFN 封装

• 集成保护特性

DRV8705-Q1

– 专用驱动器禁用引脚(DRVOFF)

– 电源和稳压器电压监控器

– MOSFET V_DS过流监控器

– MOSFET V_GS栅极故障监控器

– 用于反极性MOSFET 的电荷泵

– 离线开路负载和短路诊断

– 器件热警告和热关断

PWM

H-Bridge

SPI/HW

BDC

Smart Gate Driver

nFAULT

Current Sense

Low-Side Amp

Protection

R_SHUNT

– 故障条件中断引脚(nFAULT)

简化版原理图

2 应用

• 汽车类有刷直流电机

• 螺线管和继电器

• 电动车窗升降器和滑动门

• 电动天窗

• 电动座椅模块

• 电动后备箱和后备箱门

• BDC 燃油泵、水泵、机油泵

• 挡风玻璃雨刮器

本文档旨在为方便起见，提供有关TI 产品中文版本的信息，以确认产品的概要。有关适用的官方英文版本的最新信息，请访问

www.ti.com，其内容始终优先。TI 不保证翻译的准确性和有效性。在实际设计之前，请务必参考最新版本的英文版本。

English Data Sheet: SLLSFB6

DRV8705-Q1

ZHCSKQ7A –MAY 2020 –REVISED APRIL 2021

www.ti.com.cn

内容

1 特性................................................................................... 1

2 应用................................................................................... 1

3 说明................................................................................... 1

4 修订历史记录.....................................................................2

5 引脚配置............................................................................ 4

DRV8705-Q1_RHB 封装(VQFN) 引脚功能......................4

6 规格................................................................................... 6

6.1 绝对最大额定值...........................................................6

6.2 ESD 等级.................................................................... 7

6.3 建议运行条件.............................................................. 7

6.4 热性能信息..................................................................7

6.5 电气特性......................................................................7

6.6 时序要求....................................................................15

6.7 时序图....................................................................... 16

6.8 典型特性....................................................................16

7 详细说明.......................................................................... 18

7.1 概述...........................................................................18

7.2 功能方框图................................................................19

7.3 特性说明....................................................................21

7.4 器件功能模式............................................................ 36

7.5 编程...........................................................................36

7.6 寄存器映射................................................................41

8 应用和实现.......................................................................53

8.1 应用信息....................................................................53

8.2 典型应用....................................................................53

9 电源相关建议...................................................................57

9.1 大容量电容................................................................57

10 布局............................................................................... 58

10.1 布局指南..................................................................58

10.2 布局示例..................................................................59

11 器件和文档支持..............................................................60

11.1 文档支持..................................................................60

11.2 支持资源..................................................................60

11.3 商标.........................................................................60

11.4 静电放电警告...........................................................60

11.5 术语表..................................................................... 60

12 机械、封装和可订购信息...............................................61

4 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

Changes from Revision * (July 2020) to Revision A (April 2021)

Page

• 将器件状态更改为“量产数据”......................................................................................................................... 1

2

Submit Document Feedback

Product Folder Links: DRV8705-Q1

DRV8705-Q1

ZHCSKQ7A –MAY 2020 –REVISED APRIL 2021

www.ti.com.cn

器件比较表

器件

半桥

放大器

接口

DRV8705S-Q1

DRV8705H-Q1

2

串行(SPI)

硬件(H/W)

1

2

表5-1. SPI 与H/W 特性比较

SPI (S) 接口

H/W (H) 接口

4 种模式

特性

PWM 输入模式

栅极驱动输出电流(I_DRIVE

死区时间

4 种模式

)

16 种设置，与HS 和LS 无关

握手+ 7 种固定设置

16 种设置，与HS 和LS 无关

4 种设置

6 种设置，与HS 和LS 关联

仅握手

V_DS比较器阈值

6 种设置，与HS 和LS 关联

固定，4 µs

V_DS和V_GS消隐时间(t_DRIVE

V_DS抗尖峰脉冲时间

V_GS抗尖峰脉冲时间

V_DS故障响应

)

4 种设置

固定，4 µs

固定，2 µs

4 种模式

固定，2 µs

固定，逐周期

4 种设置

V_GS故障响应

4 种模式

4 种设置

放大器增益

8 种设置

放大器消隐时间

放大器采样保持

放大器基准电压

不适用

可用

2 种设置

固定，V_AREF/ 2

V

_PVDD欠压故障响应

_PVDD过压故障响应

2 种模式

自动重试

不适用

4 种模式

V

_VCP欠压故障响应

_VCP欠压阈值

2 种模式

自动重试

固定，2.5V

不适用

V

2 种设置

离线开路负载诊断

离线短路诊断

可用

不适用

Submit Document Feedback

3

Product Folder Links: DRV8705-Q1

DRV8705-Q1

ZHCSKQ7A –MAY 2020 –REVISED APRIL 2021

www.ti.com.cn

5 引脚配置

GND

DVDD

nSCS

SCLK

SDI

1

2

3

4

5

6

7

8

24

23

22

21

20

19

18

17

SL2

SL1

GL1

SH1

GH1

SN

GND

DVDD

GAIN

1

2

3

4

5

6

7

8

24

SL2

SL1

GL1

SH1

GH1

SN

23

22

21

20

19

18

17

VDS

Thermal

Pad

Thermal

Pad

IDRIVE

MODE

IN1/EN

nHIZ1

SDO

IN1/EN

nHIZ1

SP

AGND

图5-1. DRV8705S-Q1 RHB 封装32 引脚VQFN 顶视图5-2. DRV8705H-Q1 RHB 封装32 引脚VQFN 顶视

图

DRV8705-Q1_RHB 封装(VQFN) 引脚功能

引脚

I/O

名称

类型

说明

编号

DRV8705S-Q1 DRV8705H-Q1

1

2

GND

I/O

I

接地

电源

器件接地。连接到系统接地端。

器件逻辑和数字输出电源输入。在DVDD 与GND 引脚之间连接一个1.0 µF、

6.3V 的陶瓷电容器。

DVDD

nSCS

I

—

数字

模拟

串行芯片选择。此引脚上的逻辑低电平支持串行接口通信。内部上拉电阻。

3

4

GAIN

放大器增益设置。由外部电阻设置的4 电平输入引脚。

—

串行时钟输入。串行数据会移出并在此引脚上的相应上升沿和下降沿被捕捉。内

部下拉电阻。

SCLK

I

—

数字

VDS

I

VDS 监控阈值设置。由外部电阻设置的6 电平输入引脚。

—

模拟

数字

模拟

数字

模拟

数字

SDI

串行数据输入。在SCLK 引脚的下降沿捕捉数据。内部下拉电阻。

栅极驱动器输出电流设置。由外部电阻设置的6 电平输入引脚。

串行数据输出。在SCLK 引脚的上升沿移出数据。推挽式输出。

PWM 输入模式设置。由外部电阻设置的4 电平输入引脚。

—

5

6

IDRIVE

I

—

SDO

O

I

—

MODE

—

7

IN1/EN

nHIZ1

I

半桥控制输入。请查看PWM 模式了解详细信息。内部下拉电阻。

器件使能引脚。置为逻辑低电平可关断器件并进入睡眠模式。内部下拉电阻。

8

I

9

IN2/PH

nHIZ2

I

10

11

I

nSLEEP

I

驱动器关断引脚。置为逻辑高电平可将高侧和低侧栅极驱动器输出拉低。内部下

拉电阻。

12

13

DRVOFF

nFAULT

I

数字

故障指示灯输出。此引脚被拉至逻辑低电平可指示故障情况。开漏输出。需要外

部上拉电阻。

O

4

Submit Document Feedback

Product Folder Links: DRV8705-Q1

DRV8705-Q1

ZHCSKQ7A –MAY 2020 –REVISED APRIL 2021

www.ti.com.cn

引脚

I/O

名称

类型

说明

编号

DRV8705S-Q1 DRV8705H-Q1

14

15

SO

O

模拟

—

分流放大器输出。

RSVD

—

保留。接地或保持断开。

电流感测放大器的外部电压基准和电源。在AREF 与AGND 引脚之间连接一个

0.1 µF、6.3V 的陶瓷电容器。

16

AREF

I

电源

17

18

19

20

21

22

AGND

SP

I/O

I

电源

模拟

器件接地。连接到系统接地端。

分流放大器正输入。连接到分流电阻的正端子。

分流放大器负输入。连接到分流电阻的负端子。

高侧栅极驱动器输出。连接到高侧功率MOSFET 的栅极。

高侧源极感测输入。连接到高侧功率MOSFET 源极。

低侧栅极驱动器输出。连接到低侧功率MOSFET 的栅极。

SN

I

GH1

SH1

GL1

O

I

O

低侧MOSFET 栅极驱动感测和电源返回。通过指向低侧MOSFET 接地回路的

低阻抗路径连接到系统接地端。

23

24

SL1

SL2

I

模拟

低侧MOSFET 栅极驱动感测和电源返回。通过指向低侧MOSFET 接地回路的

低阻抗路径连接到系统接地端。

25

26

27

28

GL2

SH2

O

I

低侧栅极驱动器输出。连接到低侧功率MOSFET 的栅极。

高侧源极感测输入。连接到高侧功率MOSFET 源极。

模拟

GH2

O

I

高侧栅极驱动器输出。连接到高侧功率MOSFET 的栅极。

桥式MOSFET 漏极电压感测引脚。连接到高侧MOSFET 漏极的公共点。

DRAIN

器件驱动器电源输入。连接到电桥电源。在PVDD 和GND 引脚之间连接一个

0.1 µF、PVDD 额定的陶瓷电容器和大于或等于10 µF 的局部大容量电容。

29

30

31

PVDD

VCP

I

电源

I/O

电荷泵输出。在VCP 与PVDD 引脚之间连接一个1 µF、16V 的陶瓷电容器。

电荷泵开关节点。在CPH 与CPL 引脚之间连接一个100 nF、PVDD 额定的陶

瓷电容器。

CPH

电荷泵开关节点。在CPH 与CPL 引脚之间连接一个100 nF、PVDD 额定的陶

瓷电容器。

32

CPL

I/O

电源

Submit Document Feedback

5

Product Folder Links: DRV8705-Q1

DRV8705-Q1

ZHCSKQ7A –MAY 2020 –REVISED APRIL 2021

www.ti.com.cn

6 规格

6.1 绝对最大额定值

在工作温度范围内（除非另有说明）⁽¹⁾

最小值

最大值

单位

PVDD

-0.3

40

V

驱动器电源引脚电压

DRAIN

-0.3

V

MOSFET 漏极感测引脚电压

0.3

AGND、GND

VCP

接地引脚之间的电压差

电荷泵引脚电压

55

–0.3

_PVDD–0.3

-0.3

CPH

V_VCP+ 0.3

V_PVDD+ 0.3

5.75

V

电荷泵高侧引脚电压

电荷泵低侧引脚电压

数字电源引脚电压

CPL

DVDD

-0.3

DRVOFF、GAIN、IDRIVE、IN1/EN、

IN2/PH、MODE、nHIZx、nSLEEP、

nFAULT、nSCS、SCLK、SDI、VDS

-0.3

5.75

V

逻辑引脚电压

SDO

V_DVDD+ 0.3

–0.3

-2

输出逻辑引脚电压

V_VCP+ 0.3

高侧栅极驱动引脚电压

-5

V_VCP+ 0.3

高侧栅极驱动引脚1 µs 瞬态电压

与SHx 相关的高侧栅极驱动引脚电压

高侧感测引脚电压

GHx⁽²⁾

V

13.5

40

–0.3

-2

SHx⁽²⁾

GLx⁽²⁾

SLx⁽²⁾

-5

40

高侧感测引脚1 µs 瞬态电压

低侧栅极驱动引脚电压

-2

13.5

2

低侧栅极驱动引脚1 µs 瞬态电压

与SLx 相关的低侧栅极驱动引脚电压

低侧感测引脚电压

–3

–0.3

-2

-3

3

低侧感测引脚1 µs 瞬态电压

mA

V

GHx、GLx

峰值栅极驱动电流

受内部限制

AREF

-0.3

-2

5.75

2

放大器电源和基准引脚电压

放大器输入引脚电压

V

SN、SP

-3

3

V

放大器输入引脚1 µs 瞬态电压

-5.75

–0.3

-40

5.75

V_AREF+ 0.3

125

V

SN、SP

放大器输入差分电压

放大器输出引脚电压

环境温度，T_A

SO

V

°C

-40

150

结温，T_J

-65

150

贮存温度，T_stg

(1) 超出绝对最大额定值下列出的压力可能会对器件造成永久损坏。这些仅是压力额定值，并不意味着器件在这些条件下以及在建议运行条

件以外的任何其他条件下能够正常运行。长时间处于绝对最大额定条件下可能会影响器件的可靠性。

(2) 与GHx、SHx、GLx 或SLx 相关的PVDD 和DRAIN 不应超过40V。当PVDD 或DRAIN 大于35V 时，应限制GHx、SHx、GLx 和

SLx 上的负电压，以确保不超过此额定值。当PVDD 和DRAIN 低于35V 时，可使用GHx、SHx、GLx 和SLx 的完整负电压额定值。

6

Submit Document Feedback

Product Folder Links: DRV8705-Q1

DRV8705-Q1

ZHCSKQ7A –MAY 2020 –REVISED APRIL 2021

www.ti.com.cn

6.2 ESD 等级

值

单位

人体放电模型(HBM)，符合AEC Q100-002⁽¹⁾

HBM ESD 分类等级2

±2000

V_(ESD）

V

静电放电

±750

±500

转角引脚

其他引脚

充电器件模型(CDM)，符合AEC Q100-011

CDM ESD 分类等级C4B

(1) AEC Q100-002 指示应当按照ANSI/ESDA/JEDEC JS-001 规范执行HBM 应力测试。

6.3 建议运行条件

在工作温度范围内（除非另有说明）

最小值

标称值

最大值

37

单位

V_PVDD

PVDD

GHx

4.9

0

V

mA

V

驱动器电源电压

(1)

I_HS

15

高侧平均栅极驱动电流

低侧平均栅极驱动电流

数字电源电压

(1)

I_LS

GLx

0

15

V_DVDD

V_DIN

DVDD

3

5.5

DRVOFF，IN1/EN，IN2/PH，nHIZx，

nSLEEP，nSCS，SCLK，SDI

0

5.5

V

数字输入电压

I_DOUT

V_OD

I_OD

SDO

0

5

5.5

5

mA

V

数字输出电流

开漏上拉电压

开漏输出电流

放大器基准电源电压

分流放大器输出电流

工作环境温度

工作结温

nFAULT

AREF

SO

0

mA

V

V_AREF

I_SO

3

5.5

5

0

mA

°C

T_A

-40

125

150

T_J

(1) 必须遵循功率损耗和热限值

6.4 热性能信息

DRV8705-Q1

RHB (VQFN)

32 引脚

34.9

热指标⁽¹⁾

单位

R_θJA

°C/W

结至环境热阻

R_θJC(top)

R_θJB

25.6

结至外壳（顶部）热阻

结至电路板热阻

15.0

0.5

Ψ_JT

结至顶部特征参数

结至电路板特征参数

结至外壳（底部）热阻

15.0

Ψ_JB

R_θJC(bot)

5.2

(1) 有关新旧热指标的更多信息，请参阅半导体和IC 封装热指标应用报告。

6.5 电气特性

4.9V ≤V_PVDD≤37V，–40°C ≤T_J≤150°C（除非另有说明）。V_PVDD= 13.5V 且T_J= 25°C 时，适用典型限值。

参数

测试条件

最小值

典型值

最大值

单位

电源（DRAIN、DVDD、PVDD、VCP）

V_PVDD，V_DRAIN= 13.5V，nSLEEP =

0V，

I_PVDDQ

2.25

3

µA

PVDD 睡眠模式电流

–40 ≤T_J≤85°C

Submit Document Feedback

7

Product Folder Links: DRV8705-Q1

DRV8705-Q1

ZHCSKQ7A –MAY 2020 –REVISED APRIL 2021

www.ti.com.cn

4.9V ≤V_PVDD≤37V，–40°C ≤T_J≤150°C（除非另有说明）。V_PVDD= 13.5V 且T_J= 25°C 时，适用典型限值。

参数

测试条件

最小值

典型值

最大值

单位

V_PVDD，V_DRAIN= 13.5V，nSLEEP =

0V，

I_DRAINQ

2

2.75

µA

DRAIN 睡眠模式电流

–40 ≤T_J≤85°C

V_PVDD，V_DRAIN= 13.5V，nSLEEP =

0V，

I_DVDDQ

2

3.5

µA

DVDD 睡眠模式电流

–40 ≤T_J≤85°C

I_PVDD

V_PVDD，V_DRAIN= 13.5V，nSLEEP = 5V

2

3

325

5.5

mA

µA

PVDD 运行模式电流

DRAIN 运行模式电流

V_PVDD，V_DRAIN= 13.5V，nSLEEP =

5V，V_{DS_LVL}≤500mV

I_DRAIN

250

I_DVDD

f_DVDD

t_WAKE

t_SLEEP

V_DVDD= 5V，SDO = 0V

3.5

mA

MHz

ms

DVDD 运行模式电流

数字振荡器开关频率

开通时间

14.25

展频的主频率。

1

nSLEEP = 5V 进入运行模式

nSLEEP = 0V 进入睡眠模式

ms

关断时间

9.5

8.4

7

10.5

10

8

11

9

V

_PVDD≥13V，I_VCP≤15mA

V_PVDD= 11V，I_VCP≤15mA

V_PVDD= 9V，I_VCP≤11mA

V_PVDD= 7V，I_VCP≤7.5mA

V_PVDD= 5.5V，I_VCP≤5mA

展频的主频率。

V_VCP

V

相对于PVDD 的电荷泵稳压器电压

5.5

4.5

6

7

5

5.5

f_VCP

400

kHz

电荷泵开关频率

逻辑电平输入（DRVOFF，IN1/EN，IN2/PH，nHIZx，nSLEEP，nSCS，SCLK，SDI）

DRVOFF，IN1/EN，IN2/PH，nHIZx，

V_DVDD

x

V_IL

0

V

输入逻辑低电压

输入逻辑高电压

输入迟滞

nSLEEP，SCLK，SDI

0.3

DRVOFF，IN1/EN，IN2/PH，nHIZx，

nSLEEP，SCLK，SDI

V_DVDDx

V_IH

5.5

0.7

V_DVDD

x

V_HYS

0.1

V_DIN= 0V，DRVOFF，IN1/EN，

-5

5

100

5

IN2/PH，nHIZx，nSLEEP，SCLK，SDI

I_IL

µA

输入逻辑低电流

输入逻辑大电流

V_DIN= 0V，nSCS

50

V_DIN= 5V，DRVOFF，IN1/EN，

IN2/PH，nHIZx，nSLEEP，SCLK，SDI

I_IH

V_DIN= 5V，V_DVDD= 5V，nSCS

-5

50

至GND，DRVOFF，IN1/EN，IN2/PH，

nHIZx，nSLEEP，SCLK，SDI

R_PD

R_PU

100

150

kΩ

输入下拉电阻

输入上拉电阻

至DVDD，nSCS

多电平输入（GAIN，IDRIVE，MODE，VDS）

GAIN，MODE

电压连接至所设置的电平1

V_DVDD

x

V_QI1

R_QI2

R_QI3

V_QI4

0

44.65

500

V

kΩ

V

四电平输入1

四电平输入2

四电平输入3

四电平输入4

0.1

GAIN，MODE

接地电阻连接至所设置的电平2

47

49.35

GAIN，MODE

接地电阻连接至所设置的电平3

高阻态

GAIN，MODE

电压连接至所设置的电平4

V_DVDD

x

5.5

0.9

R_QPD

R_QPU

98

GAIN，MODE，接地

kΩ

四电平下拉电阻

四电平上拉电阻

GAIN，MODE，至DVDD

IDRIVE，VDS

电压连接至所设置的电平1

V_DVDD

x

V_SI1

0

V

六电平输入1

0.1

8

Submit Document Feedback

Product Folder Links: DRV8705-Q1

DRV8705-Q1

ZHCSKQ7A –MAY 2020 –REVISED APRIL 2021

www.ti.com.cn

4.9V ≤V_PVDD≤37V，–40°C ≤T_J≤150°C（除非另有说明）。V_PVDD= 13.5V 且T_J= 25°C 时，适用典型限值。

参数

测试条件

最小值

典型值

最大值

单位

IDRIVE，VDS

接地电阻连接至所设置的电平2

R_SI2

R_SI3

R_SI4

R_SI5

R_SI6

28.5

30

31.5

六电平输入2

kΩ

IDRIVE，VDS

接地电阻连接至所设置的电平3

95

500

100

105

六电平输入3

六电平输入4

六电平输入5

六电平输入6

kΩ

V

IDRIVE，VDS

接地电阻连接至所设置的电平4

高阻态

IDRIVE，VDS

DVDD 电阻连接至所设置的电平5

58.9

62

65.1

5.5

IDRIVE，VDS

电压连接至所设置的电平6

V_DVDD

x

0.9

R_SPD

R_SPU

98

69

IDRIVE，VDS，接地

kΩ

六电平下拉电阻

六电平上拉电阻

IDRIVE，VDS，至DVDD

逻辑电平输出（nFAULT，SDO）

V_OL

V_OH

I_ODZ

I_DOUT= 5mA

0.5

10

V

输出逻辑低电压

输出逻辑高电压

开漏逻辑大电流

V_DVDD

x

I_DOUT= –5mA，SDO

V_OD= 5V，nFAULT

0.8

-10

µA

栅极驱动器（GHx，GLx）

I_{DRVN_HS}= I_STRONG，I_GHx= 1mA，

GHx 至SHx

V_{GHx_L}

V_{GLx_L}

V_{GHx_H}

0

0.25

V

GHx 低电平输出电压

GLx 低电平输出电压

GHx 高电平输出电压

I_{DRVN_LS}= I_STRONG，I_GLx= 1mA，

GLx 至SLx

I_{DRVP_HS}= I_HOLD，I_GHx= 1mA，

VCP 至GHx

0

0.25

I_{DRVP_LS}= I_HOLD，I_GLx= 1mA，

10.5V ≤V_PVDD≤37V，GLx 至SLx

10.25

10.5

12.5

V_{GLx_H}

GLx 高电平输出电压

I_{DRVP_LS}= I_HOLD，I_GLx= 1mA，

4.9V ≤V_PVDD≤10.5V，GLx 至SLx

V_PVDD

-

V_PVDD

0.25

Submit Document Feedback

9

Product Folder Links: DRV8705-Q1

DRV8705-Q1

ZHCSKQ7A –MAY 2020 –REVISED APRIL 2021

www.ti.com.cn

4.9V ≤V_PVDD≤37V，–40°C ≤T_J≤150°C（除非另有说明）。V_PVDD= 13.5V 且T_J= 25°C 时，适用典型限值。

参数

测试条件

最小值

典型值

最大值

单位

IDRVP = 0000b，V_GSx= 3V，V_PVDD

≥

0.2

0.5

0.8

7V

IDRVP = 0001b，V_GSx= 3V，V_PVDD

7V

0.5

1.3

2.1

2.9

4.5

6

1

2

1.5

2.7

3.9

5.1

7.5

10

IDRVP = 0010b，V_GSx= 3V，V_PVDD

7V

IDRVP = 0011b，V_GSx= 3V，V_PVDD

7V

3

IDRVP = 0100b，V_GSx= 3V，V_PVDD

7V

4

IDRVP = 0101b，V_GSx= 3V，V_PVDD

7V

6

IDRVP = 0110b，V_GSx= 3V，V_PVDD

7V

8

IDRVP = 0111b，V_GSx= 3V，V_PVDD

7V

9

12

16

20

24

28

31

40

48

62

1

15

峰值栅极电流（拉电流）

SPI 器件

I_{DRVP, SPI}

mA

IDRVP = 1000b，V_GSx= 3V，V_PVDD

7V

12

20

IDRVP = 1001b，V_GSx= 3V，V_PVDD

7V

15

25

IDRVP = 1010b，V_GSx= 3V，V_PVDD

7V

18

30

IDRVP = 1011b，V_GSx= 3V，V_PVDD

7V

21

35

IDRVP = 1100b，V_GSx= 3V，V_PVDD

7V

23.25

26.5

28

38.75

50

IDRVP = 1101b，V_GSx= 3V，V_PVDD

7V

IDRVP = 1110b，V_GSx= 3V，V_PVDD

7V

60

IDRVP = 1111b，V_GSx= 3V，V_PVDD

7V

30

77.5

1.5

5.1

10

IDRIVE 电平1，V_GSx= 3V，V_PVDD

7V

≥

0.5

2.9

6

IDRIVE 电平2，V_GSx= 3V，V_PVDD

7V

≥

4

IDRIVE 电平3，V_GSx= 3V，V_PVDD

≥

8

7V

峰值栅极电流（拉电流）

H/W 器件

I_{DRVP, H/W}

mA

IDRIVE 电平4，V_GSx= 3V，V_PVDD

7V

12

16

31

62

20

IDRIVE 电平5，V_GSx= 3V，V_PVDD

7V

23.25

30

38.75

77.5

IDRIVE 电平6，V_GSx= 3V，V_PVDD

7V

10

Submit Document Feedback

Product Folder Links: DRV8705-Q1

DRV8705-Q1

ZHCSKQ7A –MAY 2020 –REVISED APRIL 2021

www.ti.com.cn

4.9V ≤V_PVDD≤37V，–40°C ≤T_J≤150°C（除非另有说明）。V_PVDD= 13.5V 且T_J= 25°C 时，适用典型限值。

参数

测试条件

最小值

典型值

最大值

单位

IDRVN = 0000b，V_GSx= 3V，V_PVDD

≥

0.15

0.5

0.85

7V

IDRVN = 0001b，V_GSx= 3V，V_PVDD

7V

0.35

0.85

1.4

1

2

1.65

3.15

4.6

5.9

8.5

11

IDRVN = 0010b，V_GSx= 3V，V_PVDD

7V

IDRVN = 0011b，V_GSx= 3V，V_PVDD

7V

3

IDRVN = 0100b，V_GSx= 3V，V_PVDD

7V

2.1

4

IDRVN = 0101b，V_GSx= 3V，V_PVDD

7V

3.5

6

IDRVN = 0110b，V_GSx= 3V，V_PVDD

7V

5

8

IDRVN = 0111b，V_GSx= 3V，V_PVDD

7V

8

12

16

20

24

28

31

40

48

62

1

16

峰值栅极电流（灌电流）

SPI 器件

I_{DRVN, SPI}

mA

IDRVN = 1000b，V_GSx= 3V，V_PVDD

7V

11.5

14.7

18

20

IDRVN = 1001b，V_GSx= 3V，V_PVDD

7V

25

IDRVN = 1010b，V_GSx= 3V，V_PVDD

7V

30

IDRVN = 1011b，V_GSx= 3V，V_PVDD

7V

21

35

IDRVN = 1100b，V_GSx= 3V，V_PVDD

7V

23.25

30

38.75

52

IDRVN = 1101b，V_GSx= 3V，V_PVDD

7V

IDRVN = 1110b，V_GSx= 3V，V_PVDD

7V

36

62

IDRVN = 1111b，V_GSx= 3V，V_PVDD

7V

46.5

0.35

2.1

80

IDRIVE 电平1，V_GSx= 3V，V_PVDD

7V

≥

1.65

5.9

11

IDRIVE 电平2，V_GSx= 3V，V_PVDD

7V

≥

4

IDRIVE 电平3，V_GSx= 3V，V_PVDD

≥

5

8

7V

峰值栅极电流（灌电流）

H/W 器件

I_{DRVN, H/W}

mA

IDRIVE 电平4，V_GSx= 3V，V_PVDD

7V

11.5

23.25

16

31

20

IDRIVE 电平5，V_GSx= 3V，V_PVDD

7V

38.75

IDRIVE 电平6，V_GSx= 3V，V_PVDD

7V

46.5

5

62

16

62

80

30

I_HOLD

mA

V_GSx= 3V，V_PVDD≥7V

栅极上拉保持电流

栅极强下拉电流

V_GSx= 3V，V_PVDD≥7V，

0.5 ≤I_DRVP≤12mA

30

100

I_STRONG

V_GSx= 3V，V_PVDD≥7V，

16 ≤I_DRVP≤62mA

45

128

205

mA

1.8

5

GLx 至SLx，V_GSx= 3V

GLx 至SLx，V_GSx= 1V

kΩ

R_{PDSA_LS}

低侧半有源下拉电阻

Submit Document Feedback

11

Product Folder Links: DRV8705-Q1

DRV8705-Q1

ZHCSKQ7A –MAY 2020 –REVISED APRIL 2021

www.ti.com.cn

4.9V ≤V_PVDD≤37V，–40°C ≤T_J≤150°C（除非另有说明）。V_PVDD= 13.5V 且T_J= 25°C 时，适用典型限值。

参数

高侧无源下拉电阻

低侧无源下拉电阻

测试条件

最小值

典型值

最大值

单位

kΩ

R_{PD_HS}

R_{PD_LS}

150

GHx 至SHx

GLx 至SLx

150

0

kΩ

进入SHx，SHx = DRAIN ≤37V

GHx –SHx = 0V，nSLEEP = 0V

-5

25

µA

I_SHx

开关节点感测漏电流

进入SHx，SHx = DRAIN ≤37V

GHx –SHx = 0V，nSLEEP = 5V

–150

–100

–40

栅极驱动器时序（GHx，GLx）

t_{PDR_LS}

300

850

600

ns

输入至GLx 上升

低侧上升传播延迟

t_{PDF_LS}

输入至GLx 下降

低侧下降传播延迟

t_{PDR_HS}

输入至GHx 上升

高侧上升传播延迟

t_{PDF_HS}

输入至GHx 下降

高侧下降传播延迟

V_{GSx_L}/V_{GSx_H}下降10% 至V_{GSx_H}

/

t_DEAD

350

ns

内部握手死区时间

V

_{GSx_L}上升10%

0

250

VGS_TDEAD = 000b，仅握手

VGS_TDEAD = 001b

VGS_TDEAD = 010b

VGS_TDEAD = 011b

VGS_TDEAD = 100b

VGS_TDEAD = 101b

VGS_TDEAD = 110b

VGS_TDEAD = 111b

150

400

350

600

500

600

750

900

可插入的数字死区时间

SPI 器件

t_{DEAD_D, SPI}

ns

800

1000

2000

4000

8000

1200

2400

4600

8800

1600

3400

7200

可插入的数字死区时间

H/W 器件

t_{DEAD_D, H/W}

0

ns

V

仅握手

电流分流放大器（AREF，SN，SO，SP）

V_COM

-2

9.9

19.5

39

2

10.4

20.5

41

共模输入范围

CSA_GAIN = 00b

CSA_GAIN = 01b

CSA_GAIN = 10b

CSA_GAIN = 11b

GAIN 四电平1

GAIN 四电平2

GAIN 四电平3

GAIN 四电平4

10.15

20

感测放大器增益

SPI 器件

G_{CSA, SPI}

V/V

40

78

80

82

9.9

19.5

39

10.15

20

10.4

20.5

41

感测放大器增益

H/W 器件

G_{CSA, H/W}

V/V

40

78

80

82

V_{SO_ STEP}= 1.5V，G_CSA= 10V/V

2.2

3

C_SO= 60pF

V_{SO_ STEP}= 1.5V，G_CSA= 20V/V

C_SO= 60pF

t_SET

µs

感测放大器稳定时间至±1%

V_{SO_ STEP}= 1.5V，G_CSA= 40V/V

C_SO= 60pF

V_{SO_ STEP}= 1.5V，G_CSA= 80V/V

C_SO= 60pF

12

Submit Document Feedback

Product Folder Links: DRV8705-Q1

DRV8705-Q1

ZHCSKQ7A –MAY 2020 –REVISED APRIL 2021

www.ti.com.cn

4.9V ≤V_PVDD≤37V，–40°C ≤T_J≤150°C（除非另有说明）。V_PVDD= 13.5V 且T_J= 25°C 时，适用典型限值。

参数

测试条件

最小值

典型值

最大值

单位

0

CSA_BLK = 000b，t_DRIVE周期的百分比

CSA_BLK = 001b，t_DRIVE周期的百分比

CSA_BLK = 010b，t_DRIVE周期的百分比

CSA_BLK = 011b，t_DRIVE周期的百分比

CSA_BLK = 100b，t_DRIVE周期的百分比

CSA_BLK = 101b，t_DRIVE周期的百分比

CSA_BLK = 110b，t_DRIVE周期的百分比

CSA_BLK = 111b，t_DRIVE周期的百分比

25

37.5

50

感测放大器输出消隐时间

SPI 器件

t_{BLK, SPI}

%

62.5

75

87.5

100

感测放大器输出消隐时间

H/W 器件

t_{BLK, H/W}

t_SLEW

0

ns

C_SO= 60pF

2.5

V_AREF/ 2

V_AREF/ 8

V/µs

输出压摆率

V_SPx= V_SNx= 0V，CSA_DIV = 0b

V_SPx= V_SNx= 0V，CSA_DIV = 1b

输出电压偏置

SPI 器件

V_{BIAS, SPI}

V

输出电压偏置

H/W 器件

V_{BIAS, H/W}

V_LINEAR

V_AREF/ 2

V

V_AREF

–

V_AREF= 3.3V = 5V

0.25

线性输出电压范围

0.25

V_OFF

1.5

±25

100

1

mV

µV/℃

µA

V_SPx= V_SNx= 0V，T_J= 25℃

V_SPx= V_SNx= 0V

–1.5

输入失调电压

V_{OFF_D}

I_BIAS

I_{BIAS_OFF}

I_AREF

±10

输入失调电压漂移

输入偏置电流

V_SPx= V_SNx= 0V，进入引脚

-1

µA

I

_SPx–I_SNx

输入偏置电流失调

AREF 输入电流

V_VREF= 3.3V = 5V

1

90

1.8

mA

72

69

直流，–40 ≤T_J≤125°C

直流，–40 ≤T_J≤150°C

20kHz

CMRR

PSRR

dB

90

共模抑制比

电源抑制比

80

100

90

PVDD 至SOx，直流

PVDD 至SOx，20kHz

PVDD 至SOx，400kHz

70

保护电路

4.325

4.25

4.625

4.525

4.9

4.8

V

_PVDD上升

_PVDD下降

V_{PVDD_UV}

V

PVDD 欠压阈值

V_{PVDD_UV_H}

100

mV

µs

PVDD 欠压迟滞

上升至下降阈值

YS

t_{PVDD_UV_DG}

8

21

20

27

26

10

22.5

21.5

28.5

27.5

12.75

24

PVDD 欠压抗尖峰脉冲时间

V

_PVDD上升，PVDD_OV_LVL = 0b

_PVDD下降，PVDD_OV_LVL = 0b

_PVDD上升，PVDD_OV_LVL = 1b

_PVDD下降，PVDD_OV_LVL = 1b

23

V_{PVDD_OV}

V

PVDD 过压阈值

30

29

V_{PVDD_OV_H}

1

V

PVDD 过压迟滞

上升至下降阈值

YS

PVDD_OV_DG = 00b

PVDD_OV_DG = 01b

PVDD_OV_DG = 10b

PVDD_OV_DG = 11b

0.75

1.5

3.25

7

1

2

4

8

1.5

2.5

4.75

9

t_{PVDD_OV_DG}

µs

PVDD 过压抗尖峰脉冲时间

Submit Document Feedback

13

Product Folder Links: DRV8705-Q1

DRV8705-Q1

ZHCSKQ7A –MAY 2020 –REVISED APRIL 2021

www.ti.com.cn

4.9V ≤V_PVDD≤37V，–40°C ≤T_J≤150°C（除非另有说明）。V_PVDD= 13.5V 且T_J= 25°C 时，适用典型限值。

参数

测试条件

最小值

典型值

最大值

单位

2.5

2.7

2.9

DVDD 下降

DVDD 上升

V_{DVDD_POR}

V

DVDD 电源POR 阈值

2.6

2.8

3

V_{DVDD_POR_}

100

mV

µs

DVDD POR 迟滞

上升至下降阈值

HYS

t_{DVDD_POR_D}

5

8

12.75

DVDD POR 抗尖峰脉冲时间

G

2

4

2.5

5

3

6

V_VCP- V_PVDD，下降，VCP_UV = 0b

V_VCP- V_PVDD，下降，VCP_UV = 1b

电荷泵欠压阈值

SPI 器件

V_{CP_UV, SPI}

V

电荷泵欠压阈值

H/W 器件

V_{CP_UV, H/W}

2

2.5

3

t_{CP_UV_DG}

V_{GS_CLP}

8

12.5

1.1

10

15

1.4

1

12.75

17

µs

V

电荷泵欠压抗尖峰脉冲时间

高侧驱动器V_GS保护钳位

1.75

1.2

V

_GH/Lx–V_SH/Lx，VGS_LVL = 0b

_GH/Lx–V_SH/Lx，VGS_LVL = 1b

V_{GS_LVL}

栅极电压监控阈值

0.8

V

t_{GS_FLT_DG}

t_{GS_HS_DG}

1.5

2

2.75

µs

ns

V_GS故障监控抗尖峰脉冲时间

V_GS握手监控抗尖峰脉冲时间

210

96

2

VGS_TDRV = 00b

VGS_TDRV = 01b

VGS_TDRV = 10b

VGS_TDRV = 11b

80

1.5

120

2.5

4.75

9

V_GS和V_DS监控消隐时间

SPI 器件

t_{DRIVE, SPI}

µs

3.25

7.5

4

8

V_GS和V_DS监控消隐时间

H/W 器件

t_{DRIVE, H/W}

3.25

4

4.75

VDS_LVL = 0000b

VDS_LVL = 0001b

VDS_LVL = 0010b

VDS_LVL = 0011b

VDS_LVL = 0100b

VDS_LVL = 0101b

VDS_LVL = 0110b

VDS_LVL = 0111b

VDS_LVL = 1000b

VDS_LVL = 1001b

VDS_LVL = 1010b

VDS_LVL = 1011b

VDS_LVL = 1100b

VDS_LVL = 1101b

VDS_LVL = 1110b

VDS_LVL = 1111b

VDS 六电平输入1

VDS 六电平输入2

VDS 六电平输入3

VDS 六电平输入4

VDS 六电平输入5

VDS 六电平输入6

0.04

0.06

0.08

0.10

0.12

0.14

0.16

0.18

0.27

0.36

0.45

0.54

0.63

0.9

0.06

0.08

0.10

0.12

0.14

0.16

0.18

0.2

0.3

0.4

0.5

0.6

0.7

1

0.08

0.10

0.12

0.14

0.16

0.18

0.20

0.22

0.33

0.44

0.55

0.66

0.77

1.1

V_DS过流保护阈值

SPI 器件

V_{DS_LVL, SPI}

V

1.26

1.8

1.4

2

1.54

2.2

0.04

0.08

0.18

0.45

0.9

0.06

0.10

0.2

0.5

1

0.08

0.12

0.22

0.55

1.1

V_DS过流保护阈值

H/W 器件

V_{DS_LVL, H/W}

V

禁用

14

Submit Document Feedback

Product Folder Links: DRV8705-Q1

DRV8705-Q1

ZHCSKQ7A –MAY 2020 –REVISED APRIL 2021

www.ti.com.cn

4.9V ≤V_PVDD≤37V，–40°C ≤T_J≤150°C（除非另有说明）。V_PVDD= 13.5V 且T_J= 25°C 时，适用典型限值。

参数

测试条件

最小值

0.75

1.5

典型值

最大值

单位

VDS_DG = 00b

VDS_DG = 01b

VDS_DG = 10b

VDS_DG = 11b

1

2

4

8

1.5

2.5

V_DS过流保护抗尖峰脉冲时间

SPI 器件

t_{DS_DG, SPI}

µs

3.25

7.5

4.75

9

V_DS过流保护抗尖峰脉冲时间

H/W 器件

t_{DS_DG, H/W}

3.25

4

4.75

µs

3

上拉电流

下拉电流

I_OLD

mA

离线诊断电流源

22

10

150

20

170

20

50

100

25

VDS_LVL = 1.4V，V_PVDD≤18V

VDS_LVL = 1.4V，V_PVDD≤37V

VDS_LVL = 2V，V_PVDD≤18V

VDS_LVL = 2V，V_PVDD≤37V

T_J上升

kΩ

°C

R_OLD

离线开路负载电阻检测阈值

50

T_OTW

T_HYS

T_OTSD

T_HYS

130

150

170

热警告温度

热警告迟滞

热关断温度

热关断迟滞

190

T_J上升

6.6 时序要求

最小值

标称值

最大值

单位

t_SCLK

100

ns

SCLK 最小周期

t_SCLKH

50

25

ns

SCLK 最短高电平时间

SCLK 最短低电平时间

SDI 输入数据设置时间

SDI 输入数据保持时间

SDO 输出数据延迟时间(C_L= 20 pF)

nSCS 输入设置时间

t_SCLKL

t_{SU_SDI}

t_{H_SDI}

t_{D_SDO}

t_{SU_nSCS}

t_{H_nSCS}

t_{HI_nSCS}

t_{EN_nSCS}

t_{DIS_nSCS}

30

25

nSCS 输入保持时间

450

nSCS 最短高电平时间

50

启用延迟时间（nSCS 低电平至SDO 有效）

禁用延迟时间（nSCS 高电平至SDO 高阻态）

Submit Document Feedback

15

Product Folder Links: DRV8705-Q1

DRV8705-Q1

ZHCSKQ7A –MAY 2020 –REVISED APRIL 2021

www.ti.com.cn

6.7 时序图

t_{HI_nSCS}t_{SU_nSCS}

t_{H_nSCS}

nSCS

t_CLK

SCLK

t_CLKH

t_CLKL

X

MSB

LSB

X

SDI

t_{SU_SDI}

t_{H_SDI}

Z

MSB

LSB

Z

SDO

t_{D_SDO}

t_{DIS_nSCS}

t_{EN_nSCS}

图6-1. SPI 时序图

6.8 典型特性

6

5

4

3

2

1

6

V_PVDD= 5 V

V_PVDD= 13.5 V

V_PVDD= 37 V

V_DRAIN= 5 V

V_DRAIN= 13.5 V

V_DRAIN= 37 V

5

4

3

2

1

0

-40 -20

0

20

Junction Temperature (°C)

40

60

80 100 120 140 160

-40 -20

0

20

Junction Temperature (°C)

40

60

80 100 120 140 160

D001

D002

图6-2. PVDD 睡眠电流

图6-3. DRAIN 睡眠电流

1.4

1.3

1.2

1.1

1

3

2.9

2.8

2.7

2.6

2.5

2.4

V_PVDD= 5 V

V_PVDD= 13.5 V

V_PVDD= 37 V

0.9

0.8

0.7

0.6

-40 -20

0

20

Junction Temperature (°C)

40

60

80 100 120 140 160

-40 -20

0

20

Junction Temperature (°C)

40

60

80 100 120 140 160

D003

D004

图6-4. DVDD 睡眠电流

图6-5. PVDD 运行电流

16

Submit Document Feedback

Product Folder Links: DRV8705-Q1

DRV8705-Q1

ZHCSKQ7A –MAY 2020 –REVISED APRIL 2021

www.ti.com.cn

180

170

160

150

140

130

120

110

100

2.2

2.15

2.1

V_DRAIN= 5 V

V_DRAIN= 13.5 V

V_DRAIN= 37 V

2.05

2

-40 -20

0

20

40

Junction Temperature (°C)

60

80 100 120 140 160

-40 -20

0

20

40

Junction Temperature (°C)

60

80 100 120 140 160

D006

D005

图6-7. DVDD 运行电流

图6-6. DRAIN 运行电流

70

65

60

55

50

45

40

35

30

25

20

15

10

5

70

65

60

55

50

45

40

35

30

25

20

15

10

5

1 mA

4 mA

8 mA

16 mA

31 mA

62 mA

1 mA

4 mA

8 mA

16 mA

31 mA

62 mA

0

-40 -20

0

20

Junction Temperature (°C)

40

60

80 100 120 140 160

-40 -20

0

20

Junction Temperature (°C)

40

60

80 100 120 140 160

D007

D008

V_PVDD= 13.5V

图6-8. 高侧栅极驱动器拉电流

图6-9. 高侧栅极驱动器灌电流

70

65

60

55

50

45

40

35

30

25

20

15

10

5

75

70

65

60

55

50

45

40

35

30

25

20

15

10

5

1 mA

4 mA

8 mA

16 mA

31 mA

62 mA

1 mA

4 mA

8 mA

16 mA

31 mA

62 mA

0

-40 -20

0

20

Junction Temperature (°C)

40

60

80 100 120 140 160

-40 -20

0

20

Junction Temperature (°C)

40

60

80 100 120 140 160

D009

D010

V_PVDD= 13.5V

图6-10. 低侧栅极驱动器拉电流

图6-11. 低侧栅极驱动器灌电流

Submit Document Feedback

17

Product Folder Links: DRV8705-Q1

DRV8705-Q1

ZHCSKQ7A –MAY 2020 –REVISED APRIL 2021

www.ti.com.cn

7 详细说明

7.1 概述

DRV8705-Q1 是一款集成式 H 桥智能栅极驱动器，适用于有刷直流电机应用。此器件具有两个半桥栅极驱动器，

能够驱动高侧和低侧 N 沟道功率 MOSFET。DRV8705-Q1 可使用集成式倍增电荷泵（针对高侧）和线性稳压器

（针对低侧）生成合适的栅极驱动电压。此栅极驱动器支持高达 62 mA 的峰值栅极驱动拉电流和 62 mA 的峰值

栅极驱动灌电流。此器件支持4.9V 至37V 的宽工作电源电压范围。

DRV8705-Q1 基于智能栅极驱动架构(SGD)，可降低系统成本并提高可靠性。SGD 架构可优化死区时间以避免出

现击穿问题，通过可调栅极驱动电流并使用 MOSFET 压摆率控制方法灵活地降低电磁干扰 (EMI)，而且可通过

V_DS和 V_GS监控器来防止漏源极和栅极短路问题。强下拉电路有助于防止 dV/dt 栅极寄生耦合的发生。可通过可

调输出栅极驱动器控制外部 MOSFET 转换。栅极驱动器峰值拉电流可配置为 0.5 mA 至 62 mA 之间的值。栅极

驱动器峰值灌电流可配置为0.5 mA 至62 mA 之间的值。

DRV8705-Q1 可使用 3.3V 或 5V 外部控制器 (MCU) 运行。专用的 DVDD 引脚允许为器件数字内核提供外部电

源，并且数字输出以控制器 I/O 电压为基准。它通过 SPI 总线与外部控制器进行通信，从而管理配置设置和诊断

反馈。此器件还具有一个 AREF 引脚，允许将分流放大器基准电压关联到外部控制器 ADC 的基准电压。分流放

大器输出也被钳位到AREF 引脚电压，从而保护控制器的输入免受过电压尖峰的影响。

DRV8705-Q1 具有一系列诊断和保护特性，用于在运行前监控系统的状态并防止系统运行期间出现故障。此类功

能包括适用于电源和电荷泵的欠压和过压监控、适用于外部 MOSFET 的 V_DS过流和 V_GS栅极故障监控、离线开

路负载和短路检测，以及内部热警告和热关断保护功能。电流分流放大器可用于监控系统的负载电流。

18

Submit Document Feedback

Product Folder Links: DRV8705-Q1

DRV8705-Q1

ZHCSKQ7A –MAY 2020 –REVISED APRIL 2021

www.ti.com.cn

7.2 功能方框图

V_BAT

PVDD

VCP

Power Supplies

V_CP

V_BAT

DRAIN

1 µF

V_DRAIN

V_CP

GHx

≥ 10 …F 0.1 …F

Doubler

Charge

Pump

CPH

CPL

HS

V_DS

V_GS

SHx

0.1 µF

V_GVDD

V_DS

GLx

Regulator

LS

V_CC

DVDD

GND

V_GS

V_DVDD

SLx

1 …F

Gate Driver

V_DVDD

DRVOFF

nSLEEP

IN1/EN

nHIZ1

V_DVDD

V_AREF

SP

SN

Digital

Core

+

-

Control

Inputs

V_AREF

Ref/k

IN2/PH

nHIZ2

SO

Blank

S&H

V_CC

AREF

V_AREF

Control

V_DVDD

0.1 …F

V_DVDD

nSCS

SCLK

SDI

Configure

Diagnostic

Protection

AGND

V_CC

Shunt Amplifier

R_nFAULT

SPI

nFAULT

SDO

图7-1. DRV8705S-Q1 功能方框图

Submit Document Feedback

19

Product Folder Links: DRV8705-Q1

DRV8705-Q1

ZHCSKQ7A –MAY 2020 –REVISED APRIL 2021

www.ti.com.cn

V_BAT

PVDD

VCP

Power Supplies

V_CP

V_BAT

DRAIN

GHx

1 µF

≥ 10 …F 0.1 …F

V_DRAIN

V_CP

Doubler

Charge

Pump

CPH

CPL

HS

V_DS

V_GS

SHx

GLx

SLx

0.1 µF

V_GVDD

V_DS

Regulator

LS

V_CC

DVDD

GND

V_GS

V_DVDD

1 …F

Gate Driver

V_DVDD

DRVOFF

nSLEEP

IN1/EN

nHIZ1

V_DVDD

V_AREF

SP

SN

Digital

Core

+

-

Control

Inputs

V_AREF

Ref/k

IN2/PH

nHIZ2

SO

V_CC

0.1 …F

AREF

V_AREF

Control

V_DVDD

GAIN

VDS

Configure

Diagnostic

Protection

AGND

4-Level

6-Level

4-Level

V_CC

Shunt Amplifier

R_nFAULT

IDRIVE

MODE

nFAULT

图7-2. DRV8705H-Q1 功能方框图

20

Submit Document Feedback

Product Folder Links: DRV8705-Q1

DRV8705-Q1

ZHCSKQ7A –MAY 2020 –REVISED APRIL 2021

www.ti.com.cn

7.3 特性说明

7.3.1 外部元件

表7-1 列出了推荐用于此器件的外部元件。

表7-1. 推荐的外部元件

引脚1

引脚2

元件

推荐

C_PVDD1

PVDD

GND

0.1 µF、低ESR、PVDD 额定的陶瓷电容器。

大于或等于10 µF、PVDD 额定的局部大容量电容

器。

C_PVDD2

PVDD

(1)

C_DVDD

DVDD

AREF

VCP

GND

1.0 μF、6.3V、低ESR 陶瓷电容器

0.1 μF、6.3V、低ESR 陶瓷电容器

1 μF、16V、低ESR 陶瓷电容器

0.1 µF、低ESR、PVDD 额定的陶瓷电容器

上拉电阻器，I_OD≤5 mA

(1)

C_AREF

C_VCP

C_FLY

PVDD

CPL

CPH

R_nFAULT

VCC⁽²⁾

nFAULT

(1) 建议使用局部旁路电容器来降低外部低压电源的噪声。如果另一个旁路电容器靠近用于外部低压电源

的器件，并且电源上的噪声很小，则可以选择移除该元件。

(2) VCC 不是器件上的引脚，而是外部低压电源上的引脚。

7.3.2 器件接口类型

DRV8705-Q1 系列器件支持两种不同的接口模式（SPI 和硬件模式），使终端应用的设计更灵活或简单。这两种

接口模式共享相同的四个引脚，以在不同的版本之间实现引脚对引脚兼容。因此，应用设计人员可以使用一个接

口版本进行评估，然后只需对其设计进行极少的修改即可切换到另一个版本。

7.3.2.1 串行外设接口(SPI)

SPI 器件型号支持串行通信总线，从而在外部控制器与 DRV8705-Q1 之间进行数据的发送和接收。因此，外部控

制器可配置器件设置并读取详细的故障信息。该接口是一种使用SCLK、SDI、SDO 和nSCS 引脚的四线接口。

• nSCS 引脚是片选输入引脚。此引脚上的逻辑低电平信号可支持SPI 通信。

• SCLK 引脚是一个输入引脚，它接受时钟信号以确定何时在SDI 和SDO 上捕获和传播数据。

• SDI 引脚是数据输入引脚。

• SDO 引脚是数据输出引脚。SDO 引脚使用以DVDD 输入为基准的推挽式输出结构。

更多有关SPI 的信息，请参阅SPI 接口一节。

7.3.2.2 硬件(H/W)

硬件接口器件将四个SPI 引脚转换为四个可通过电阻配置的输入，即GAIN、VDS、IDRIVE 和MODE。这样，应

用设计人员可通过将引脚连接为逻辑高电平或逻辑低电平，或使用简单的上拉或下拉电阻，对常用的器件设置进

行配置。因此，外部控制器不再需要SPI 总线。一般故障信息仍可通过nFAULT 引脚获得。

硬件接口设置在器件上电时锁存，可通过以下方式重新配置：使用 nSLEEP 引脚将器件置于睡眠模式，更改设

置，然后通过nSLEEP 重新启用器件。

• GAIN 引脚可配置电流分流放大器增益。

• VDS 引脚可配置V_DS过流监控器的电压阈值。

• IDRIVE 引脚可配置栅极驱动电流强度。

• MODE 引脚可配置PWM 输入控制模式。

更多有关硬件接口的信息，请参阅引脚图一节。

7.3.3 输入PWM 模式

DRV8705-Q1 具有多种输入 PWM 模式，可支持不同的控制方案和输出负载配置。栅极驱动器输出可以通过

IN1/EN、IN2/PH 和 nHIZx 输入引脚进行控制。对于 SPI 器件型号，也可以通过 S_IN1/EN、S_IN2/PH 和

Submit Document Feedback

21

Product Folder Links: DRV8705-Q1

DRV8705-Q1

ZHCSKQ7A –MAY 2020 –REVISED APRIL 2021

www.ti.com.cn

S_nHIZx 寄存器设置来控制输出。PWM 模式通过 SPI 寄存器设置 BRG_MODE（对于 SPI 器件型号）和 MODE

引脚（对于H/W 器件型号）进行设置。下面列出了这些模式以及相关功能说明的其他详细信息。

表7-2. 输入PWM 模式

PWM 模式

节7.3.3.1

SPI 接口(BRG_MODE)

H/W 接口（模式引脚）

1 级

00b

01b (PH/EN)

10b (PWM)

11b

2 级(PH/EN)

3 级(PWM)

4 级

节7.3.3.2

节7.3.3.3

7.3.3.1 半桥控制

在半桥控制中，每个半桥栅极驱动器都可通过相应的 IN1/EN、IN2/PH 和 nHIZx 输入引脚单独进行控制。nHIZx

信号优先于 IN1/EN 和 IN2/PH 信号。对于半桥控制，可参考 INx 标识符。DRV8705-Q1 在内部处理高侧和低侧

开关之间死区时间的生成，以使单个PWM 输入能够控制每个半桥。

DRV8705-Q1 允许通过 nHIZx 引脚将每个半桥栅极驱动器独立设置为高阻态。如果不需要此功能，则应将 nHIZx

引脚连接到DVDD。

在 SPI 器件型号上，IN1/EN、IN2/PH、HIZ1 和 HIZ2 信号也可以通过 SPI 寄存器进行控制。IN1/EN 和 IN2/PH

SPI 控制可以通过 IN1/EN_MODE 和IN2/PH_MODE 寄存器设置进行启用。信号通过 S_IN1/EN 和S_IN2/PH 寄

存器设置进行控制。HIZ1 信号是 nHIZ1 引脚和 S_HIZ1 寄存器设置的逻辑“或”。HIZ2 信号是 nHIZ2 引脚和

S_HIZ2 寄存器设置的逻辑“或”。

表7-3. 半桥控制（BRG_MODE = 00b 或MODE = 1 级）

nHIZx

INx

GHx

GLx

SHx

Z

0

1

X

L

0

L

H

L

1

H

L

H

Half-Bridge

PWM Control

INx

MCU PWM

MCU GPIO

nHIZx

图7-3. 半桥控制

7.3.3.2 H 桥控制

在H 桥控制中，两个半桥栅极驱动器均可作为H 桥栅极驱动器通过IN1/EN 和IN2/PH 输入引脚进行控制。

H 桥模式有两种输入控制方案，可通过 SPI BRG_MODE 寄存器设置或 H/W MODE 引脚进行配置。PH/EN 模式

允许使用由一个 PWM 信号和一个 GPIO 信号控制的速度/方向类型接口来控制 H 桥。PWM 模式允许使用更高级

的方案来控制 H 桥，该方案通常需要两个 PWM 信号。因此，如有需要，H 桥驱动器可进入四种不同的输出状

态，以获得额外的控制灵活性。

在 PH/EN 和 PWM 模式下，默认的有源续流模式都是低侧有效。SPI 器件型号允许通过 BRG_FW 寄存器设置来

配置续流状态。此设置可用于修改低侧或高侧有源续流之间的桥接。

在H 桥控制模式下，nHIZx 引脚和 S_HIZx 寄存器功能被禁用。nHIZx 引脚可保持断开或连接到GND。H 桥可通

过PWM 控制模式、DRVOFF 引脚或SPI 器件上的EN_DRV 寄存器设置设为高阻态(Hi-Z) 。

表7-4. PH/EN H 桥控制（BRG_MODE = 01b 或MODE = 2 级）

IN1/EN

IN2/PH BRG_FW

GH1

GL1

GH2

GL2

SH1

SH2

说明

0

X

0b

1b

L

H

L

H

L

低侧有源续流

高侧有源续流

H

L

H

L

H

22

Submit Document Feedback

Product Folder Links: DRV8705-Q1

DRV8705-Q1

ZHCSKQ7A –MAY 2020 –REVISED APRIL 2021

www.ti.com.cn

表7-4. PH/EN H 桥控制（BRG_MODE = 01b 或MODE = 2 级） (continued)

IN1/EN

IN2/PH BRG_FW

GH1

GL1

GH2

GL2

SH1

SH2

说明

1

0

1

X

L

H

L

H

驱动器SH2 →SH1（反向）

驱动器SH1 →SH2（正向）

H

L

H

L

H-Bridge

PH/EN

Control

IN1/EN

IN2/PH

MCU PWM

MCU GPIO

图7-4. H 桥PH/EN 控制

表7-5. PWM H 桥控制（BRG_MODE = 10b 或MODE = 3 级）

IN1/EN

IN2/PH BRG_FW

GH1

GL1

GH2

GL2

SH1

SH2

说明

0

1

0

1

0

1

X

L

Z

二极管续流（滑行）

驱动器SH2 →SH1（反向）

驱动器SH1 →SH2（正向）

低侧有源续流

L

H

L

H

X

H

L

H

L

0b

1b

L

H

L

H

L

H

L

H

L

H

高侧有源续流

H-Bridge

PWM Mode

Control

IN1/EN

IN2/PH

MCU PWM

图7-5. H 桥PWM 控制

7.3.3.3 分离式HS 和LS 螺线管控制

在分离式 HS 和LS 螺线管控制模式下，只有GH1 和GL2 栅极驱动器输出处于运行状态。GH1 输出通过 IN1/EN

进行控制，而 GL2 输出通过 IN2/PH 进行控制。此模式允许将 H 桥配置为驱动互相对着的高侧和低侧外部

MOSFET 之间的浮动螺线管负载。

在分立式 HS 和LS 控制模式下，nHIZx 引脚和 S_HIZx 寄存器功能被禁用。nHIZx 引脚可保持断开或接地。H 桥

可通过DRVOFF 引脚或SPI 器件上的EN_DRV 寄存器设置设为高阻态(Hi-Z) 。

表7-6. 分离式HS 和LS 控制（BRG_MODE = 11b 或MODE = 4 级）

IN1/EN

IN2/PH

GH1

GL1

GH2

GL2

说明

0

1

X

0

1

L

X

非运行

禁用螺线管

H

X

启用螺线管

X

L

螺线管PWM 关闭

螺线管PWM 开启

X

H

Submit Document Feedback

23

Product Folder Links: DRV8705-Q1

DRV8705-Q1

ZHCSKQ7A –MAY 2020 –REVISED APRIL 2021

www.ti.com.cn

GH1

SH1

SH2

GL2

IN1/EN

IN2/PH

MCU GPIO

MCU PWM

Split HS/LS

Control

GL1 and GH2

Disabled

图7-6. 分离式HS 和LS PWM 控制

7.3.4 智能栅极驱动器

DRV8705-Q1 采用先进的可调节浮动智能栅极驱动器架构，可实现出色的 MOSFET 控制和强大的开关性能。

DRV8705-Q1 提供用于压摆率控制的驱动器功能，并具有驱动器状态机，可用于死区时间握手、dV/dt 栅极寄生

耦合预防和MOSFET 栅极故障检测。

智能栅极驱动器核心功能：

• 栅极驱动器功能方框图

• 压摆率控制(IDRIVE)

• 栅极驱动状态机(TDRIVE)

表7-7. 智能栅极驱动器术语说明

核心功能

术语

说明

用于可调MOSFET 压摆率控制的可编程栅极驱动拉电流。使用IDRVP_x 控制寄存器或IDRIVE 引

脚进行配置。

I_DRVP

用于可调MOSFET 压摆率控制的可编程栅极驱动灌电流。使用IDRVN_x 控制寄存器或IDRIVE 引

脚进行配置。

I_DRVN

I_HOLD

非开关期间的固定栅极驱动器保持上拉电流。

非开关期间的固定栅极驱动器强下拉电流。

IDRIVE/TDRIVE

I_STRONG

I

_HOLD或I_STRONG之前的I_DRVP/N驱动电流持续时间。还提供V_GS和V_DS故障监控消隐周期。使用

t_DRIVE

VGS_TDRV_x 控制寄存器进行配置。

t_PD

从逻辑控制信号到栅极驱动器输出变化的传播延迟。

t_DEAD

高侧和低侧开关转换之间的体二极管导通周期。使用TDEAD_x 控制寄存器进行配置。

7.3.4.1 功能方框图

图7-7 显示了半桥栅极驱动器架构的简要功能方框图。栅极驱动器块提供各种功能以实现MOSFET 控制、反馈和

保护。这些功能包括具有可调驱动电流的互补推挽式高侧和低侧栅极驱动器、控制逻辑电平转换器、V_DS和 V_GS

反馈比较器、高侧齐纳钳位以及无源和有源下拉电阻。

24

Submit Document Feedback

Product Folder Links: DRV8705-Q1

DRV8705-Q1

ZHCSKQ7A –MAY 2020 –REVISED APRIL 2021

www.ti.com.cn

V_BAT

DRAIN

Handshaking

+

^GSœ

V

High-Side Gate Driver

V_VCPV_VCP

I_DRVP

I_HOLD

GHx

SHx

Level

Shifter

I_STRONG

I_DRVN

V_DRAIN

+

V

^DSœ

Overcurrent Detector

Handshaking

Digital Core

+

^GSœ

Low-Side Gate Driver

V_GVDDV_GVDD

I_DRVP

I_HOLD

GLx

Level

Shifter

I_STRONG

I_DRVN

SLx

V_SHx

+

^DSœ

V

GND

Overcurrent Detector

图7-7. 栅极驱动器功能方框图

7.3.4.2 压摆率控制(IDRIVE)

智能栅极驱动架构的IDRIVE 组件实现了可调节的栅极驱动电流控制，可调整外部 MOSFET V_DS压摆率。实现此

目标的方法是为内部栅极驱动器架构实施可调节的上拉(I_DRVP) 和下拉(I_DRVN) 电流源。

外部 MOSFET V_DS压摆率是用于优化辐射和传导发射、二极管反向恢复、dV/dt 栅极寄生耦合以及半桥开关节点

上的过压或欠压瞬态的关键因素。IDRIVE 的工作原理是，V_DS压摆率主要取决于 MOSFET Q_GD或米勒充电区域

中提供的栅极电荷（或栅极电流）的速率。通过让栅极驱动器调节栅极电流，可以有效地控制外部功率 MOSFET

的压摆率。

IDRIVE 允许DRV8705-Q1 通过IDRVP_x 和IDRVN_x SPI 寄存器或H/W 接口器件上的IDRIVE 引脚动态地更改

栅极驱动器电流设置。该器件为拉电流和灌电流提供了介于0.5 mA 和62 mA 范围之间的 16 种设置值，如表7-8

所示。在 t_DRIVE持续时间内可使用峰值栅极驱动电流。在 MOSFET 进行开关并且 t_DRIVE持续时间结束后，对于

上拉的拉电流，栅极驱动器将切换到保持电流(I_HOLD)，以便在短路条件下限制输出电流，并提高驱动器的效率。

表7-8. IDRIVE 拉电流(I_DRVP) 和灌电流(I_DRVN

)

IDRVP_x/IDRVN_x

拉电流/灌电流(mA)

0000b

0.5

1

0001b

0010b

2

0011b

3

Submit Document Feedback

25

Product Folder Links: DRV8705-Q1

DRV8705-Q1

ZHCSKQ7A –MAY 2020 –REVISED APRIL 2021

www.ti.com.cn

表7-8. IDRIVE 拉电流(I_DRVP) 和灌电流(I_DRVN

(continued)

)

IDRVP_x/IDRVN_x

拉电流/灌电流(mA)

0100b

4

0101b

6

0110b

8

0111b

12

16

20

24

28

31

40

48

62

1000b

1001b

1010b

1011b

1100b

1101b

1110b

1111b

7.3.4.3 栅极驱动状态机(TDRIVE)

智能栅极驱动架构的TDRIVE 元件是一个集成的栅极驱动状态机，可提供自动死区时间插入、dV/dt 栅极寄生耦合

预防和MOSFET 栅极故障检测等功能。

TDRIVE 状态机的第一个作用是自动死区时间握手。死区时间是外部高侧和低侧MOSFET 开关期间体二极管导通

的一段时间，旨在防止发生任何跨导或击穿。DRV8705-Q1 使用 V_GS监控器来实施断路，然后通过测量外部

MOSFET V_GS电压来确定正确启用外部 MOSFET 的时间，从而建立死区时间方案。该方案使栅极驱动器能够针

对系统变化（例如温度漂移、老化、电压波动和外部 MOSFET 参数变化）来调整死区时间。如有需要，可插入一

个额外的固定数字死区时间(t_{DEAD_D})，并可通过SPI 寄存器对其进行调整。

第二个作用侧重于防止dV/dt 栅极电荷寄生耦合。为实现这一点，每当半桥中相反状态的MOSFET 开关时可启用

栅极强下拉电流 (I_STRONG)。当半桥开关节点快速转换时，使用此功能可以消除耦合到外部 MOSFET 栅极中的寄

生电荷。

第三个作用是实施栅极故障检测方案以检测栅极电压问题。这个方案用于检测引脚对引脚的焊接缺陷、MOSFET

栅极故障或者栅极卡在高电压或低电压的情况。为此，需使用 V_GS监控器在 t_DRIVE时间结束后测量栅极电压。如

果栅极电压没有达到适当的阈值，栅极驱动器将报告相应的故障情况。为确保不会检测到伪故障，应选择比

MOSFET 栅极充放电所需时间更长的 t_DRIVE时间。t_DRIVE时间不会影响 PWM 最小持续时间，如果收到另一个

PWM 命令，此时间将提前终止。

26

Submit Document Feedback

Product Folder Links: DRV8705-Q1

DRV8705-Q1

ZHCSKQ7A –MAY 2020 –REVISED APRIL 2021

www.ti.com.cn

V_INx

V_GSHx

I_GHx

t_PD

V_{GS_LVL}

t_{GS_HS_DG}+ t_DEAD

t_{DEAD_D}

t_DRIVE

I_HOLD

I_DRIVEP

I_DRIVEN

I_STRONG

V_{GS_LVL}

t_{GS_HS_DG}+ t_DEAD

t_{DEAD_D}

V_GSLx

t_DRIVE

I_HOLD

I_DRIVEP

I_GLx

I_DRIVEN

I_STRONG

V_SHx

图7-8. TDRIVE 状态机

7.3.5 倍增（单级）电荷泵

外部 MOSFET 的高侧栅极驱动电压是使用倍增电荷泵产生的，而该电荷泵采用 PVDD 电压电源输入端运行。该

电荷泵使高侧栅极驱动器能够在宽输入电源电压范围内相对于源极电压适当地偏置外部N 沟道MOSFET。电荷泵

输出经过调节可保持相对于 V_PVDD的固定电压，并支持15 mA 的平均输出电流能力。电荷泵会受到持续监控以确

定是否发生欠压事件，从而防止MOSFET 出现驱动不足的情况。

电荷泵会被调节到 PVDD 引脚电压，因此该器件不支持 PVDD 和 DRAIN 引脚之间过大的电压差，这些电压差应

该受到限制。

电荷泵需要在 PVDD 和 VCP 引脚之间放置一个低 ESR、1 µF、16V 陶瓷电容器（推荐使用 X5R 或 X7R）作为

储能电容器。此外，还需要在CPH 和CPL 引脚之间放置一个低 ESR、100 nF、PVDD 额定的陶瓷电容器（推荐

使用X5R 或X7R）作为飞跨电容器。

Submit Document Feedback

27

Product Folder Links: DRV8705-Q1

DRV8705-Q1

ZHCSKQ7A –MAY 2020 –REVISED APRIL 2021

www.ti.com.cn

PVDD

VCP

1 …F

CPH

PVDD

Charge

Pump

Control

100 nF

CPL

图7-9. 电荷泵架构

7.3.6 低侧差分电流分流放大器

DRV8705-Q1 集成了一个高性能的低侧双向电流分流放大器，可在外部半桥中使用分流电阻进行电流测量。通常

会通过测量电流来实施过流保护、外部扭矩控制或通过外部控制器进行换向。电流分流放大器具有如下特性：可

编程增益、单向和双向支持、输出消隐和采样保持开关，以及可通过专用电压基准引脚 (AREF) 来设置放大器输

出的中点偏置电压。图7-10 中显示了一个简化版方框图。SP 应连接到分流电阻的正极端子，SN 应连接到分流电

阻的负极端子。如果未使用放大器，则 AREF、SN、SP 输入可连接到 AGND，AGND 可连接到 PCB GND，而

SO 输出可保持悬空。

AREF

-

R_REF1

+

R_REF2

R_GAIN

AGND

SPx

R_IN

+

SOx

Blank

I_L

R_SHUNT

S&H

-

SNx

R_IN

R_GAIN

图7-10. 放大器简化版方框图

放大器可通过 AREF 引脚产生输出电压偏置。AREF 引脚连接到分压器网络、缓冲器，然后设置差分放大器的输

出电压偏置。在SPI 器件型号上，可通过 CSA_GAIN 寄存器设置来配置增益，并通过 CSA_DIV 来配置参考分压

比。在H/W 器件型号上，参考分压比固定为V_AREF/ 2。需要通过GAIN 引脚来配置增益。

最后，放大器具有输出消隐或采样保持开关。只有 SPI 器件型号具有该特性。输出开关可在 PWM 开关期间用于

断开放大器输出以降低输出噪声（消隐），如果在高侧或低侧配置中使用了分流器，该开关还可在电机制动期间

用于保持输出值（采样保持）。可通过 CSA_BLK_SEL 寄存器设置将消隐电路设为在有源半桥（半桥 1 或半桥

2）上触发。可通过 CSA_BLK 寄存器设置来配置消隐周期。可通过 CSA_SH_EN 寄存器设置来启用采样保持电

28

Submit Document Feedback

Product Folder Links: DRV8705-Q1

DRV8705-Q1

ZHCSKQ7A –MAY 2020 –REVISED APRIL 2021

www.ti.com.cn

路。运行时，只要驱动器进入高侧或低侧制动状态，便会触发采样保持。为了利用消隐或采样保持功能，需要通

过一个输出保持电容器在放大器断开连接时稳定其输出。通常建议将该电容器置于 RC 滤波器配置中的串联电阻

之后，以限制直接在放大器输出端看到的直接电容。

V_INx

t_BLK

V_GSHx

t_BLK

V_GSLx

I_OUT

t_BLK

V_SO

图7-11. DRV8705-Q1 放大器消隐示例

图 7-11 显示了放大器消隐功能的一个示例。此功能可用于在开关转换期间将放大器输出设置为高阻态，但在默认

情况下不需要此功能。如果在 PWM 开关转换期间由于宽共模摆幅或接地漂移而产生噪声并干扰了放大器输出，

则此功能会很有用。如图所示，在 GHx 或 GLx 上进行转换后，消隐功能会将放大器输出禁用一段时间。该时间

段取决于通过CSA_BLK 寄存器设置进行配置的t_BLK设置。

V_EN

V_GSL1

V_GSL2

I_OUT

t_S&H

V_SO

图7-12. DRV8705-Q1 放大器采样保持示例

图7-12 显示了放大器采样保持功能的一个示例。当电流在H 桥中再循环时，可使用此功能将放大器输出设置为高

阻态，但在默认情况下不需要此功能。如果分流电阻配置在 H 桥的低侧或高侧，在电流再循环期间电流信息丢失

的情况下，此功能会很有用。如图所示，由于输出电容器将保持充电状态，采样保持功能将使放大器输出保持先

前的状态。当H 桥退出再循环状态时，放大器将恢复正常运行。

7.3.7 引脚图

本节介绍了所有数字输入和输出引脚的I/O 结构。

Submit Document Feedback

29

Product Folder Links: DRV8705-Q1

DRV8705-Q1

ZHCSKQ7A –MAY 2020 –REVISED APRIL 2021

www.ti.com.cn

7.3.7.1 逻辑电平输入引脚（DRVOFF，IN1/EN，IN2/PH，nHIZx，nSLEEP，nSCS，SCLK，SDI）

DVDD

R_PD

图7-13. 输入引脚结构

DVDD

R_PU

图7-14. 输入引脚结构(nSCS)

7.3.7.2 逻辑电平推挽输出(SDO)

DVDD

图7-15. 推挽输出结构(SDO)

7.3.7.3 逻辑电平开漏输出(nFAULT)

DVDD

R_PU

图7-16. 开漏输出结构(nFAULT)

30

Submit Document Feedback

Product Folder Links: DRV8705-Q1

DRV8705-Q1

ZHCSKQ7A –MAY 2020 –REVISED APRIL 2021

www.ti.com.cn

7.3.7.4 四电平输入（GAIN）

+

DVDD

œ

R_PU

R_QPU

+

œ

R_PD

R_QPD

+

œ

图7-17. 四电平输入结构（GAIN，MODE）

7.3.7.5 六电平输入（IDRIVE，VDS）

+

œ

+

DVDD

œ

R_PU

R_SPU

+

œ

R_PD

R_SPD

+

œ

+

œ

图7-18. 六电平输入结构（IDRIVE，VDS）

7.3.8 保护和诊断

7.3.8.1 栅极驱动器禁用和启用（DRVOFF 和EN_DRV）

DRV8705-Q1 通过DRVOFF 引脚禁用专用驱动器。对DRVOFF 进行置位后，无论引脚或SPI 输入如何，都将启

用栅极驱动器下拉。

在SPI 器件型号上，EN_DRV 功能用于受控的上电序列。器件上电后，栅极驱动器保持禁用状态，直到EN_DRV

寄存器位被置位。这样便可以让系统在启用栅极驱动器之前上电并执行配置序列。H/W 器件不具有此功能，驱动

器将在上电后自动启用。

7.3.8.2 故障复位(CLR_FLT)

DRV8705-Q1 提供了特定序列来清除驱动器的故障条件并恢复运行。此功能通过 CLR_FLT 寄存器位提供。若要

清除故障报告，必须在故障条件消失后对 CLR_FLT 寄存器位进行置位。置位后，驱动器将清除故障并复位

CLR_FLT 寄存器位。该功能仅适用于 SPI 器件型号。在 H/W 器件型号上，一旦该条件消失，所有故障都将自动

恢复。

7.3.8.3 DVDD 逻辑电源上电复位(DVDD_POR)

在任何时候，如果 DVDD 引脚上的输入逻辑电源电压低于 V_{DVDD_POR}阈值的时间超过 t_{DVDD_POR_DG}时间，或

nSLEEP 引脚被置为低电平，则器件会进入其非运行状态，从而禁用栅极驱动器、电荷泵和保护监控器。当

DVDD 欠压条件消失或 nSLEEP 引脚被置位为高电平后，器件将恢复正常运行。在 DVDD 上电复位 (POR) 之

后，POR 寄存器位会被置位，直到发出CLR_FLT。

Submit Document Feedback

31

Product Folder Links: DRV8705-Q1

DRV8705-Q1

ZHCSKQ7A –MAY 2020 –REVISED APRIL 2021

www.ti.com.cn

7.3.8.4 PVDD 电源欠压监控器(PVDD_UV)

在任何时候，如果 PVDD 引脚上的电源电压低于 V_{PVDD_UV}阈值的时间超过 t_{PVDD_UV_DG}时间，则 DRV8705-Q1

会检测到 PVDD 欠压条件。检测到欠压条件后，将启用栅极驱动器下拉电阻，禁用电荷泵，并且 nFAULT 引脚、

FAULT 寄存器位和PVDD_UV 寄存器位会被置位。

在 SPI 器件型号上，PVDD 欠压监控器可以在通过 PVDD_UV_MODE 寄存器设置进行设定的两种不同模式下执

行恢复。

• 锁存故障模式：欠压条件消失后，仍会锁存故障状态且电荷泵保持禁用状态，直到发出CLR_FLT。

• 自动恢复模式：欠压条件消失后，nFAULT 引脚和FAULT 寄存器位将自动清零，且电荷泵将自动重新启用。

在发出CLR_FLT 之前，PVDD_UV 寄存器位将保持锁存状态。

在H/W 器件型号上，PVDD 欠压监控器将固定为自动恢复模式。

7.3.8.5 PVDD 电源过压监控器(PVDD_OV)

如果 PVDD 引脚上的电源电压高于 V_{PVDD_OV}阈值的时间超过 t_{PVDD_OV_DG}时间，则 DRV8705-Q1 会检测到

PVDD 过压条件，并根据 PVDD_OV_MODE 寄存器设置执行相应的操作。过压阈值和抗尖峰脉冲时间可通过

PVDD_OV_LVL 和PVDD_OV_DG 寄存器设置进行调整。

在 SPI 器件型号上，PVDD 过压监控器可以在通过 PVDD_OV_MODE 寄存器设置进行设定的四种不同模式下执

行响应和恢复。

• 锁存故障模式：检测到过压条件后，将启用栅极驱动器下拉电阻，并且nFAULT 引脚、FAULT 寄存器位和

PVDD_OV 寄存器位会被置位。过压条件消失后，仍会锁存故障状态，直到发出CLR_FLT。

• 自动恢复模式：检测到过压条件后，将启用栅极驱动器下拉电阻，并且nFAULT 引脚、FAULT 寄存器位和

PVDD_OV 寄存器位会被置位。过压条件消失后，nFAULT 引脚和FAULT 寄存器位将自动清零，驱动器将自

动重新启用。在发出CLR_FLT 之前，PVDD_OV 寄存器位将保持锁存状态。

• 仅警告报告模式：在WARN 和PVDD_OV 寄存器位中报告PVDD 过压条件。器件不会执行任何操作。在发出

CLR_FLT 之前，警告将保持锁存状态。

• 禁用模式：PVDD 过压监控器被禁用，不会响应或报告。

在H/W 器件型号上，PVDD 过压监控器被禁用。

7.3.8.6 VCP 电荷泵欠压锁定(VCP_UV)

在任何时候，如果VCP 引脚上的电压低于V_{VCP_UV}阈值的时间超过t_{VCP_UV_DG}时间，则DRV8705-Q1 会检测到

VCP 欠压条件。检测到欠压条件后，将启用栅极驱动器下拉电阻，并且 nFAULT 引脚、FAULT 寄存器位和

VCP_UV 寄存器位会被置位。欠压阈值可通过VCP_UV_LVL 寄存器设置进行调整。

在SPI 器件型号上，VCP 欠压监控器可以在通过VCP_UV_MODE 寄存器设置进行设定的两种不同模式下执行恢

复。

• 锁存故障模式：此外，会在锁存故障模式下禁用电荷泵。欠压条件消失后，仍会锁存故障状态且电荷泵保持禁

用状态，直到发出CLR_FLT。

• 自动恢复模式：欠压条件消失后，nFAULT 引脚和FAULT 寄存器位将自动清零，驱动器将自动重新启用。在

发出CLR_FLT 之前，VCP_UV 寄存器位将保持锁存状态。

在H/W 器件型号上，VCP 欠压监控器将固定为自动恢复模式，且阈值固定为2V。

7.3.8.7 MOSFET V_DS过流保护(VDS_OCP)

如果 V_DS过流比较器上的电压高于 V_{DS_LVL}的时间超过 t_{DS_DG}时间，则 DRV8705-Q1 会检测到 V_DS过流条件。

电压阈值和抗尖峰脉冲时间可通过 VDS_LVL 和 VDS_DG 寄存器设置进行调整。此外，在独立半桥和分离式

HS/LS PWM 控制（BRG_MODE = 00b、11b）中，可将器件配置为禁用所有半桥，或仅通过 VDS_IND 寄存器

设置来禁用发生了故障的相关半桥。

在 SPI 器件型号上，V_DS过流监控器可以在通过 VDS_MODE 寄存器设置进行设定的四种不同模式下执行响应和

恢复。

32

Submit Document Feedback

Product Folder Links: DRV8705-Q1

DRV8705-Q1

ZHCSKQ7A –MAY 2020 –REVISED APRIL 2021

www.ti.com.cn

• 锁存故障模式：检测到过流事件后，将启用栅极驱动器下拉电阻，并且nFAULT 引脚、FAULT 寄存器位和相

关的VDS 寄存器位会被置位。过流事件消失后，仍会锁存故障状态，直到发出CLR_FLT。

• 逐周期模式：检测到过流事件后，将启用栅极驱动器下拉电阻，并且nFAULT 引脚、FAULT 寄存器位和相关

的VDS 寄存器位会被置位。下一个PWM 输入将清除nFAULT 引脚和FAULT 寄存器位，并自动重新启用驱动

器。相关的VDS 寄存器位将保持置位状态，直到发出CLR_FLT。

• 仅警告报告模式：在WARN 和相关VDS 寄存器位中报告过流事件。器件不会执行任何操作。在发出

CLR_FLT 之前，警告将保持锁存状态。

• 禁用模式：V_DS过流监控器被禁用，不会响应或报告。

在H/W 器件型号上，V_DS过流模式固定为逐周期，t_{VDS_DG}固定为 4 µs。对于独立半桥和分离式 HS/LS PWM 控

制模式，会自动启用独立半桥关断功能。此外，可通过VDS 引脚多电平输入电平6 来禁用V_DS过流保护功能。

当发生 V_DS过流故障时，可配置栅极下拉电流，以便增加或减少禁用外部 MOSFET 的时间。这有助于避免在大

电流短路条件下关断速度过慢的问题。此设置通过 SPI 器件上的 VDS_IDRVN 寄存器设置进行配置。在硬件器件

上，此设置自动匹配已设定的I_DRVN电流。

7.3.8.8 栅极驱动器故障(VGS_GDF)

如果 V_GS电压越过 V_{GS_LVL}比较器电平的时间未超过 t_DRIVE时间，则 DRV8705-Q1 会检测到 V_GS栅极故障条

件。此外，在独立半桥和分离式 HS/LS PWM 控制（BRG_MODE = 00b、11b）中，可将器件配置为禁用所有半

桥，或仅通过VGS_IND 寄存器设置来禁用发生了栅极故障的相关半桥。

在 SPI 器件型号上，V_GS栅极故障监控器可以在通过 VGS_MODE 寄存器设置进行设定的四种不同模式下执行响

应和恢复。

• 锁存故障模式：检测到栅极故障事件后，将启用栅极驱动器下拉电阻，并且nFAULT 引脚、FAULT 寄存器位

和相关的VGS 寄存器位会被置位。栅极故障事件消失后，仍会锁存故障状态，直到发出CLR_FLT。

• 逐周期模式：检测到栅极故障事件后，将启用栅极驱动器下拉电阻，并且nFAULT 引脚、FAULT 寄存器位和

相关的VGS 寄存器位会被置位。下一个PWM 输入将清除nFAULT 引脚和FAULT 寄存器位，并自动重新启用

驱动器。相关的VGS 寄存器位将保持置位状态，直到发出CLR_FLT。

• 仅警告报告模式：在WARN 和相关VGS 寄存器位中报告过流事件。器件不会执行任何操作。在发出

CLR_FLT 之前，警告将保持锁存状态。

• 禁用模式：V_GS栅极故障监控器被禁用，不会响应或报告。

在 H/W 器件型号上，V_GS栅极故障模式固定为逐周期，t_DRIVE固定为 4 µs。对于独立半桥和分离式 HS/LS PWM

控制模式，会自动启用独立半桥关断功能。此外，可通过 VDS 引脚多电平输入电平 6 来禁用 V_GS栅极故障保护

功能。

7.3.8.9 热警告(OTW)

如果裸片温度超过 T_OTW热警告阈值，则 DRV8705-Q1 会检测到过热警告并对 WARN 和 OTW 寄存器位进行置

位。过热条件消失后，WARN 和OTW 寄存器位将保持置位状态，直到发出CLR_FLT。

在H/W 器件型号上，不会检测或报告过热警告。

7.3.8.10 热关断(OTSD)

如果裸片温度超过T_OTSD热关断阈值，则DRV8705-Q1 会检测到过热故障。检测到过热故障后，将启用栅极驱动

器下拉电阻，禁用电荷泵，并且nFAULT 引脚、FAULT 寄存器位和OTSD 寄存器位会被置位。过热条件消失后，

仍会锁存故障状态，直到发出CLR_FLT。

在H/W 器件型号上，过热条件消失后，nFAULT 引脚将自动清零，且驱动器和电荷泵将自动重新启用。

7.3.8.11 离线短路和开路负载检测（OOL 和OSC）

该器件提供了必要的硬件来对外部功率MOSFET 和负载执行离线短路和开路负载诊断。这是通过连接到外部半桥

开关节点的 SHx 引脚上的集成上拉和下拉电流源来实现的。离线诊断由 OLSC_CTRL 寄存器中的相关寄存器位

进行控制。首先，需要通过 OLSC_EN 寄存器设置来启用离线诊断模式。然后，可通过 PD_SHx 和 PU_SHx 寄

存器设置来启用各个电流源。

Submit Document Feedback

33

Product Folder Links: DRV8705-Q1

DRV8705-Q1

ZHCSKQ7A –MAY 2020 –REVISED APRIL 2021

www.ti.com.cn

将通过内部 V_DS比较器持续监控 SHx 引脚上的电压。在诊断状态期间，V_DS比较器将在 SPI 寄存器内在相关

VDS 寄存器状态位中报告SHx 引脚节点上的实时电压反馈。

在启用离线诊断之前，建议通过 EN_DRV 寄存器设置将外部MOSFET 半桥置于禁用状态。此外，应将 V_DS比较

器阈值(VDS_LVL) 调整为1V 或更高，确保有足够的余量用于内部阻断二极管正向压降。

H/W 器件型号不具备此特性。

若要正确执行离线诊断序列，应遵循以下步骤。

• 将EN_DRV 控制寄存器设置为0b 以禁用输出驱动器。

• 将OLSC_EN 控制寄存器设置为1b 以启用离线诊断。

• 相应地启用PD_SHx 和PU_SHx 控制寄存器。

• 回读VDS_x 状态寄存器以确定输出状态。

• 禁用PD_SHx 和PD_SHx 控制寄存器。

• 将OLSC_EN 控制寄存器设置为0b 以禁用离线诊断。

• 将EN_DRV 控制寄存器设置为1b 以再次启用输出驱动器。

DRAIN

DRV

DRV8

PU_SHx

PU_SHy

GHx

GHy

V_DS

SHx

SHy

BDC

PD_SHx

PD_SHy

V_DS

GLx

GLy

PGND/SLx

PGND/SLy

图7-19. 离线诊断

34

Submit Document Feedback

Product Folder Links: DRV8705-Q1

DRV8705-Q1

ZHCSKQ7A –MAY 2020 –REVISED APRIL 2021

www.ti.com.cn

7.3.8.12 故障检测和响应汇总表

表7-9. 故障检测和响应汇

SPI 位

名称

条件

模式

数字内核

电荷泵

栅极驱动器

下拉

电流感测

运行

响应

DRVOFF = 高

电平

禁用驱动器

不适用

锁存

运行

禁用

运行

不适用

DVDD <

V_{DVDD_POR}

DVDD 上电复

位

半有源

下拉

POR

SPI

复位

运行

禁用

运行

半有源

下拉

nFAULT，SPI

WARN，SPI

PVDD <

V_{PVDD_UV}

UV，

PVDD_UV

PVDD 欠压

PVDD 过压

半有源

下拉

自动

OV，

PVDD_OV

锁存

下拉

OV，

PVDD_OV

自动

PVDD >

V_{PVDD_UV}

OV，

PVDD_OV

警告

禁用

锁存

运行

禁用

运行

禁用

不适用

半有源

下拉

nFAULT，SPI

VCP <

V_{VCP_UV}

UV，

VCP_UV

VCP 欠压

VDS 过流

半有源

下拉

nFAULT，SPI

自动

锁存

周期

运行

禁用

运行

I_{VDS_IDRVN}

下拉

I_{VDS_IDRVN}

下拉

VDS >

V_{VDS_LVL}

DS_GS，

VDS_X

nFAULT，SPI

WARN，SPI

警告

禁用

锁存

周期

警告

禁用

自动

运行

下拉

运行

不适用

nFAULT，SPI

WARN，SPI

VGS >

V_{VGS_LVL}

DS_GS，

VGS_X

VGS 栅极故

障

不适用

T_J> T_OTW

T_J> T_OTSD

OT，OTW

OT，OTSD

WARN，SPI

热警告

热关断

半有源

下拉

nFAULT，SPI

锁存

运行

禁用

VDS_X

MCU

SPI

离线开路负载

离线短路

不适用

运行

下拉

运行

Submit Document Feedback

35

Product Folder Links: DRV8705-Q1

DRV8705-Q1

ZHCSKQ7A –MAY 2020 –REVISED APRIL 2021

www.ti.com.cn

7.4 器件功能模式

7.4.1 非运行或睡眠状态

当 nSLEEP 引脚为逻辑低电平或 DVDD 电源低于 V_{DVDD_POR}阈值时，器件进入低功耗睡眠状态以减少器件的静

态电流消耗。在这种状态下，除了 nSLEEP 引脚上的低功耗监控器外，所有主要功能块都被禁用。此情况下会为

外部MOSFET 栅极提供无源栅极下拉电阻，使MOSFET 保持在关断状态。

7.4.2 待机状态

当 nSLEEP 引脚为逻辑高电平且 DVDD 输入已超过 V_{DVDD_POR}阈值时，器件将在经过 t_WAKE延迟时间后进入上

电待机状态。数字内核和 SPI 通信将处于运行状态，但电荷泵和栅极驱动器将保持禁用状态，直到 PVDD 输入超

过V_{PVDD_UV}阈值。在这种状态下，可以对SPI 寄存器进行编程并报告故障，但不能进行栅极驱动器操作。

7.4.3 运行状态

当 nSLEEP 引脚为逻辑高电平，DVDD 输入已超过 V_{DVDD_POR}阈值，并且 PVDD 输入已超过 V_{PVDD_UV}阈值

时，器件将进入完全运行状态。在这种状态下，除了栅极驱动器外，所有主要功能块都处于运行状态。必须通过

EN_DRV 寄存器位启用栅极驱动器，然后才能进入完全运行状态。

对于H/W 器件型号，器件将在运行状态下自动启用驱动器。

7.5 编程

7.5.1 SPI 接口

SPI 总线用于为 DRV8705-Q1 器件设置器件配置、工作参数，以及读取诊断信息。SPI 在从模式下运行，并连接

到主控制器。SPI 输入数据 (SDI) 字中包含一个 16 位的字（包括一条 8 位命令和 8 位数据）。SPI 输出数据

(SDO) 字中包含状态指示位，然后是正在访问的寄存器数据（对于读取命令）或者是空值（对于写入命令）。图

7-20 展示了MCU 和SPI 从驱动器之间的数据序列。

nSCS

A1

S1

D1

R1

SDI

SDO

图7-20. SPI 数据帧

有效帧必须满足以下条件：

• 当nSCS 引脚从高电平转换为低电平，以及从低电平转换为高电平时，SCLK 引脚应该为低电平。

• 在字之间，nSCS 引脚应被拉为高电平。

• 当nSCS 引脚被拉为高电平时，SCLK 和SDI 引脚上的任何信号都将被忽略，并且SDO 引脚处于高阻态。

• 数据会在SCLK 下降沿被捕捉，并在SCLK 上升沿传播。

• 最高有效位(MSB) 最先移入和移出。

• 必须历经完整的16 个SCLK 周期，事务才有效。

• 如果发送到SDI 引脚的数据字少于16 位或多于16 位，则会发生帧错误并且数据字会被忽略。

7.5.2 SPI 格式

SDI 输入数据的字长为16 位，包含以下格式：

• 1 个读/写位，W（位B14）

36

Submit Document Feedback

Product Folder Links: DRV8705-Q1

DRV8705-Q1

ZHCSKQ7A –MAY 2020 –REVISED APRIL 2021

www.ti.com.cn

• 6 个地址位，A（位B13 到B8）

• 8 个数据位，D（位B7 到B0）

SDO 输出数据的字长为16 位，IC 状态寄存器占前8 位。报告字是所访问的寄存器的内容。

对于写命令(W0 = 0)，响应字由故障状态指示位及随后的8 个空位组成。

对于读命令(W0 = 1)，响应字由故障状态指示位及随后寄存器中目前正在读取的数据组成。

表7-10. SDI 输入数据字格式

读/写

B14

W0

地址

数据

B15

0

B13

A5

B12

A4

B11

A3

B10

A2

B9

A1

B8

A0

B7

B6

D6

B5

D5

B4

D4

B3

D3

B2

D2

B1

D1

B0

D0

位

D7

数据

表7-11. SDO 输出数据字格式

IC 状态

报告

B15

1

B14

1

B13

B12

B11

B10

UV

B9

B8

B7

D7

B6

D6

B5

D5

B4

D4

B3

D3

B2

D2

B1

D1

B0

D0

位

DS_G

S

FAULT WARN

OV

OT

数据

7.5.3 用于连接多个从器件的SPI 接口

将多个 DRV8705-Q1 器件连接到主控制器时，可以使用或不使用菊花链。如果在不使用菊花链的情况下要将

“n”个DRV8705-Q1 器件连接到主控制器，则必须针对nSCS 引脚利用来自主控制器的“n”个I/O 资源，如图

7-21 所示。然而，如果使用菊花链配置，则可利用单条nSCS 线路来连接多个DRV8705-Q1 器件图7-22 。

DRV8x

SCLK

SDI

SCLK

SDI

Master Controller

SPI

Communication

SPI

Communication

SDO

nSCS

SDO

nSCS

CS1

MCLK

MO

CS

MCLK

MO

SPI

Communication

SPI

Communication

DRV8x

MI

SCLK

SDI

SCLK

SDI

CS2

SPI

SDO

nSCS

SDO

nSCS

Communication

图7-21. 不使用菊花链时的SPI 操作

图7-22. 使用菊花链时的SPI 操作

Submit Document Feedback

37

Product Folder Links: DRV8705-Q1

DRV8705-Q1

ZHCSKQ7A –MAY 2020 –REVISED APRIL 2021

www.ti.com.cn

7.5.3.1 用于连接菊花链中多个从器件的SPI 接口

当多个器件与同一个 MCU 进行通信时，可以采用菊花链配置连接 DRV8705-Q1 器件，以节省 GPIO 端口。图

7-23 显示了3 个器件串行连接时的拓扑以及相应的波形。

SDO2

SDI3

SDO3

M-SDI

M-SDO

SDI1

SDO1

SDI2

M-SDO

SDI1

SDI2

SDO3

SDO2

SDO1

M-nSCS

M-SCLK

M-SDI

nSCS

SDI1

HDR1

HDR2

HDR1

S1

A3

A2

A1

A2

A3

D3

R1

R2

R3

D2

D3

R1

R2

D1

D2

D3

R1

SDO1

SDI2

S1

S2

S3

HDR2

HDR1

S1

A3

SDO2

SDI3

HDR2

HDR1

SDO3

S2

HDR2

All Address

Bytes Reach

Destination

All Address

Bytes Reach

Destination

Status

Response Here

Reads

Execute Here

Writes

Execute Here

图7-23. 菊花链SPI 操作

如上所示菊花链中的第一个器件按以下格式从主控制器接收数据。请查看图7-23 中的SDI1

• 2 字节的标头

• 3 字节的地址

• 3 字节的数据

通过菊花链发送数据后，主控制器会按以下格式接收数据。请查看图7-23 中的SDO3

• 3 字节的状态

• 2 字节的标头（应与控制器发送的信息相同）

• 3 字节的报告

38

Submit Document Feedback

Product Folder Links: DRV8705-Q1

DRV8705-Q1

ZHCSKQ7A –MAY 2020 –REVISED APRIL 2021

www.ti.com.cn

标头字节包含有关链中连接的器件数量的信息，以及一个全局清除故障命令，该命令将在芯片选择(nSCS) 信号的

上升沿清除所有器件的故障寄存器。N5 至 N0 是 6 位，专用于显示菊花链中器件的数量，如图 7-24 所示。每个

菊花链最多可串行连接63 个器件。

HDR2 寄存器的 5 个LSB 是不用考虑位，MCU 可以使用这些位来确定菊花链连接的完整性。对于两个 MSB，标

头字节必须以1 和0 开头。

1

0

N5

N4

N3

N2

N1

N0

HDR1

Number of Devices in the Chain

(Up to 2⁶œ 1 = 63)

1

0

CLR

X

HDR2

Don‘t Care

1 = Global FAULT Clear

0 = Don‘t Care

图7-24. 标头位

状态字节提供了菊花链中每个器件的故障状态寄存器的相关信息，如图7-25 所示。因此，主控制器不必启动读取

命令即可从任何特定器件读取故障状态。这样可以减少控制器读取命令的数量，并使系统更有效地确定器件中标

记的故障条件。

Header Bytes (HDR)

HDR1

1

0

N5

N4

X

N3

X

N2

X

N1

X

N0

X

HDR2

CLR

OV

A1

D1

OT

A0

D0

Status Byte (S_X)

Address Byte (A_X)

Data Byte (A_X)

WARN

A4

DS_GS

A3

UV

A2

D2

1

0

FAULT

A5

1

R/W

D7

D6

D5

D4

D3

图7-25. 菊花链读取寄存器

当数据通过器件时，它通过计算接收到的状态字节数（后跟第一个标头字节）来确定自身在链中的位置。例如，

在这种包含 3 个器件的配置中，菊花链中的器件2 会先接收两个状态字节，然后再依次接收HDR1 字节和 HDR2

字节。

根据两个状态字节，器件可以确定其位于链中的第二个位置，而通过 HDR2 字节，器件可以确定链中连接的器件

数量。这样，器件只加载缓冲区中的相关地址和数据字节，并绕过其他位。该协议可实现更快的通信，而不会因

为链中连接多达63 个器件而增加系统延迟。

对于单器件连接，地址和数据字节保持不变。上图中显示的报告字节（R1 到R3）是所访问的寄存器的内容。

Submit Document Feedback

39

Product Folder Links: DRV8705-Q1

DRV8705-Q1

ZHCSKQ7A –MAY 2020 –REVISED APRIL 2021

www.ti.com.cn

nSCS

SCLK

SDI

X

Z

MSB

LSB

X

Z

SDO

Capture

Point

Propagate

Point

图7-26. SPI 从器件时序图

40

Submit Document Feedback

Product Folder Links: DRV8705-Q1

DRV8705-Q1

ZHCSKQ7A –MAY 2020 –REVISED APRIL 2021

www.ti.com.cn

7.6 寄存器映射

下表列出了该器件的存储器映射寄存器。未列出的所有寄存器地址都应视为保留的存储单元，并且不应修改寄存

器内容。关于保留的存储单元的说明仅供参考。

表7-12. 寄存器映射

7

6

5

4

3

2

1

0

名称

类型

R

地址

0h

1h

2h

3h

4h

5h

6h

7h

8h

9h

Ah

Bh

IC_STAT_1

SPI_OK

VGS_H1

PVDD_UV

POR

FAULT

VGS_H2

VCP_UV

WARN

VGS_L2

OTW

DS_GS

VDS_H1

OTSD

UV

OV

OT

VGS_VDS_STAT

IC_STAT_2

VGS_L1

PVDD_OV

VDS_L1

RSVD

VDS_H2

SCLK_FLT

VDS_L2

ADDR_FLT

R

RSVD_STAT

IC_CTRL

RSVD

IN1/EN_MODE IN2/PH_MODE

BRG_FW

R

EN_DRV

SSC_DIS

LOCK

CLR_FLT

S_HIZ2

R/W

BRG_CTRL

DRV_CTRL_1

DRV_CTRL_2

DRV_CTRL_3

VDS_CTRL_1

VDS_CTRL_2

OLSC_CTRL

VGS_HS_DIS

BRG_MODE

IDRVP_HS

S_IN1/EN

S_IN2/PH

S_HIZ1

IDRVN_HS

IDRVN_LS

VGS_TDEAD

VDS_IDRVN

IDRVP_LS

VGS_MODE

VDS_MODE

VGS_TDRV

VDS_DG

VGS_IND

VDS_IND

VGS_LVL

VDS_LS_LVL

VDS_HS_LVL

RSVD

PVDD_OV_MODE

OLSC_EN

PVDD_OV_DG

CSA_BLK

PU_SH1

PD_SH1

PVDD_OV_LVL

CSA_DIV

PU_SH2

PD_SH2

PVDD_UV_MO

DE

VCP_UV_MOD

E

UVOV_CTRL

CSA_CTRL

VCP_UV_LVL

R/W

Ch

Dh

CSA_SH_EN CSA_BLK_SEL

CSA_GAIN

7.6.1 状态寄存器

表 7-13 列出了状态寄存器的存储器映射寄存器。表 7-13 中未列出的所有寄存器偏移地址都应视为保留的位置，

并且不应修改寄存器内容。

表7-13. 状态寄存器

寄存器名称

地址

首字母缩写词

节

0h

IC_STAT_1

IC 状态寄存器1

VGS 和VDS 状态寄存器

IC 状态寄存器2

保留

转到

1h

2h

3h

VGS_VDS_STAT

IC_STAT_2

RSVD_STAT

复杂的位访问类型经过编码可适应小型表单元。表7-14 显示了适用于此部分中访问类型的代码。

表7-14. 状态访问类型代码

访问类型

读取类型

R

代码

说明

R

读取

复位或默认值

-n

复位后的值或默认值

7.6.1.1 IC_STAT_1 寄存器（地址= 0h）[复位= 80h]

IC_STAT_1 如图7-27 所示，并在表7-15 中进行了说明。

返回汇总表。

状态寄存器以及主要的IC 故障位

图7-27. IC_STAT_1 寄存器

7

6

5

4

3

2

1

0

SPI_OK

R-1b

POR

R-1b

FAULT

R-0b

WARN

R-0b

DS_GS

R-0b

UV

OV

OT

R-0b

Submit Document Feedback

41

Product Folder Links: DRV8705-Q1

DRV8705-Q1

ZHCSKQ7A –MAY 2020 –REVISED APRIL 2021

www.ti.com.cn

图7-27. IC_STAT_1 寄存器(continued)

表7-15. IC_STAT_1 寄存器字段说明

位

字段

类型

复位

说明

7

SPI_OK

R

1b

未检测到SPI 故障。

0b = 过去的帧中有一个或多个SPI_CLK_FLT 或SPI_ADR_FLT。

1b = 未检测到SPI 故障。

6

POR

R

1b

表明存在上电复位条件。

0b = 未检测到上电复位条件。

1b = 检测到上电复位条件。

5

4

3

2

1

0

FAULT

WARN

DS_GS

UV

R

0b

故障指示器。对应nFAULT 引脚。

警告指示器。

VDS 和VGS 指示器的逻辑“或”。

欠压指示器。

OV

过压指示器。

OT

OTW 和OTSD 指示器的逻辑“或”。

7.6.1.2 VGS_VDS_STAT 寄存器（地址= 1h）[复位= 0h]

VGS_VDS_STAT 如图7-28 所示，并在表7-16 中进行了说明。

返回汇总表。

状态寄存器以及VGS 和VDS 故障位

图7-28. VGS_VDS_STAT 寄存器

7

6

5

4

3

2

1

0

VGS_H1

R-0b

VGS_L1

R-0b

VGS_H2

R-0b

VGS_L2

R-0b

VDS_H1

R-0b

VDS_L1

R-0b

VDS_H2

R-0b

VDS_L2

R-0b

表7-16. VGS_VDS_STAT 寄存器字段说明

位

字段

类型

复位

说明

7

VGS_H1

VGS_L1

VGS_H2

VGS_L2

VDS_H1

VDS_L1

VDS_H2

VDS_L2

R

0b

表明高侧1 MOSFET 上存在VGS 栅极故障。

表明低侧1 MOSFET 上存在VGS 栅极故障。

表明高侧2 MOSFET 上存在VGS 栅极故障。

表明低侧2 MOSFET 上存在VGS 栅极故障。

表明高侧1 MOSFET 上存在VDS 过流故障。

表明低侧1 MOSFET 上存在VDS 过流故障。

表明高侧2 MOSFET 上存在VDS 过流故障。

表明低侧2 MOSFET 上存在VDS 过流故障。

6

5

4

3

2

1

0

R

0b

7.6.1.3 IC_STAT_2 寄存器（地址= 2h）[复位= 10h]

IC_STAT_2 如图7-29 所示，并在表7-17 中进行了说明。

返回汇总表。

状态寄存器以及IC 欠压、过压和SPI 故障位

图7-29. IC_STAT_2 寄存器

7

6

5

4

3

2

1

0

42

Submit Document Feedback

Product Folder Links: DRV8705-Q1

DRV8705-Q1

ZHCSKQ7A –MAY 2020 –REVISED APRIL 2021

www.ti.com.cn

图7-29. IC_STAT_2 寄存器(continued)

PVDD_UV

R-0b

PVDD_OV

R-0b

VCP_UV

OTW

OTSD

SCLK_FLT

R-0b

ADDR_FLT

R-0b

保留

R-0b

表7-17. IC_STAT_2 寄存器字段说明

位

字段

PVDD_UV

类型

复位

说明

7

R

0b

表明PVDD 引脚上存在欠压故障。

表明PVDD 引脚上存在过压故障。

表明VCP 引脚上存在欠压故障。

表明过热警告。

6

5

4

3

2

1

0

PVDD_OV

VCP_UV

OTW

R

0b

OTSD

表明过热关断。

保留

保留。

SCLK_FLT

ADDR_FLT

表明SPI 时钟（帧）故障。

显示SPI 地址故障。

7.6.1.4 RSVD_STAT 寄存器（地址= 3h）[复位= 0h]

RSVD_STAT 如图7-30 所示，并在表7-18 中进行了说明。

返回汇总表。

保留状态寄存器

图7-30. RSVD_STAT 寄存器

7

6

5

4

3

2

1

0

保留

R-0b

表7-18. RSVD_STAT 寄存器字段说明

位

字段

保留

类型

复位

说明

7-0

R

0b

保留

7.6.2 控制寄存器

表 7-19 列出了控制寄存器的存储器映射寄存器。表 7-19 中未列出的所有寄存器偏移地址都应视为保留的位置，

并且不应修改寄存器内容。

表7-19. 控制寄存器

寄存器名称

地址

首字母缩写词

节

4h

IC_CTRL

IC 控制寄存器

转到

5h

6h

7h

8h

9h

Ah

Bh

Ch

Dh

BRG_CTRL

BRG 控制寄存器

DRV 控制寄存器1

DRV 控制寄存器2

DRV 控制寄存器3

VDS 控制寄存器1

VDS 控制寄存器2

OLSC 控制寄存器

UVOV 控制寄存器

CSA 控制寄存器

DRV_CTRL_1

DRV_CTRL_2

DRV_CTRL_3

VDS_CTRL_1

VDS_CTRL_2

OLSC_CTRL

UVOV_CTRL

CSA_CTRL

Submit Document Feedback

43

Product Folder Links: DRV8705-Q1

DRV8705-Q1

ZHCSKQ7A –MAY 2020 –REVISED APRIL 2021

www.ti.com.cn

复杂的位访问类型经过编码可适应小型表单元。表7-20 显示了适用于此部分中访问类型的代码。

表7-20. 控制访问类型代码

访问类型

读取类型

R

代码

说明

R

读取

写入类型

W

写入

复位或默认值

-n

复位后的值或默认值

7.6.2.1 IC_CTRL 寄存器（地址= 4h）[复位= 6h]

IC_CTRL 如图7-31 所示，并在表7-21 中进行了说明。

返回汇总表。

用于IC 配置的控制寄存器

图7-31. IC_CTRL 寄存器

7

6

5

4

3

2

1

0

EN_DRV

R/W-0b

SSC_DIS

R/W-0b

IN1/EN_MODE IN2/PH_MODE

LOCK

R/W-11b

CLR_FLT

R/W-0b

表7-21. IC_CTRL 寄存器字段说明

位

字段

类型

复位

说明

7

EN_DRV

0b

读/写

启用栅极驱动器位

0b = 忽略驱动器输入，启用栅极驱动器无源下拉电阻。

1b = 栅极驱动器输出由数字输入启用和控制。

6

5

SSC_DIS

0b

11b

0b

读/写

禁用器件展频时钟

0b = 启用。

1b = 禁用。

IN1/EN_MODE

IN2/PH_MODE

LOCK

IN1/EN 控制模式。

0b = IN1/EN 信号来自IN1/EN 引脚。

1b = IN1/EN 信号来自S_IN1/EN 位。

4

IN2/PH 控制模式。

0b = IN2/PH 信号来自IN2/PH 引脚。

1b = IN2/PH 信号来自S_IN2/PH 位。

3-1

0

锁定和解锁控制寄存器。未列出的位设置无效。

011b = 解锁所有控制寄存器。

110b = 通过忽略除这些位之外的后续写入来锁定控制寄存器。

CLR_FLT

清除锁存故障状态信息。

0b = 默认状态。

1b = 清除故障，完成后复位为0b。

7.6.2.2 BRG_CTRL 寄存器（地址= 5h）[复位= 0h]

BRG_CTRL 如图7-32 所示，并在表7-22 中进行了说明。

返回汇总表。

用于桥接配置和输出控制的控制寄存器

44

Submit Document Feedback

Product Folder Links: DRV8705-Q1

DRV8705-Q1

ZHCSKQ7A –MAY 2020 –REVISED APRIL 2021

www.ti.com.cn

图7-32. BRG_CTRL 寄存器

7

6

5

4

3

2

1

0

VGS_HS_DIS

R/W-0b

BRG_MODE

R/W-0b

BRG_FW

R/W-0b

S_IN1/EN

R/W-0b

S_IN2/PH

R/W-0b

S_HIZ1

R/W-0b

S_HIZ2

R/W-0b

表7-22. BRG_CTRL 寄存器字段说明

位

字段

类型

复位

说明

7

VGS_HS_DIS

0b

读/写

基于V_GS监控器的死区时间握手。

0b = 启用。

1b = 禁用。基于t_DRIVE和t_DEAD持续时间的栅极驱动转换。

6-5

BRG_MODE

00b

读/写

H 桥输入控制模式。

00b = 独立半桥输入控制。

01b = PH/EN H 桥输入控制。

10b = PWM H 桥输入控制。

11b = 分离式HS/LS 螺线管输入控制。

4

BRG_FW

0b

H 桥控制续流设置。

0b = 低侧续流。

1b = 高侧续流。

3

2

1

S_IN1/EN

S_IN2/PH

S_HIZ1

0b

读/写

用于IN1/EN 输入信号的控制位。通过IN1/EN_MODE 位启用。

用于IN2/PH 输入信号的控制位。通过IN2/PH_MODE 位启用。

用于HIZ1 输入信号的控制位。与nHIZ1 引脚进行逻辑“或”操作。

仅在半桥输入控制模式下有效。

0b = 输出跟随IN1/EN 信号。

1b = 启用栅极驱动器下拉电阻。半桥1 高阻态

0

S_HIZ2

0b

读/写

用于HIZ2 输入信号的控制位。与nHIZ2 引脚进行逻辑“或”操作。

仅在半桥输入控制模式下有效。

0b = 输出跟随IN2/PH 信号。

1b = 启用栅极驱动器下拉电阻。半桥2 高阻态

7.6.2.3 DRV_CTRL_1 寄存器（地址= 6h）[复位= FFh]

DRV_CTRL_1 如图7-33 所示，并在表7-23 中进行了说明。

返回汇总表。

用于DRV 栅极电流配置的控制寄存器

图7-33. DRV_CTRL_1 寄存器

7

6

5

4

3

2

1

0

IDRVP_HS

R/W-1111b

IDRVN_HS

R/W-1111b

Submit Document Feedback

45

Product Folder Links: DRV8705-Q1

DRV8705-Q1

ZHCSKQ7A –MAY 2020 –REVISED APRIL 2021

www.ti.com.cn

表7-23. DRV_CTRL_1 寄存器字段说明

位

字段

类型

复位

说明

7-4

IDRVP_HS

1111b

读/写

高侧峰值供电上拉电流。

0000b = 0.5mA

0001b = 1mA

0010b = 2mA

0011b = 3mA

0100b = 4mA

0101b = 6mA

0110b = 8mA

0111b = 12mA

1000b = 16mA

1001b = 20mA

1010b = 24mA

1011b = 28mA

1100b = 31mA

1101b = 40mA

1110b = 48mA

1111b = 62mA

3-0

IDRVN_HS

1111b

读/写

高侧峰值受电下拉电流。

0000b = 0.5mA

0001b = 1mA

0010b = 2mA

0011b = 3mA

0100b = 4mA

0101b = 6mA

0110b = 8mA

0111b = 12mA

1000b = 16mA

1001b = 20mA

1010b = 24mA

1011b = 28mA

1100b = 31mA

1101b = 40mA

1110b = 48mA

1111b = 62mA

7.6.2.4 DRV_CTRL_2 寄存器（地址= 7h）[复位= FFh]

DRV_CTRL_2 如图7-34 所示，并在表7-24 中进行了说明。

返回汇总表。

用于DRV 栅极电流配置的控制寄存器

图7-34. DRV_CTRL_2 寄存器

7

6

5

4

3

2

1

0

IDRVP_LS

R/W-1111b

IDRVN_LS

R/W-1111b

46

Submit Document Feedback

Product Folder Links: DRV8705-Q1

DRV8705-Q1

ZHCSKQ7A –MAY 2020 –REVISED APRIL 2021

www.ti.com.cn

表7-24. DRV_CTRL_2 寄存器字段说明

位

字段

IDRVP_LS

类型

复位

说明

7-4

1111b

读/写

低侧峰值供电上拉电流。

0000b = 0.5mA

0001b = 1mA

0010b = 2mA

0011b = 3mA

0100b = 4mA

0101b = 6mA

0110b = 8mA

0111b = 12mA

1000b = 16mA

1001b = 20mA

1010b = 24mA

1011b = 28mA

1100b = 31mA

1101b = 40mA

1110b = 48mA

1111b = 62mA

3-0

IDRVN_LS

1111b

读/写

低侧峰值受电下拉电流。

0000b = 0.5mA

0001b = 1mA

0010b = 2mA

0011b = 3mA

0100b = 4mA

0101b = 6mA

0110b = 8mA

0111b = 12mA

1000b = 16mA

1001b = 20mA

1010b = 24mA

1011b = 28mA

1100b = 31mA

1101b = 40mA

1110b = 48mA

1111b = 62mA

7.6.2.5 DRV_CTRL_3 寄存器（地址= 8h）[复位= 20h]

DRV_CTRL_3 如图7-35 所示，并在表7-25 中进行了说明。

返回汇总表。

用于DRV 死区时间、栅极电流驱动时间和VDS 消隐时间的控制寄存器

图7-35. DRV_CTRL_3 寄存器

7

6

5

4

3

2

1

0

VGS_MODE

R/W-00b

VGS_TDRV

R/W-10b

VGS_TDEAD

R/W-000b

VGS_IND

R/W-0b

Submit Document Feedback

47

Product Folder Links: DRV8705-Q1

DRV8705-Q1

ZHCSKQ7A –MAY 2020 –REVISED APRIL 2021

www.ti.com.cn

表7-25. DRV_CTRL_3 寄存器字段说明

位

字段

类型

复位

说明

7-6

VGS_MODE

00b

读/写

VGS 栅极故障监控模式。

00b = 锁存故障。

01b = 逐周期。

10b = 仅警告报告。

11b = 禁用。

5-4

3-1

VGS_TDRV

10b

读/写

VGS 驱动时间和VDS 监控消隐时间。

00b = 96µs

01b = 2µs

10b = 4µs

11b = 8µs

VGS_TDEAD

000b

可插入的数字死区时间。

000b = 0ns

001b = 250ns

010b = 500ns

011b = 750ns

100b = 1000ns

101b = 2000ns

110b = 4000ns

111b = 8000ns

0

VGS_IND

0b

读/写

启用VGS 独立关断模式。BRG_MODE = 00b、11b 时有效。

0b = 禁用。

1b = 启用。VGS 栅极故障只会将相关的半桥关断。

7.6.2.6 VDS_CTRL_1 寄存器（地址= 9h）[复位= 20h]

VDS_CTRL_1 如图7-36 所示，并在表7-26 中进行了说明。

返回汇总表。

用于VDS 过流比较器的控制寄存器

图7-36. VDS_CTRL_1 寄存器

7

6

5

4

3

2

1

0

VDS_MODE

R/W-00b

VDS_DG

R/W-10b

VDS_IDRVN

R/W-00b

VGS_LVL

R/W-0b

VDS_IND

R/W-0b

表7-26. VDS_CTRL_1 寄存器字段说明

位

字段

类型

复位

说明

7-6

VDS_MODE

00b

读/写

VDS 过流监控模式。

00b = 锁存故障。

01b = 逐周期。

10b = 仅警告报告。

11b = 禁用。

5-4

VDS_DG

10b

读/写

VDS 过流监控抗尖峰脉冲时间。

00b = 1µs

01b = 2µs

10b = 4µs

11b = 8µs

48

Submit Document Feedback

Product Folder Links: DRV8705-Q1

DRV8705-Q1

ZHCSKQ7A –MAY 2020 –REVISED APRIL 2021

www.ti.com.cn

表7-26. VDS_CTRL_1 寄存器字段说明(continued)

位

字段

类型

复位

说明

3-2

VDS_IDRVN

00b

读/写

V

_{DS_OCP}故障之后的I_DRVN栅极下拉电流

00b = 已设定的I_DRVN

01b = 8mA

10b = 31mA

11b = 62mA

1

0

VGS_LVL

VDS_IND

0b

读/写

用于死区时间握手和栅极故障检测的VGS 监控阈值。

0b = 1.4V

1b = 1.0 V

启用VDS 独立关断模式。BRG_MODE = 00b、11b 时有效。

0b = 禁用。

1b = 启用。VDS 过流故障只会将相关的半桥关断。

7.6.2.7 VDS_CTRL_2 寄存器（地址= Ah）[复位= DDh]

VDS_CTRL_2 如图7-37 所示，并在表7-27 中进行了说明。

返回汇总表。

用于VDS 阈值电压的控制寄存器

图7-37. VDS_CTRL_2 寄存器

7

6

5

4

3

2

1

0

VDS_HS_LVL

R/W-1101b

VDS_LS_LVL

R/W-1101b

表7-27. VDS_CTRL_2 寄存器字段说明

位

字段

VDS_HS_LVL

类型

复位

说明

7-4

1101b

读/写

高侧VDS 过流监控阈值。

0000b = 0.06 V

00001b = 0.08V

0010b = 0.10 V

0011b = 0.12 V

0100b = 0.14 V

0101b = 0.16 V

0110b = 0.18 V

0111b = 0.2 V

1000b = 0.3 V

1001b = 0.4 V

1010b = 0.5 V

1011b = 0.6 V

1100b = 0.7 V

1101b = 1 V

1110b = 1.4 V

1111b = 2 V

Submit Document Feedback

49

Product Folder Links: DRV8705-Q1

DRV8705-Q1

ZHCSKQ7A –MAY 2020 –REVISED APRIL 2021

www.ti.com.cn

表7-27. VDS_CTRL_2 寄存器字段说明(continued)

位

字段

类型

复位

说明

3-0

VDS_LS_LVL

1101b

读/写

低侧VDS 过流监控阈值。

0000b = 0.06 V

0001b = 0.08 V

0010b = 0.10 V

0011b = 0.12 V

0100b = 0.14 V

0101b = 0.16 V

0110b = 0.18 V

0111b = 0.2 V

1000b = 0.3 V

1001b = 0.4 V

1010b = 0.5 V

1011b = 0.6 V

1100b = 0.7 V

1101b = 1 V

1110b = 1.4 V

1111b = 2 V

7.6.2.8 OLSC_CTRL 寄存器（地址= Bh）[复位= 0h]

OLSC_CTRL 如图7-38 所示，并在表7-28 中进行了说明。

返回汇总表。

离线诊断的控制寄存器。

图7-38. OLSC_CTRL 寄存器

7

6

5

4

3

2

1

0

OLSC_EN

R/W-0b

PU_SH1

R/W-0b

PD_SH1

R/W-0b

PU_SH2

R/W-0b

PD_SH2

R/W-0b

保留

R/W-000b

表7-28. OLSC_CTRL 寄存器字段说明

位

字段

保留

类型

读/写

复位

说明

7-5

4

000b

保留

OLSC_EN

PU_SH1

PD_SH1

PU_SH2

PD_SH2

0b

启用离线开路负载和短路诊断。

0b = 禁用。

1b = VDS 监控器设置为实时电压监控模式并启用诊断电流源。

3

2

1

0

读/写

半桥1 上拉诊断电流源。必须设置OLSC_EN 位才能使用。

0b = 禁用。

1b = 启用。

半桥1 下拉诊断电流源。必须设置OLSC_EN 位才能使用。

0b = 禁用。

1b = 启用。

半桥2 上拉诊断电流源。必须设置OLSC_EN 位才能使用。

0b = 禁用。

1b = 启用。

半桥2 下拉诊断电流源。必须设置OLSC_EN 位才能使用。

0b = 禁用。

1b = 启用。

50

Submit Document Feedback

Product Folder Links: DRV8705-Q1

DRV8705-Q1

ZHCSKQ7A –MAY 2020 –REVISED APRIL 2021

www.ti.com.cn

7.6.2.9 UVOV_CTRL 寄存器（地址= Ch）[复位= 14h]

UVOV_CTRL 如图7-39 所示，并在表7-29 中进行了说明。

返回汇总表。

用于欠压和过压监控的控制寄存器

图7-39. UVOV_CTRL 寄存器

7

6

5

4

3

2

1

0

PVDD_UV_MO

DE

PVDD_OV_MODE

PVDD_OV_DG

R/W-10b

PVDD_OV_LVL VCP_UV_MOD VCP_UV_LVL

E

R/W-0b

R/W-00b

R/W-1b

R/W-0b

表7-29. UVOV_CTRL 寄存器字段说明

位

字段

类型

复位

说明

7

PVDD_UV_MODE

0b

读/写

PVDD 电源欠压监控模式。

0b = 锁存故障。

1b = 自动恢复。

6-5

4-3

PVDD_OV_MODE

00b

10b

读/写

PVDD 电源过压监控模式。

00b = 锁存故障。

01b = 自动恢复。

10b = 仅警告报告。

11b = 禁用。

PVDD_OV_DG

读/写

PVDD 电源过压监控抗尖峰脉冲时间。

00b = 1µs

01b = 2µs

10b = 4µs

11b = 8µs

2

1

PVDD_OV_LVL

VCP_UV_MODE

1b

0b

读/写

PVDD 电源过压监控阈值。

0b = 21.5 V

1b = 28.5 V

VCP 电荷泵欠压监控模式。

0b = 锁存故障。

1b = 自动恢复。

0

VCP_UV_LVL

0b

读/写

VCP 电荷泵欠压监控阈值。

0b = 2.5 V

1b = 5 V

7.6.2.10 CSA_CTRL 寄存器（地址= Dh）[复位= 1h]

CSA_CTRL 如图7-40 所示，并在表7-30 中进行了说明。

返回汇总表。

用于电流分流放大器的控制寄存器

图7-40. CSA_CTRL 寄存器

7

6

5

4

3

2

1

0

CSA_SH_EN CSA_BLK_SEL

R/W-0b R/W-0b

CSA_BLK

R/W-000b

CSA_DIV

R/W-0b

CSA_GAIN

R/W-01b

Submit Document Feedback

51

Product Folder Links: DRV8705-Q1

DRV8705-Q1

ZHCSKQ7A –MAY 2020 –REVISED APRIL 2021

www.ti.com.cn

表7-30. CSA_CTRL 寄存器字段说明

位

字段

类型

复位

说明

7

CSA_SH_EN

0b

读/写

电流分流放大器采样保持。

0b = 禁用

1b = 启用

6

CSA_BLK_SEL

CSA_BLK

0b

读/写

电流分流放大器消隐触发源。

0b = 半桥1

1b = 半桥2

5-3

000b

电流分流放大器消隐时间。t_DRV的百分比。

000b = 0%，禁用

001b = 25%

010b = 37.5%

011b = 50%

100b = 62.5%

101b = 75%

110b = 87.5%

111b = 100%

2

CSA_DIV

R/W

0b

电流分流放大器基准电压分压器。

0b = AREF / 2

1b = AREF / 8

1-0

CSA_GAIN

01b

电流分流放大器增益设置。

00b = 10V/V

01b = 20V/V

10b = 40V/V

11b = 80V/V

52

Submit Document Feedback

Product Folder Links: DRV8705-Q1

DRV8705-Q1

ZHCSKQ7A –MAY 2020 –REVISED APRIL 2021

www.ti.com.cn

8 应用和实现

备注

以下应用部分中的信息不属于 TI 组件规范，TI 不担保其准确性和完整性。TI 的客户应负责确定各组件

是否适用于其应用。客户应验证并测试其设计，以确保系统功能正常。

8.1 应用信息

DRV8705-Q1 是一款高度可配置的 H 桥 MOSFET 栅极驱动器，可用于驱动各种不同的输出负载。以下设计示例

将重点说明如何针对不同的应用用例来使用和配置该器件。

8.2 典型应用

DRV8705-Q1 的典型应用是控制外部 MOSFET H 桥以实现双向有刷直流电机控制。下面的图 8-1 显示了一个概

要原理图示例。

DRV8705-Q1

Power and Charge Pump

V_PVDD

V_BATT

V_CC

2

1

29

DVDD

GND

PVDD

Microcontroller

V_CC

1 …F

30

31

32

Reverse Polarity

Protection

VCP

CPH

CPL

0.1 …F

11

GP-O

nSLEEP

V_PVDD

C_BULKC_BULK

Interface (SPI / HW)

3

4

5

6

nSCS

SCLK

MDO

MDI

nSCS / GAIN

SCLK / VDS

SDI / IDRIVE

SDO / MODE

Gate Driver

DRAIN

28

12

20

21

22

23

GP-O

PWM

DRVOFF

GH1

SH1

GH1

GH2

GL2

7

8

IN1/EN

nHIZ1

IN2/PH

nHIZ2

GL1

SL1

SH1

SH2

SL2

9

BDC

V_CC

10

27

26

25

24

GH2

R_PU

SH2

GL2

13

GL1

GP-I

ADC

nFAULT

SL2

SL1

Shunt Amplifier

14

16

17

SO

18

19

V_CC

SP

SN

AREF

AGND

R_SHUNT

0.1 …F

图8-1. DRV8705-Q1 典型应用

8.2.1 设计要求

表8-1 列出了用于系统设计的一组输入参数示例。

Submit Document Feedback

53

Product Folder Links: DRV8705-Q1

DRV8705-Q1

ZHCSKQ7A –MAY 2020 –REVISED APRIL 2021

www.ti.com.cn

表8-1. 设计参数示例

设计参数

PVDD 标称电源电压

PVDD 电源电压范围

DVDD/AREF 逻辑电源电压

MOSFET 总栅极电荷

MOSFET 栅漏极电荷

MOSFET 导通电阻

目标输出上升时间

目标输出下降时间

PWM 频率

参考

值

12V

V_PVDD

9 至18 V

V_CC

Q_G

3.3V

V_GS= 10V 时为30 nC（典型值）

Q_GD

5 nC（典型值）

4 mΩ

R_DS(on)

t_rise

750 - 1000 ns

250 - 500 ns

20 kHz

t_fall

f_PWM

I_MAX

25 A

最大电机电流

P_SHUNT

3W

分流电阻功率容量

8.2.2 详细设计过程

以下几节将介绍栅极驱动器和分流放大器的一些常见设计过程以及如何确定器件功耗。

8.2.2.1 栅极驱动器配置

8.2.2.1.1 VCP 负载计算示例

应确保DRV8705-Q1 电荷泵负载能力可以满足 MOSFET 和 PWM 频率要求。可通过公式 1 所示的简单计算方法

来确认这一点。在典型的H 桥驱动配置中，一次只能开关一个高侧MOSFET。

I_VCP(A) = Q_G(C) x f_PWM(Hz) x 正在进行开关的HS FET 数量

(1)

以输入设计参数为例，我们可以通过公式2 证明，在此例中，电荷泵的输出负载能力是足够的。

I_VCP= 30 nC x 20 kHz x 1 = 0.6 mA

(2)

8.2.2.1.2 I_DRIVE计算示例

栅极驱动电流强度I_DRIVE的选择依据包括：外部MOSFET 的栅漏电荷，以及开关节点的目标上升和下降时间。对

于给定的 MOSFET，如果选择的 I_DRIVE过低，则 MOSFET 可能无法在配置的 t_DRIVE时间内完全导通或关断，并

且可以断定出现栅极故障。此外，较长的上升和下降时间将导致外部功率MOSFET 中出现更高的开关功率损耗。

建议使用所需的外部MOSFET 和负载在系统中验证这些值，以确定适合的设置。

高侧和低侧外部 MOSFET 的 I_DRIVEP和 I_DRIVEN均可在 SPI 器件型号上独立调整。在硬件接口器件型号上，同时

在IDRIVE 引脚上选择拉电流和灌电流设置。

对于具有已知栅漏电荷 (Q_GD)、所需上升时间 (t_rise) 和所需下降时间 (t_fall) 的MOSFET，可使用公式3 和公式4 分

别计算I_DRIVEP和I_DRIVEN的近似值。

I_DRIVEP= Q_GD/ t_rise

I_DRIVEN= Q_GD/ t_fall

(3)

(4)

以输入设计参数为例，我们可以计算I_DRIVEP和I_DRIVEN的近似值。

I_{DRIVEP_HI}= 5nC / 750ns = 6.67mA

I_{DRIVEP_LO}= 5nC / 1000ns = 5mA

(5)

(6)

根据这些计算结果，为I_DRIVEP选择了值6 mA。

I_{DRIVEN_HI}= 5nC / 250ns = 20mA

(7)

54

Submit Document Feedback

Product Folder Links: DRV8705-Q1

DRV8705-Q1

ZHCSKQ7A –MAY 2020 –REVISED APRIL 2021

www.ti.com.cn

I_{DRIVEN_LO}= 5nC / 500 ns = 10mA

(8)

根据这些计算结果，为I_DRIVEN选择了值16mA。

8.2.2.2 电流分流放大器配置

DRV8705-Q1 差分分流放大器增益和分流电阻值的选择依据包括：动态电流范围、基准电压电源、分流电阻功率

额定值，以及工作温度范围。在分流放大器的双向运行模式下，输出动态范围的近似计算方法如方程式 9 所示。

放大器的输出可从中点基准(V_AREF/ 2) 摆动到0.25V 或V_AREF- 0.25V，具体取决于放大器输入电压的极性。

V_{SO_BI}= (V_AREF- 0.25V) - (V_AREF/ 2)

(9)

如果只需要单向电流感测，则修改放大器基准来扩大输出动态范围，这可通过 CSA_DIV SPI 寄存器设置进行修

改。在此模式下，输出动态范围的近似计算方法如方程式10 所示。

V_{SO_UNI}= (V_AREF- 0.25V) - (V_AREF/ 8)

(10)

根据V_AREF= 3.3V，双向或单向感测中动态输出范围的计算如下。

V_{SO_BI}= (3.3V - 0.25V) - (3.3V / 2) = 1.4V

(11)

(12)

V_{SO_UNI}= (3.3V - 0.25V) - (3.3V / 8) = 2.6375V

外部分流电阻值和 DRV8705-Q1 分流放大器增益设置的选择依据包括：可用的动态输出范围、分流电阻功率额定

值，以及需要测量的最大电机电流。分流电阻和放大器增益的精确值由方程式13 和方程式14 得出。

2

R_SHUNT< P_SHUNT/ I_MAX

(13)

(14)

A_V< V_SO/ (I_MAXx R_SHUNT

)

根据V_SO= 1.4V、I_MAX= 25A 和P_SHUNT= 3W，分流电阻和放大器增益值的计算如下。

R_SHUNT< 3W / 25²A = 4.8mΩ

(15)

(16)

A_V< 1.4V / (25A x 4.8mΩ) = 11.67V/V

根据这些结果，可选择4 mΩ的分流电阻和10 V/V 的放大器增益。

8.2.2.3 功率耗散

在高温运行环境中，估算驱动器内部的自发热可能很重要。若要确定器件的温度，首先必须计算内部功率耗散。

之后，可根据器件封装的热特性来估算相应值。

内部功率耗散具有四个主要分量。

• 高侧驱动器功率耗散(P_HS

)

• 低侧驱动器功率耗散(P_LS)

• PVDD 电池电源功率耗散(P_PVDD

)

• DVDD/AREF 逻辑/基准电源功率耗散(P_VCC

)

如下所示，可参考前面的电荷泵负载电流公式来计算 P_HS和 P_LS的近似值。在典型的开关场景中，有 1 个高侧

MOSFET 和1 个低侧MOSFET 正在进行开关。

I_HS/LS(A) = Q_G(C) x f_PWM(Hz) x 正在进行开关的FET 数量

(17)

以输入设计参数为例，我们可以计算高侧和低侧驱动器的电流负载。

I_HS= 30 nC x 20 kHz x 1 = 0.6 mA

(18)

Submit Document Feedback

55

Product Folder Links: DRV8705-Q1

DRV8705-Q1

ZHCSKQ7A –MAY 2020 –REVISED APRIL 2021

www.ti.com.cn

I_LS= 30 nC x 20 kHz x 1 = 0.6 mA

(19)

基于这些信息，可根据以下公式计算驱动器的功率耗散。计算高侧功率耗散时加入了一个加倍因子来体现电荷泵

中的损耗。

P_HS(W) = I_HS(A) x V_PVDDx 2

P_LS(W) = I_LS(A) x V_PVDD

(20)

(21)

以输入设计参数为例，我们可以计算高侧和低侧驱动器的功率耗散。

P_HS(W) = 0.0144 W = 0.6 mA x 12 V x 2

P_LS(W) = 0.0072 W = 0.6 mA x 12 V

(22)

(23)

可参考以下公式来计算P_PVDD和P_VCC的近似值。

P_PVDD(W) = I_PVDD(A) x V_PVDD

(24)

(25)

P_VCC(W) = (I_DVDD(A) x V_DVDD) + (I_AREF(A) x V_AREF

)

以输入设计参数为例，我们可以计算电源的功率耗散。

P_PVDD(W) = 0.0024 W = 2 mA x 12 V

(26)

(27)

P_VCC(W) = 0.0015 W = (3.5 mA x 3.3 V) + (1 mA x 3.3 V)

最后，若要估算器件结温，可以参考以下公式。

T_JUNCTION(°C) = T_AMBIENT(°C) + (R_θJA(°C/W) x P_TOT(W))

(28)

(29)

可以根据先前计算出的功率耗散值和“热性能信息”表中的器件热性能参数来估算器件内部温度。

T_JUNCTION(°C) = 105.9 °C = 105 °C + (34.9 °C/W x 0.0255 W)

56

Submit Document Feedback

Product Folder Links: DRV8705-Q1

DRV8705-Q1

ZHCSKQ7A –MAY 2020 –REVISED APRIL 2021

www.ti.com.cn

9 电源相关建议

9.1 大容量电容

配备合适的局部大容量电容是电动机驱动系统设计中的一项重要因素。使用更多的大容量电容通常是有益的，但

缺点在于这会增加成本和物理尺寸。

所需的局部大容量电容的电容量取决于多种因素，包括：

• 电机或负载所需的最高电流

• 电源的电容和拉电流能力

• 电源和电机系统之间的寄生电感量

• 可接受的系统电压纹波

• 电机制动方法（如果适用）

电源与电机驱动系统之间的电感限制了电流随着电源而变化的速率。如果局部大容量电容太小，系统会响应电机

电压变化带来的过大的电流需求或转储。当使用足够大的大容量电容时，电机电压保持稳定，并且可以快速提供

大电流。

数据表通常会给出建议的最小值，但需要进行系统级测试来确定大小适中的大容量电容器。

Parasitic Wire

Inductance

Motor Drive System

Power Supply

VBB

+

Motor

Driver

+

œ

GND

Local

Bulk Capacitor

IC Bypass

Capacitor

图9-1. 系统电源寄生效应示例

Submit Document Feedback

57

Product Folder Links: DRV8705-Q1

DRV8705-Q1

ZHCSKQ7A –MAY 2020 –REVISED APRIL 2021

www.ti.com.cn

10 布局

10.1 布局指南

使用推荐容值为 0.1 µF 的低 ESR 陶瓷旁路电容器将 PVDD 引脚旁路至 GND 引脚。将该电容器放置在尽可能靠

近 PVDD 引脚的位置，并通过较宽的迹线或接地平面连接到 GND 引脚。此外，使用额定电压为 VM 的大容量电

容器将 PVDD 引脚旁路掉。该元件可以是电解电容器。其容值必须至少为 10 µF。如果该电容与外部功率

MOSFET 的大容量电容共享，也是可接受的。

需要额外的大容量电容来旁路掉外部MOSFET 上的大电流路径。放置此大容量电容时应做到尽可能缩短通过外部

MOSFET 的大电流路径的长度。连接金属迹线应尽可能宽，并具有许多连接 PCB 层的过孔。这些做法最大限度

地减少了电感并允许大容量电容器提供大电流。

在 CPL 和 CPH 引脚之间放置一个低 ESR 陶瓷电容器。该电容器的容值应为 0.1 µF，额定电压为 PVDD，类型

为X5R 或X7R。此外，在VCP 和PVDD 引脚之间放置一个低ESR 陶瓷电容器。该电容器的容值应为1 µF，额

定电压为16V，类型为X5R 或X7R。

使用一个容值为 1.0 µF、额定电压为 6.3V 且类型为 X5R 或 X7R 的低 ESR 陶瓷电容器将 DVDD 引脚旁路至

GND 引脚。将此电容器尽可能靠近引脚放置，并尽量缩短从电容器到 GND 引脚的路径。如果另一个旁路电容器

靠近用于外部低压电源的器件，并且电源上的噪声很小，则可以选择移除该元件。

使用一个容值为 0.1 µF、额定电压为 6.3V 且类型为 X5R 或 X7R 的低 ESR 陶瓷电容器将 AREF 引脚旁路至

GND 引脚。将此电容器尽可能靠近引脚放置，并尽量缩短从电容器到 GND 引脚的路径。如果另一个旁路电容器

靠近用于外部低压电源的器件，并且电源上的噪声很小，则可以选择移除该元件。

DRAIN 引脚可以直接短接到 PVDD 引脚。但是，如果器件和外部 MOSFET 之间的距离很大，请使用专用迹线连

接到高侧外部 MOSFET 的漏极公共点。不要将 SLx 引脚直接连接到接地平面，而是应该使用专用迹线将这些引

脚连接到低侧外部MOSFET 的源极。遵循这些建议有助于更准确地感测外部MOSFET 的V_DS以实现过流检测。

最大限度地缩短高侧和低侧栅极驱动器的回路长度。高侧环路是从器件的 GHx 引脚到高侧功率 MOSFET 栅极，

然后沿着高侧 MOSFET 源极返回到 SHx 引脚。低侧环路是从器件的 GLx 引脚到低侧功率 MOSFET 栅极，然后

沿着低侧MOSFET 源极返回到SLx 引脚。

58

Submit Document Feedback

Product Folder Links: DRV8705-Q1

DRV8705-Q1

ZHCSKQ7A –MAY 2020 –REVISED APRIL 2021

www.ti.com.cn

10.2 布局示例

V_BAT

D

G

S

GND

V_BAT

GND

C_PVDD

C_FLYC_VCP

S

G

D

SL2

OUT2

1

2

3

4

5

6

7

8

GND

DVDD

nSCS

SCLK

SDI

24

23

22

21

20

19

18

17

SL2

SL1

GL1

SH1

GH1

SN

SL

COM

V_CC

GND

R_SHUNT

Thermal Pad

GND

SDO

SL1

S

G

D

IN1/EN

nHIZ1

SP

AGND

OUT1

GND

D

GND

G

S

C_AREF

V_BAT

V_CC

C_BULK

图10-1. DRV8705-Q1 布局示例

Submit Document Feedback

59

Product Folder Links: DRV8705-Q1

DRV8705-Q1

ZHCSKQ7A –MAY 2020 –REVISED APRIL 2021

www.ti.com.cn

11 器件和文档支持

11.1 文档支持

11.1.1 相关文档

请参阅以下相关文档：

• 德州仪器(TI)，《了解智能栅极驱动器》应用报告

• 德州仪器(TI)，《计算电机驱动器的功耗》应用报告

• 德州仪器(TI)，《PowerPAD™ 速成》应用报告

• 德州仪器(TI)，《PowerPAD™ 热增强型封装》应用报告

• 德州仪器(TI)，电机驱动器电路板布局最佳实践应用报告

11.1.2 接收文档更新通知

要接收文档更新通知，请导航至 ti.com 上的器件产品文件夹。点击订阅更新进行注册，即可每周接收产品信息更

改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

11.2 支持资源

TI E2E^™支持论坛是工程师的重要参考资料，可直接从专家获得快速、经过验证的解答和设计帮助。搜索现有解

答或提出自己的问题可获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅

TI 的《使用条款》。

11.3 商标

TI E2E^™is a trademark of Texas Instruments.

所有商标均为其各自所有者的财产。

11.4 静电放电警告

静电放电(ESD) 会损坏这个集成电路。德州仪器(TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理

和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参

数更改都可能会导致器件与其发布的规格不相符。

11.5 术语表

TI 术语表

本术语表列出并解释了术语、首字母缩略词和定义。

60

Submit Document Feedback

Product Folder Links: DRV8705-Q1

DRV8705-Q1

ZHCSKQ7A –MAY 2020 –REVISED APRIL 2021

www.ti.com.cn

12 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件的最新可用数据。数据如有变更，恕不另行通知，

且不会对此文档进行修订。如需获取此数据表的浏览器版本，请查阅左侧的导航栏。

Submit Document Feedback

61

Product Folder Links: DRV8705-Q1

重要声明和免责声明

TI 提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没

有瑕疵且不做出任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的TI 产品，(2) 设计、验

证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他安全、安保或其他要求。这些资源如有变更，恕不另行通知。TI 授权您仅可

将这些资源用于研发本资源所述的TI 产品的应用。严禁对这些资源进行其他复制或展示。您无权使用任何其他TI 知识产权或任何第三方知

识产权。您应全额赔偿因在这些资源的使用中对TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受TI 的销售条款(https:www.ti.com/legal/termsofsale.html) 或ti.com 上其他适用条款/TI 产品随附的其他适用条款的约束。TI

提供这些资源并不会扩展或以其他方式更改TI 针对TI 产品发布的适用的担保或担保免责声明。重要声明

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

GENERIC PACKAGE VIEW

RHB 32

5 x 5, 0.5 mm pitch

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD

Images above are just a representation of the package family, actual package may vary.

Refer to the product data sheet for package details.

4224745/A

www.ti.com

PACKAGE OUTLINE

RHB0032T

VQFN - 1 mm max height

S

C

A

L

E

3

.

0

PLASTIC QUAD FLATPACK - NO LEAD

5.15

4.85

B

A

PIN 1 INDEX AREA

5.15

4.85

0.13 MIN

(0.15)

SECTION A-A

A

TYPICAL

1.0

0.8

C

SEATING PLANE

0.08 C

0.05

0.00

2X 3.5

(0.2) TYP

3.45 0.1

9

EXPOSED

THERMAL PAD

16

28X 0.5

8

(0.16) TYP

17

A

2X

SYMM

33

3.5

0.3

0.2

32X

24

0.1

C A B

C

1

0.05

32

25

PIN 1 ID

(OPTIONAL)

SYMM

0.52

0.32

(0.355)

TYP

32X

4224744/A 01/2019

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing

per ASME Y14.5M.

2. This drawing is subject to change without notice.

3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

www.ti.com

EXAMPLE BOARD LAYOUT

RHB0032T

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD

(

3.45)

SYMM

32

25

32X (0.62)

1

24

32X (0.25)

(1.475)

28X (0.5)

33

SYMM

(4.78)

(

0.2) TYP

VIA

8

17

(R0.05)

TYP

9

16

(1.475)

(4.78)

LAND PATTERN EXAMPLE

EXPOSED METAL SHOWN

SCALE:18X

0.07 MIN

ALL AROUND

0.07 MAX

ALL AROUND

SOLDER MASK

OPENING

METAL EDGE

EXPOSED METAL

EXPOSED

METAL

SOLDER MASK

OPENING

METAL UNDER

SOLDER MASK

NON SOLDER MASK

DEFINED

SOLDER MASK

DEFINED

(PREFERRED)

SOLDER MASK DETAILS

4224744/A 01/2019

NOTES: (continued)

4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature

number SLUA271 (www.ti.com/lit/slua271).

5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown

on this view. It is recommended that vias under paste be filled, plugged or tented.

www.ti.com

EXAMPLE STENCIL DESIGN

RHB0032T

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD

4X ( 1.49)

(0.845)

(R0.05) TYP

32

25

32X (0.62)

1

24

32X (0.25)

28X (0.5)

(0.845)

SYMM

33

(4.78)

17

8

METAL

TYP

16

9

SYMM

(4.78)

SOLDER PASTE EXAMPLE

BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD 33:

75% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE

SCALE:20X

4224744/A 01/2019

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate

design recommendations.

www.ti.com

重要声明和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，

不保证没有瑕疵且不做出任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担

保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验

证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的应用。严禁对这些资源进行其他复制或展示。

您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成

本、损失和债务，TI 对此概不负责。

TI 提供的产品受 TI 的销售条款或 ti.com 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改

TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。IMPORTANT NOTICE

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265


型号：	DRV8705HQRHBRQ1
厂家：	TEXAS INSTRUMENTS
描述：	具有离线诊断功能的汽车级、40V、H 桥智能栅极驱动器 \| RHB \| 32 \| -40 to 125 栅极驱动驱动器
文件：	总69页 (文件大小：2722K)
中文：	中文翻译
下载：	下载PDF数据表文档文件

DRV8705HQRHBRQ1 [TI]

相关型号：

DRV8705SQRHBRQ1

DRV8706-Q1

DRV8706HQRHBRQ1

DRV8706SQRHBRQ1

DRV8711

DRV8711DCP

DRV8711DCPR

DRV8714-Q1

DRV8714-Q1_V01

DRV8714-Q1_V02

DRV8714-Q1_V03

DRV8714-Q1_V04