MSPM0L1105 [TI]
具有 32KB 闪存、4KB SRAM、12 位 ADC 的 32MHz Arm® Cortex®-M0+ MCU;型号: | MSPM0L1105 |
厂家: | TEXAS INSTRUMENTS |
描述: | 具有 32KB 闪存、4KB SRAM、12 位 ADC 的 32MHz Arm® Cortex®-M0+ MCU 静态存储器 闪存 |
文件: | 总75页 (文件大小:2501K) |
中文: | 中文翻译 | 下载: | 下载PDF数据表文档文件 |
MSPM0L1105, MSPM0L1106
ZHCSR47B –OCTOBER 2022 –REVISED APRIL 2023
MSPM0L110x 混合信号微控制器
• 时钟系统
• 精度为±1.2% 的内部4MHz 至32MHz 振荡器
(SYSOSC)
1 特性
• 内核
– Arm® 32 位Cortex®-M0+ CPU,频率高达
• 精度为±3% 的内部32kHz 低频振荡器(LFOSC)
• 数据完整性
32MHz
• 工作特性
– 循环冗余校验器(CRC-16 或CRC-32)
• 灵活的I/O 功能
– 工作温度范围:–40°C 至105°C
– 宽电源电压范围:1.62V 至3.6V
• 存储器
– 多达28 个GPIO
– 两个5V 容限开漏IO
– 高达64KB 的闪存
• 开发支持
– 4KB SRAM
• 高性能模拟外设
– 2 引脚串行线调试(SWD)
• 封装选项
– 一个具有总计多达10 个外部通道的12 位
1.68Msps 模数转换器(ADC)
– 可配置的1.4V 或2.5V 内部ADC 电压基准
(VREF)
– 32 引脚VQFN (RHB)
– 28 引脚VSSOP (DGS)
– 24 引脚VQFN (RGE)
– 20 引脚VSSOP (DGS)
– 16 引脚SOT (DYY)、WQFN (RTR)1
• 系列成员(另请参阅器件比较)
– MSPM0L1105:32KB 闪存、4KB RAM
– MSPM0L1106:64KB 闪存、4KB RAM
• 开发套件与软件(另请参阅工具与软件)
– 一个通用放大器(GPAMP)
– 集成温度传感器
• 经优化的低功耗模式
– 运行:71µA/MHz (CoreMark)
– 停止:4MHz 时为151µA,32kHz 时为44µA
– 待机:32kHz 16 位计时器运行时为1.0µA,
SRAM/寄存器完全保留,32MHz 时钟唤醒时间
为3.2µs
– LP-MSPM0L1306 LaunchPad™ 开发套件
– MSP 软件开发套件(SDK)
2 应用
– 关断:61nA,具有IO 唤醒能力
• 智能数字外设
• 电池充电和管理
• 电源和电力输送
• 个人电子产品
• 楼宇安防与防火安全
• 联网外设和打印机
• 电网基础设施
• 智能抄表
– 3 通道DMA 控制器
– 3 通道事件结构信号系统
– 四个16 位通用计时器,每个计时器具有两个捕
捉/比较寄存器,支持待机模式下的低功耗运
行,总共支持8 个PWM 通道
– 窗口化看门狗计时器
• 通信模块
• 医疗和保健
• 照明
• 增强型通信接口
– 两个UART 接口;一个支持LIN、IrDA、
DALI、Smart Card、Manchester,并且都支持
待机时的低功耗运行
– 一个I2C 接口,支持FM+ (1Mbit/s)、SMBus、
PMBus 和从停止状态唤醒
– 一个SPI 支持高达16Mbit/s
1
16 引脚WQFN 封装为产品预发布状态。
本文档旨在为方便起见,提供有关TI 产品中文版本的信息,以确认产品的概要。有关适用的官方英文版本的最新信息,请访问
www.ti.com,其内容始终优先。TI 不保证翻译的准确性和有效性。在实际设计之前,请务必参考最新版本的英文版本。
English Data Sheet: SLASEX5
MSPM0L1105, MSPM0L1106
ZHCSR47B –OCTOBER 2022 –REVISED APRIL 2023
www.ti.com.cn
3 说明
MSPM0L110x 微控制器 (MCU) 属于 MSP 高度集成的超低功耗 32 位 MSPM0 MCU 系列,该系列基于增强型
Arm® Cortex®-M0+ 内核平台,工作频率最高可达 32MHz。这些低成本 MCU 提供高性能模拟外设集成,支持
-40°C 至105°C 的工作温度范围,并在1.62V 至3.6V 的电源电压下运行。
MSPM0L110x 器件提供高达 64KB 的嵌入式闪存程序存储器和 4KB 的 SRAM。这些 MCU 包含精度高达 ±1.2%
的高速片上振荡器,无需外部晶体。其他特性包括 3 通道 DMA、16 位和 32 位 CRC 加速器,以及各种高性能模
拟外设,例如一个具有可配置内部电压基准的 12 位 1.68MSPS ADC、一个通用放大器和一个片上温度传感器。
这些器件还提供智能数字外设,例如四个 16 位通用计时器、一个窗口化看门狗计时器和各种通信外设(包括两个
UART、一个 SPI 和一个 I2C)。这些通信外设为 LIN、IrDA、DALI、Manchester、Smart Card、SMBus 和
PMBus 提供协议支持。
TI MSPM0 系列低功耗 MCU 包含具有不同模拟和数字集成度的器件,可让客户找到满足其工程需求的 MCU。此
架构结合了多种低功耗模式,并经过优化,可在便携式测量应用中延长电池寿命。
MSPM0L110x MCU 由广泛的硬件和软件生态系统提供支持,随附参考设计和代码示例,便于您快速开始设计。
开发套件包括可供购买的 LaunchPad™ 套件和适用于目标插座板的设计文件。TI 还提供免费的 MSP 软件开发套
件 (SDK),该套件在 TI Resource Explorer 中作为 Code Composer Studio™ IDE 桌面版和云版组件提供。
MSPM0 MCU 还通过 MSP Academy 提供广泛的在线配套资料、培训,并通过 TI E2E™ 支持论坛提供在线支
持。
有关完整的模块说明,请参阅MSPM0 L 系列32MHz 微控制器技术参考手册。
CAUTION
系统级静电放电 (ESD) 保护必须符合器件级 ESD 规范,以防发生电过应力或对数据或代码存储器造
成干扰。有关更多信息,请参阅 MSP430™ 系统级 ESD 注意事项,因为该应用手册中的准则也适用
于MSPM0 MCU。
Copyright © 2023 Texas Instruments Incorporated
English Data Sheet: SLASEX5
2
Submit Document Feedback
Product Folder Links: MSPM0L1105 MSPM0L1106
MSPM0L1105, MSPM0L1106
ZHCSR47B –OCTOBER 2022 –REVISED APRIL 2023
www.ti.com.cn
4 功能方框图
PAx
TI MSPM0L110x Microcontrollers
tIOBUSt
ULPCLK
GPIO
Up to 28
CRC
16/32-bit
CPU SUB SYSTEM
32-bit Arm
Cortex-M0+
fmax = 32 MHz
DMA
3-ch
FLASH
Up to 64KB
NVIC
SWD
SRAM
Up to 4KB
POCI, PICO,
SCK, CSx
SPI0
IOPORT
TEMP SENSOR
ADC0
12-bit
10-CH (EXT)
A0_x
CPU-ONLY PD1 PERIPHERAL BUS (MCLK)
ULPCLK
SWCLK,
SWDIO
VREF
to ADC
DEBUG
VREF+, VREF-
TX, RX,
CTS, RTS
EVENT
3-ch
UART0
UART1
I2C0
IOMUX
FLASHCTL
TX, RX,
CTS, RTS
PMCU (SYSCTL)
GPAMP
WWDT0
IN+, IN-, OUT
CKM
PMU
LDO
SDA, SCL
LFOSC
2-CH
2-CH
2-CH
TIMG0
TIMG1
TIMG2
SYSOSC
BOR
POR
VBOOST
2-CH
TIMG4
LEGEND
ROSC,
CLK_OUT,
FCC_IN
VDD, VSS
VCORE, NRST
PD1, CPU ACCESS ONLY
PD1, CPU/DMA ACCESS
PD1/PD0, CPU/DMA ACCESS
PD0, CPU/DMA ACCESS
图4-1. MSPM0L110x 功能方框图
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
3
Product Folder Links: MSPM0L1105 MSPM0L1106
English Data Sheet: SLASEX5
MSPM0L1105, MSPM0L1106
ZHCSR47B –OCTOBER 2022 –REVISED APRIL 2023
www.ti.com.cn
内容
1 特性................................................................................... 1
2 应用................................................................................... 1
3 说明................................................................................... 2
4 功能方框图.........................................................................3
5 器件比较............................................................................ 5
6 引脚配置和功能................................................................. 6
6.1 引脚图......................................................................... 6
6.2 引脚属性......................................................................7
6.3 信号说明......................................................................9
6.4 未使用引脚的连接..................................................... 12
7 规格................................................................................. 13
7.1 绝对最大额定值.........................................................13
7.2 ESD 等级.................................................................. 13
7.3 建议运行条件............................................................ 13
7.4 热性能信息................................................................14
7.5 电源电流特性............................................................ 14
7.6 电源定序....................................................................15
7.7 闪存特性....................................................................17
7.8 时序特性....................................................................17
7.9 时钟规范....................................................................18
7.10 数字IO....................................................................20
7.11 模拟多路复用器VBOOST.......................................23
7.12 ADC........................................................................ 23
7.13 温度传感器..............................................................25
7.14 VREF...................................................................... 25
7.15 GPAMP................................................................... 26
7.16 I2C.......................................................................... 27
7.17 SPI.......................................................................... 28
7.18 UART...................................................................... 30
7.19 TIMx........................................................................30
7.20 仿真和调试..............................................................30
8 详细说明.......................................................................... 31
8.1 CPU.......................................................................... 31
8.2 操作模式....................................................................31
8.3 电源管理单元(PMU).................................................33
8.4 时钟模块(CKM)........................................................ 33
8.5 DMA..........................................................................33
8.6 事件...........................................................................34
8.7 存储器....................................................................... 34
8.8 闪存存储器................................................................36
8.9 SRAM........................................................................36
8.10 GPIO.......................................................................36
8.11 IOMUX.................................................................... 37
8.12 ADC........................................................................ 37
8.13 温度传感器..............................................................37
8.14 VREF...................................................................... 37
8.15 GPAMP................................................................... 38
8.16 CRC........................................................................ 38
8.17 UART...................................................................... 38
8.18 SPI.......................................................................... 39
8.19 I2C.......................................................................... 39
8.20 WWDT.................................................................... 39
8.21 计时器(TIMx)..........................................................39
8.22 器件模拟连接.......................................................... 40
8.23 输入/输出图.............................................................41
8.24 引导加载程序(BSL)................................................ 42
8.25 串行线调试接口.......................................................43
8.26 器件出厂常量.......................................................... 43
8.27 识别.........................................................................43
9 应用、实现和布局............................................................45
9.1 典型应用....................................................................45
10 器件和文档支持............................................................. 46
10.1 器件命名规则.......................................................... 46
10.2 工具与软件..............................................................47
10.3 支持资源..................................................................47
10.4 商标.........................................................................47
10.5 静电放电警告.......................................................... 47
10.6 术语表..................................................................... 48
11 机械、封装和可订购信息............................................... 49
12 修订历史记录.................................................................70
Copyright © 2023 Texas Instruments Incorporated
4
Submit Document Feedback
Product Folder Links: MSPM0L1105 MSPM0L1106
English Data Sheet: SLASEX5
MSPM0L1105, MSPM0L1106
ZHCSR47B –OCTOBER 2022 –REVISED APRIL 2023
www.ti.com.cn
5 器件比较
表5-1. 器件比较
封装
[封装尺寸] (3)
器件名称(1) (4)
闪存/SRAM (KB)
鉴定(2)
ADC 通道数
5V 容限IO
GPAMP
UART/I2C/SPI
TIMG
GPIO
MSPM0L1106xRHB
MSPM0L1105xRHB
MSPM0L1106xDGS28
MSPM0L1105xDGS28
MSPM0L1106xRGE
MSPM0L1105xRGE
MSPM0L1106xDGS20
MSPM0L1105xDGS20
MSPM0L1106xRTR(5)
MSPM0L1105xRTR(5)
MSPM0L1106xDYY
MSPM0L1105xDYY
64/4
32/4
64/4
32/4
64/4
32/4
64/4
32/4
64/4
32/4
64/4
32/4
32 引脚VQFN
[5mm × 5mm]
T
10
1
2/1/1
2/1/1
2/1/1
2/1/1
2/1/1
2/1/1
4
28
24
20
17
13
13
2
28 引脚VSSOP
[7.1mm × 3mm]
T
T
T
T
T
10
9
1
1
1
1
1
4
4
4
4
4
2
2
2
2
2
24 引脚VQFN
[4mm × 4mm]
20 引脚VSSOP
[5.1mm × 3mm]
8
16 引脚WQFN
[3mm × 2mm]
6
16 引脚SOT
[4.2mm × 2mm]
6
(1) 如需所有在售产品的最新器件、封装和订购信息,请参阅节11 中的封装选项附录,或浏览TI 网站。
(2) 器件鉴定:
•
T = -40°C 至105°C
(3) 这里显示的尺寸为近似值。如需包含容差的封装尺寸,请参阅节11 中的机械数据。
(4) 有关器件名称的更多信息,请参阅节10.1。
(5) 16 引脚WQFN 封装为产品预发布状态。
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
5
Product Folder Links: MSPM0L1105 MSPM0L1106
English Data Sheet: SLASEX5
MSPM0L1105, MSPM0L1106
ZHCSR47B –OCTOBER 2022 –REVISED APRIL 2023
www.ti.com.cn
6 引脚配置和功能
6.1 引脚图
Power
Reset
High-Speed I/O (HSIO)
5-V Tolerant Open-Drain I/O (ODIO)
图6-1. 引脚图颜色编码
PA26 / A1
PA27 / A0
VCORE
1
2
3
4
5
6
7
8
28
27
26
25
24
23
22
21
20
19
18
17
16
15
PA25 / A2
PA24 / A3
PA23 / VREF+
PA22 / A4
PA21 / A5 / VREF-
PA20 / A6 / SWCLK
PA19 / SWDIO
PA18 / A7
PA17
PA16 / A8
PA15 / A9
PA14
PA0
PA1
NRST
VDD
1
2
3
4
5
6
7
8
24
23
22
21
20
19
18
17
PA20 / SWCLK / A6
PA0
PA1
NRST
VDD
PA19 / SWDIO
PA18 / A7
PA17
PA16 / A8
PA15 / A9
PA14
VQFN32
VSS
PA2 / ROSC
PA3
VSSOP28
VSS
PA2 / ROSC
PA3
9
10
11
12
13
14
PA4
PA13
PA4
PA5
PA6
PA9
PA11
PA10
Thermal pad
图6-2. 32 引脚RHB (VQFN)(顶视图)
图6-3. 28 引脚DGS28 (VSSOP)(顶视图)
PA1
NRST
VDD
1
2
3
4
5
6
18
17
16
15
14
13
PA22 / A4
1
2
3
4
5
6
7
8
9
10
20
19
18
17
16
15
14
13
12
11
PA26 / A1
PA27 / A0
VCORE
PA0
PA1 / NRST
VDD
VSS
PA2 / ROSC
PA4
PA25 / A2
PA24 / A3
PA23
PA22 / A4
PA20 / A6 / SWCLK
PA19 / SWDIO
PA18 / A7
PA17
PA21 / A5 / VREF-
PA20 / A6 / SWCLK
PA19 / SWDIO
PA18 / A7
VQFN24
VSS
PA2 / ROSC
PA3
PA17
VSSOP20
Thermal pad
PA16 / A8
PA11
PA6
图6-4. 24 引脚RGE (VQFN)(顶视图)
图6-5. 20 引脚DGS20 (VSSOP)(顶视图)
Copyright © 2023 Texas Instruments Incorporated
6
Submit Document Feedback
Product Folder Links: MSPM0L1105 MSPM0L1106
English Data Sheet: SLASEX5
MSPM0L1105, MSPM0L1106
ZHCSR47B –OCTOBER 2022 –REVISED APRIL 2023
www.ti.com.cn
PA22/A4
PA23/PA25
VCORE
PA0
1
2
3
4
12 PA15/A9
11 PA10/PA14
10 PA6
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
PA26 / A1
VCORE
PA0
PA1 / NRST
VDD
VSS
PA2 / ROSC
PA6
PA25 / A2
PA24 / A3
PA23
PA22 / A4
PA20 / A6 / SWCLK
PA19 / SWDIO
PA18 / A7
PA17
WQFN16
9
PA5
SOT16
图6-6. 16 引脚RTR (WQFN)(顶视图)
图6-7. 16 引脚DYY (SOT)(顶视图)
6.2 引脚属性
表6-1 介绍了每个器件封装中每个引脚上可用的功能。
备注
器件上的每个数字 I/O 均映射到一个特定的引脚控制管理寄存器 (PINCMx),此寄存器让用户能够使用
PINCM.PF 控制位来配置所需的引脚功能。
表6-1. 引脚属性
引脚功能
引脚编号
PINCMx
I/O 结构
引脚名
称
数字(1)
模拟
VDD
VSS
4
5
7
8
3
3
4
6
7
3
6
7
3
5
6
2
不适用
不适用
不适用
电源
电源
VCORE
32
23
Power
UART1_TX [2] / I2C0_SDA [3] / TIMG1_C0 [4] /
SPI0_CS1 [5](默认BSL I2C_SDA)
5V 容限开
漏
1
2
PA0
PA1
1
2
4
5
24
1
4
4
3
UART1_RX [2] / I2C0_SCL [3] / TIMG1_C1 [4](默认
BSL I2C_SCL)
5V 容限开
漏
5
5
4
NRST
3
6
7
8
9
6
2
5
6
7
-
不适用
复位
标准
标准
标准
高速
标准
标准
3
4
5
6
7
8
PA2
PA3
PA4
PA5
PA6
PA7
ROSC
TIMG1_C1 [2] / SPI0_CS0 [3]
9
8
-
8
-
7
-
TIMG2_C0 [2] / SPI0_CS1 [3] / UART1_CTS [4]
TIMG2_C1 [2] / SPI0_POCI [3] / UART1_RTS [4]
TIMG0_C0 [2]/SPI0_PICO [3]/FCC_IN[4]
TIMG0_C1 [2] / SPI0_SCK [3]
10
11
12
9
-
-
–
9
–
8
10 13
-
10 10
CLK_OUT [3] / TIMG1_C0 [4]
11
12
-
-
-
-
-
-
–
UART0_TX [2] / SPI0_CS0 [3] / UART1_RTS [4] /
TIMG2_C0 [5]
9
PA8
PA9
-
-
-
-
标准
标准
高速
UART0_RX [2] / SPI0_PICO [3] / UART1_CTS [4] /
TIMG2_C1 [5]
10
11
13 14
14 15
8
9
-
–
–
UART1_TX [2] / SPI0_POCI [3] / I2C0_SDA [4] /
TIMG4_C0 [5]
PA10
11
–
UART1_RX [2] / SPI0_SCK [3] / I2C0_SCL [4] /
TIMG4_C1 [5]
12
13
PA11
PA12
15 16 10 11
16
-
-
–
标准
标准
UART0_CTS [2]/TIMG0_C0 [3]/FCC_IN[4]
-
-
-
–
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
7
Product Folder Links: MSPM0L1105 MSPM0L1106
English Data Sheet: SLASEX5
MSPM0L1105, MSPM0L1106
ZHCSR47B –OCTOBER 2022 –REVISED APRIL 2023
www.ti.com.cn
表6-1. 引脚属性(continued)
引脚功能
引脚编号
PINCMx
I/O 结构
引脚名
称
数字(1)
模拟
14
15
PA13
PA14
UART0_RTS [2] / TIMG0_C1 [3] / UART1_RX [4]
17
-
-
-
-
-
-
-
标准
UART1_CTS [2] / CLK_OUT [3] / UART1_TX [4] /
TIMG1_C0 [5]
18 17
11
12
–
标准
16
17
PA15
PA16
A9
A8
UART1_RTS [2] / SPI0_CS2 [4] / TIMG4_C1 [5]
SPI0_POCI [4]/TIMG0_C0 [5]/FCC_IN[6]
19 18 11
-
-
–
标准
标准
20 19 12 12 13
具有唤醒功
能的标准配
置
UART0_TX [2] / SPI0_SCK [4] / TIMG4_C0 [5] /
SPI0_CS1 [6]
18
19
PA17
21 20 13 13
22 21 14 14
-
9
具有唤醒功
能的标准配
置
UART0_RX [2] / SPI0_PICO [3] / TIMG4_C1 [5] (BSL
调用)
PA18 A7 / GPAMP_IN-
PA19
10
20
21
22
SWDIO [2] / SPI0_POCI [4]
SWCLK [2] / TIMG4_C0 [4]
23 22 15 15 14 11
高速
标准
标准
PA20
PA21
A6
24 23 16 16
25 24 17
12
-
A5 / VREF-
TIMG2_C0 [2] / UART0_CTS [3] / UART0_TX [4]
-
15
UART0_RX [2] / TIMG2_C1 [3] / UART0_RTS [4] /
CLK_OUT [5] / UART1_RX [6](默认BSL UART_RX)
A4 /
GPAMP_OUT
23
24
PA22
PA23
26 25 18 17 16 13
标准
标准
UART0_TX [2] / SPI0_CS3 [3] / TIMG0_C0 [4] /
UART0_CTS [5] / UART1_TX [6](默认BSL
UART_TX)
VREF+
27 26 19 18
14
–
25
26
PA24
PA25
A3
A2
SPI0_CS2 [2] / TIMG0_C1 [3] / UART0_RTS [4]
TIMG4_C1 [2] / UART0_TX [3] / SPI0_PICO [4]
28 27 20 19
29 28 21 20
1
2
15
16
标准
标准
A1 /
GPAMP_IN+
27
28
PA26
PA27
TIMG1_C0 [2] / UART0_RX [3] / SPI0_POCI [4]
TIMG1_C1 [2] / SPI0_CS3 [3]
30
31
1
2
22
-
1
2
-
1
-
标准
标准
A0
–
(1) 对于模拟功能,IOMUX 中的PINCM.PF 和PINCM.PC 必须设为0(例如,GPAMP 输入和输出或者ADC 输入)。器件上的每个数字
I/O 均映射到一个特定的引脚控制管理寄存器(PINCMx),此寄存器让用户能够使用PINCM.PF 控制位来配置所需的引脚功能。
表6-2. 按IO 类型分类的数字IO 功能
IO 结构
反转控制
驱动强度控制
迟滞控制
上拉电阻器
下拉电阻器
唤醒逻辑
标准驱动
是
是
是
是
是
是
是
是
是
是
是
带唤醒功能的标准驱动
高速
是
是
是
5V 容限开漏
是
Copyright © 2023 Texas Instruments Incorporated
English Data Sheet: SLASEX5
8
Submit Document Feedback
Product Folder Links: MSPM0L1105 MSPM0L1106
MSPM0L1105, MSPM0L1106
ZHCSR47B –OCTOBER 2022 –REVISED APRIL 2023
www.ti.com.cn
6.3 信号说明
引脚编号(1)
引脚类型
(2)
功能
信号名称
说明
A0
A1
A2
A3
31
30
29
28
26
25
24
22
20
19
2
-
2
I
I
I
I
I
I
I
I
I
I
ADC0 模拟输入0
ADC0 模拟输入1
ADC0 模拟输入2
ADC0 模拟输入3
ADC0 模拟输入4
ADC0 模拟输入5
ADC0 模拟输入6
ADC0 模拟输入7
ADC0 模拟输入8
ADC0 模拟输入9
–
-
–
1
1
22
21
20
18
17
16
14
12
11
1
28
27
25
24
23
21
19
18
20
19
17
-
2
16
15
13
–
1
A4
ADC
A5
-
–
12
10
-
A6
16
14
12
–
16
14
13
12
A7
A8
A9
–
引导加载程序
(BSL)
BSL_invoke
BSLSCL
22
21
14
14
14
10
I
用于调用引导加载程序的输入引脚
默认I2C BSL 时钟
默认I2C BSL 数据
默认UART BSL 接收
默认UART BSL 发送
2
1
5
4
1
5
4
5
4
1
2
4
3
I/O
I/O
I
BSL (I2C)
BSLSDA
BSLRX
BSLTX
24
18
19
26
27
25
26
17
18
13
14
BSL (UART)
O
11
18
26
17
25
1
11
CLK_OUT
18
17
13
O
可配置时钟输出
时钟
ROSC
6
9
5
8
8
16
15
-
7
I
I
用于提高振荡器精度的外部电阻
串行线调试输入时钟
SWCLK
24
23
30
26
22
23
22
1
16
15
22
18
14
16
15
1
12
11
1
调试
SWDIO
I/O
I
串行线调试数据输入/输出
GPAMP 同相端子输入
GPAMP 输出
GPAMP_IN+
GPAMP_OUT
GPAMP_IN-
25
21
17
14
1
13
10
O
I
通用放大器
14
GPAMP 反相端子输入
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
9
Product Folder Links: MSPM0L1105 MSPM0L1106
English Data Sheet: SLASEX5
MSPM0L1105, MSPM0L1106
ZHCSR47B –OCTOBER 2022 –REVISED APRIL 2023
www.ti.com.cn
引脚编号(1)
引脚类型
(2)
功能
信号名称
说明
PA0
1
4
5
24
1
4
5
8
-
4
5
8
-
3
4
7
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
可从关断状态唤醒的通用数字I/O
可从关断状态唤醒的通用数字I/O
通用数字I/O
PA1
2
PA2
6
9
5
PA3
7
10
11
12
13
6
通用数字I/O
–
–
–
8
PA4
8
7
9
-
通用数字I/O
–
9
PA5
9
-
通用数字I/O
PA6
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
-
10
-
10
-
通用数字I/O
PA7
-
通用数字I/O
–
-
–
–
–
–
–
–
–
–
–
–
9
PA8
-
-
-
通用数字I/O
PA9
14
15
16
8
-
通用数字I/O
–
–
11
-
PA10
PA11
PA12
PA13
PA14
PA15
PA16
PA17
PA18
PA19
PA20
PA21
PA22
PA23
PA24
PA25
PA26
PA27
9
11
通用数字I/O
10
-
通用数字I/O
–
-
通用数字I/O
–
-
-
-
-
通用数字I/O
GPIO
17
18
19
20
21
22
23
24
25
26
27
28
1
-
-
11
12
13
14
14
15
16
-
通用数字I/O
11
12
13
14
15
16
17
18
19
20
21
22
-
通用数字I/O
–
12
13
14
15
16
-
通用数字I/O
可从关断状态唤醒的通用数字I/O
可从关断状态唤醒的通用数字I/O
通用数字I/O
10
11
12
通用数字I/O
通用数字I/O
–
13
14
15
16
1
17
18
19
20
1
1
通用数字I/O
2
通用数字I/O
通用数字I/O
–
2
通用数字I/O
-
通用数字I/O
2
2
通用数字I/O
–
–
2
15
5
16
1
10
5
11
I2C0_SCL
I2C0_SDA
5
4
I/O
I/O
I2C0 串行时钟
I2C0 串行数据
I2C
1
14
4
15
24
9
4
11
4
3
VSS
5
4
8
7
3
4
3
7
6
3
7
6
3
6
5
2
P
P
P
接地电源
VDD
电源
电源
VCORE
32
23
稳压内核电源输出
四方扁平无引线封装
(QFN) 焊盘
Pad
Pad
Pad
P
QFN 封装外露散热焊盘TI 建议连接至VSS。
–
–
–
Copyright © 2023 Texas Instruments Incorporated
10
Submit Document Feedback
Product Folder Links: MSPM0L1105 MSPM0L1106
English Data Sheet: SLASEX5
MSPM0L1105, MSPM0L1106
ZHCSR47B –OCTOBER 2022 –REVISED APRIL 2023
www.ti.com.cn
引脚编号(1)
引脚类型
(2)
功能
信号名称
说明
6
12
SPI0_CS0
9
5
8
8
4
7
I/O
I/O
SPI0 芯片选择0
SPI0 芯片选择1
1
7
21
4
10
20
6
13
24
4
13
3
9
SPI0_CS1
19
28
18
27
11
20
SPI0_CS2
SPI0_CS3
19
12
2
15
14
I/O
I/O
SPI0 芯片选择2
SPI0 芯片选择3
27
31
2
26
2
18
19
10
15
21
13
16
20
10
11
13
10
13
8
9
SPI0 时钟信号输入–SPI 外设模式
时钟信号输出–SPI 控制器模式
SPI
SPI0_SCK
SPI0_POCI
10
I/O
I/O
8
1
7
9
12
15
22
1
9
12
15
14
20
23
30
11
15
19
22
11
13
15
1
11
SPI0 控制器输入/外设输出
9
12
14
21
28
8
14
21
2
9
14
13
22
29
14
20
10
16
SPI0_PICO
NRST
I/O
I
SPI0 控制器输出/外设输入
复位输入低电平有效
3
6
2
5
5
4
系统
9
12
19
26
2
9
13
16
20
27
12
19
12
18
TIMG0_C0
14
I/O
通用计时器0 CCR0 捕捉输入/比较输出
10
17
28
13
27
10
19
8
15
TIMG0_C1
TIMG1_C0
20
10
I/O
I/O
通用计时器0 CCR1 捕捉输入/比较输出
通用计时器1 CCR0 捕捉输入/比较输出
1
1
4
17
11
18
30
22
24
1
4
4
11
1
3
2
6
31
2
5
9
2
5
8
1
5
5
8
4
7
TIMG1_C1
TIMG2_C0
TIMG2_C1
TIMG4_C0
I/O
I/O
I/O
I/O
通用计时器1 CCR1 捕捉输入/比较输出
通用计时器2 CCR0 捕捉输入/比较输出
通用计时器2 CCR1 捕捉输入/比较输出
通用计时器4 CCR0 捕捉输入/比较输出
Timer
7
12
25
10
24
6
17
-
–
–
8
13
26
11
14
25
7
8
18
9
17
1
13
14
21
24
15
20
23
9
13
16
13
16
11
16
9
12
15
19
22
29
16
18
21
28
10
11
14
21
11
14
20
2
12
14
10
16
TIMG4_C1
I/O
通用计时器4 CCR1 捕捉输入/比较输出
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
11
Product Folder Links: MSPM0L1105 MSPM0L1106
English Data Sheet: SLASEX5
MSPM0L1105, MSPM0L1106
ZHCSR47B –OCTOBER 2022 –REVISED APRIL 2023
www.ti.com.cn
引脚编号(1)
引脚类型
(2)
功能
信号名称
说明
12
21
25
27
29
20
24
26
28
13
13
17
18
19
20
21
9
14
16
UART0_TX
2
O
I
UART0 发送数据
UART0 接收数据
13
22
26
30
1
8
1
1
10
13
14
21
25
14
14
18
17
22
1
14
UART0_RX
16
25
27
24
26
17
18
19
UART0_CTS
UART0_RTS
2
1
14
I
UART0“允许发送”流控制输入
UART0“请求发送”流控制输出
17
26
28
25
27
18
20
17
19
13
15
O
UART
1
4
9
19
24
2
4
11
14
18
27
15
17
26
4
18
3
14
UART1_TX
UART1_RX
O
I
UART1 发送数据
2
5
16
25
1
10
18
5
11
17
15
17
26
1
5
4
13
UART1 接收数据
7
13
18
10
14
17
6
8
UART1_CTS
UART1_RTS
11
12
I
UART1“允许发送”流控制输入
–
–
–
8
12
19
11
18
7
11
9
O
UART1“请求发送”流控制输出
电压基准电源- 外部基准输入
VREF+
VREF-
27
25
26
24
19
17
18
-
2
-
14
I
I
电压基准(3)
电压基准接地电源- 外部基准输入
–
(1) “–”= 不适用
(2) I = 输入,O = 输出,I/O = 输入或输出,P = 电源
(3) 当使用VREF+/- 为ADC 等模拟外设提供外部电压基准时,必须在VREF+ 与VREF-/GND 之间放置一个去耦电容,该电容基于外部基
准源
6.4 未使用引脚的连接
表6-3 列出了未使用引脚的正确端接方式。
表6-3. 未使用引脚的连接
引脚(1)
电势
注释
将相应的引脚功能设置为GPIO (PINCMx.PF = 0x1) 并使用内部上
拉或下拉电阻器将未使用的引脚配置为输出低电平或输入。
PAx
开路
NRST 是低电平有效复位信号。上拉至VCC,否则器件无法启动。
有关详细信息,请参阅节9.1。
NRST
VCC
(1) 任何具有第二功能(与通用I/O 共用)的未使用引脚都必须遵循“PAx”未使用引脚连接指南。
Copyright © 2023 Texas Instruments Incorporated
English Data Sheet: SLASEX5
12
Submit Document Feedback
Product Folder Links: MSPM0L1105 MSPM0L1106
MSPM0L1105, MSPM0L1106
ZHCSR47B –OCTOBER 2022 –REVISED APRIL 2023
www.ti.com.cn
7 规格
7.1 绝对最大额定值
在自然通风条件下的工作温度范围内测得(除非另有说明)(1)
最小值
最大值
单位
VDD
VI
-0.3
4.1
V
在VDD 引脚,相对于VSS
施加到任何5V 容限开漏引脚
电源电压
输入电压
5.5
V
–0.3
VDD + 0.3
VI
V
–0.3 (最大值为
4.1)
输入电压
施加到任何常见容限引脚
80
100
80
100
6
mA
mA
mA
mA
mA
mA
mA
mA
°C
-40℃≤Tj ≤130℃
流入VDD 引脚的电流(拉
电流)
IVDD
-40℃≤Tj ≤85℃
-40℃≤Tj ≤130℃
流出VSS 引脚的电流(灌
电流)
IVSS
-40℃≤Tj ≤85℃
SDIO 引脚的电流
HSIO 引脚的电流
ODIO 引脚的电流
受支持的二极管电流
结温
SDIO 引脚灌入或拉出的电流
HSIO 引脚灌入或拉出的电流
ODIO 引脚灌入的电流
任一器件引脚上的二极管电流
IIO
6
20
±2
ID
Tj
-40
-40
130
150
Tstg
°C
存储温度
(1) 超出绝对最大额定值下列出的压力可能会对器件造成损坏。这些仅是压力额定值,并不意味着器件在这些条件下以及在建议运行条件以
外的任何其他条件下能够正常运行。长时间处于绝对最大额定条件下可能会影响器件的可靠性。
7.2 ESD 等级
值
单位
人体放电模型(HBM),符合ANSI/ESDA/JEDEC
JS-001,所有引脚(1)
±2000
V(ESD)
V
静电放电
充电器件模式(CDM),符合JEDEC 规范
JESD22-C101,所有引脚(2)
±500
(1) JEDEC 文件JEP155 指出:500V HBM 可实现在标准ESD 控制流程下安全生产。
(2) JEDEC 文件JEP157 指出:250V CDM 可实现在标准ESD 控制流程下安全生产。
7.3 建议运行条件
在自然通风条件下的工作温度范围内测得(除非另有说明)
最小值
标称值
最大值
单位
VDD
1.62
3.6
V
电源电压
VCORE 引脚上的电压(2)
VDD 和VSS 之间放置的电容器(1)
VCORE 和VSS 之间放置的电容器(1) (2)
环境温度,T 版本
VCORE
CVDD
1.35
10
V
uF
nF
CVCORE
470
-40
-40
105
125
125
130
TA
℃
环境温度,S 版本
TJ
TJ
°C
°C
最大结温,T 版本
最大结温,S 版本
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
13
Product Folder Links: MSPM0L1105 MSPM0L1106
English Data Sheet: SLASEX5
MSPM0L1105, MSPM0L1106
ZHCSR47B –OCTOBER 2022 –REVISED APRIL 2023
www.ti.com.cn
在自然通风条件下的工作温度范围内测得(除非另有说明)
最小值
标称值
最大值
单位
具有1 个闪存等待状态的MCLK、CPUCLK、ULPCLK 频率(3)
fMCLK
32
24
MHz
具有0 个闪存等待状态的MCLK、CPUCLK、ULPCLK 频率(3)
(1) 分别在VDD/VSS 和VCORE/VSS 之间连接CVDD 和CVCORE 并尽可能靠近器件引脚。CVDD 和CVCORE 需要一个至少具有该额定值和
±20% 或更高容差的低ESR 电容器。
(2) VCORE 引脚只能连接到CVCORE。请勿向VCORE 引脚提供任何电压或施加任何外部负载。
(3) 等待状态由系统控制器(SYSCTL) 自动管理,无需由应用软件配置。
7.4 热性能信息
热指标(1)
封装
值
单位
°C/W
°C/W
°C/W
°C/W
RθJA
36.3
28.5
17.2
0.8
结至环境热阻
RθJC(top)
RθJB
结至外壳(顶部)热阻
结至电路板热阻
VQFN-32 (RHB)
ΨJT
结至顶部特征参数
结至电路板特征参数
结至外壳(底部)热阻
结至环境热阻
17.2
6.9
°C/W
°C/W
°C/W
°C/W
°C/W
°C/W
°C/W
°C/W
°C/W
°C/W
°C/W
°C/W
°C/W
°C/W
°C/W
°C/W
°C/W
°C/W
°C/W
°C/W
°C/W
°C/W
°C/W
°C/W
°C/W
°C/W
ΨJB
RθJC(bot)
RθJA
RθJC(top)
RθJB
78.9
38.6
41.3
3.4
结至外壳(顶部)热阻
结至电路板热阻
VSSOP-28 (DGS28)
VQFN-24 (RGE)
VSSOP-20 (DGS20)
SOT-16 (DYY)
ΨJT
结至顶部特征参数
结至电路板特征参数
结至外壳(底部)热阻
结至环境热阻
41.0
ΨJB
RθJC(bot)
RθJA
RθJC(top)
RθJB
不适用
44.7
38.1
21.9
1.1
结至外壳(顶部)热阻
结至电路板热阻
ΨJT
结至顶部特征参数
结至电路板特征参数
结至外壳(底部)热阻
结至环境热阻
21.9
7.1
ΨJB
RθJC(bot)
RθJA
RθJC(top)
RθJB
91.3
29.3
48.3
0.7
结至外壳(顶部)热阻
结至电路板热阻
ΨJT
结至顶部特性参数
结至电路板特征参数
结至外壳(底部)热阻
结至环境热阻
47.9
ΨJB
RθJC(bot)
RθJA
RθJC(top)
RθJB
不适用
86.6
39.3
27.8
1.1
结至外壳(顶部)热阻
结至电路板热阻
ΨJT
结至顶部特征参数
结至电路板特征参数
结至外壳(底部)热阻
27.8
ΨJB
RθJC(bot)
不适用
(1) 有关新旧热指标的更多信息,请参阅半导体和IC 封装热指标应用报告。
7.5 电源电流特性
Copyright © 2023 Texas Instruments Incorporated
English Data Sheet: SLASEX5
14
Submit Document Feedback
Product Folder Links: MSPM0L1105 MSPM0L1106
MSPM0L1105, MSPM0L1106
ZHCSR47B –OCTOBER 2022 –REVISED APRIL 2023
www.ti.com.cn
7.5.1 运行/睡眠模式
VDD=3.3V。所有输入都连接至0V 或VDD。输出不供应或吸收任何电流。所有外设均禁用。
-40°C
25°C
85°C
105°C
125°C
MCLK
参数
单位
典型 最大 典型 最大 典型 最大 典型 最大 典型 最大
值
值
值
值
值
值
值
值
值
值
运行模式
32MHz
2.3
2.3
2.3
2.3
2.4
MCLK=SYSOSC、CoreMark,从闪
存执行
IDDRUN
mA
4MHz
0.52
0.52
0.54
0.56
0.60
MCLK=SYSOSC,while (1),从闪存
执行
32MHz
40
72
48
40
72
50
41
72
50
42
73
51
43
74
56
IDDRUN
每MHz
,
MCLK=SYSOSC、CoreMark,从闪
存执行
32MHz
4MHz
uA/Mhz
MCLK=SYSOSC、CoreMark,从闪
存执行
130
130
135
140
150
SLEEP 模式
32MHz
4MHz
967 1047 978 1066 1002 1192 1024 1301 1070 1416
356 416 363 441 389 577 411 689 458 809
IDDSLEEP
uA
MCLK=SYSOSC,CPU 暂停
7.5.2 停止/待机模式
除非另有说明,VDD=3.3V。所有输入都连接至0V 或VDD。输出不供应或吸收任何电流。所有未注明的外设均被禁用。
-40°C
25°C
85°C
105°C
125°C
ULPCLK
参数
单位
典型 最大 典型 最大 典型 最大 典型 最大 典型 最大
值
值
值
值
值
值
值
值
值
值
停止模式
SYSOSC=32MHz,
IDDSTOP0 USE4MHZSTOP=0,
4MHz
4MHz
32kHz
316 342 320 344 323 347 327 352 334 361
146 167 151 171 155 176 158 182 166 192
DISABLESTOP=0
SYSOSC=4MHz,
IDDSTOP1 USE4MHZSTOP=1,
DISABLESTOP=0
uA
SYSOSC 关闭,
IDDSTOP2
42
51
44
54
47
58
50
64
56
76
DISABLESTOP=1,
ULPCLK=LFCLK
待机模式
IDDSTBY0
1.2 1.3 1.3 1.7 2.7 6.2 4.7
0.9 1.0 1.0 1.4 2.4 5.9 4.4
0.9 1.0 1.0 1.4 2.4 5.9 4.4
12
12
12
11
11
10
25
25
25
STOPCLKSTBY=0,TIMG0 启用
STOPCLKSTBY=1,TIMG0 启用
STOPCLKSTBY=1,GPIOA 启用
32kHz
uA
IDDSTBY1
7.5.3 关断模式
所有输入都连接至0V 或VDD。输出不供应或吸收任何电流。内核稳压器关断。
-40°C
25°C
85°C
105°C
125°C
VDD
参数
单位
典型 最大 典型 最大 典型 最大 典型 最大 典型 最大
值
值
值
值
值
值
值
值
值
值
IDDSHDN
3.3V
47
61
352
793
2020
nA
关断模式下的电源电流
7.6 电源定序
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
15
Product Folder Links: MSPM0L1105 MSPM0L1106
English Data Sheet: SLASEX5
MSPM0L1105, MSPM0L1106
ZHCSR47B –OCTOBER 2022 –REVISED APRIL 2023
www.ti.com.cn
7.6.1 POR 和BOR
在自然通风条件下的工作温度范围内测得(除非另有说明)
参数
测试条件
最小值
典型值
最大值
单位
1
0.01
0.1
上升
下降(2)
V/us
dVDD/dt
VDD(电源电压)压摆率
V/ms
V
下降,待机
上升(1)
VPOR+
0.95
0.9
30
1.30
1.25
45
1.51
1.48
60
上电复位电压电平
下降(1)
VPOR-
V
(1)
VHYS, POR
mV
POR 迟滞
VBOR0+,
冷启动,上升(1)
1.54
1.58
1.62
COLD
上升(1) (2)
VBOR0+
VBOR0-
1.54
1.53
1.51
2.13
2.10
2.72
2.69
2.91
2.88
1.59
1.58
1.57
2.18
2.15
2.77
2.74
2.97
2.94
15
1.62
1.61
1.61
2.23
2.19
2.82
2.79
3.02
2.99
21
V
欠压复位电压电平0(默认电平)
下降(1) (2)
待机模式(1)
上升(1) (2)
VBOR0, STBY
VBOR1+
VBOR1-
V
V
欠压复位电压电平1
欠压复位电压电平2
欠压复位电压电平3
下降(1) (2)
上升(1) (2)
VBOR2+
VBOR2-
VBOR3+
VBOR3-
下降(1) (2)
上升(1) (2)
V
下降(1) (2)
级别0 (1)
VHYS,BOR
mV
欠压复位迟滞
级别1-3 (1)
运行/睡眠/停止模式
待机模式
34
40
10
us
us
TPD, BOR
BOR 传播延迟
100
(1) |dVDD/dt| ≤3V/s
(2) 器件在运行、睡眠或停止模式下工作。
7.6.2 电源斜坡
图7-1 给出了上电和下电期间POR - POR+、BOR0- 和BOR0+ 之间的关系。
POR
BOR
Running
BOR
Running
POR BOR
Running
No reset
asserted
BOR0+
BOR0-
BOR
released
BOR
asserted
BOR
released
BOR
released
POR+
POR-
POR
released
POR
asserted
POR
released
Time (t)
POR/BOR levels are met
for specified |dVDD/dt|
图7-1. 下电上电POR/BOR 条件
Copyright © 2023 Texas Instruments Incorporated
English Data Sheet: SLASEX5
16
Submit Document Feedback
Product Folder Links: MSPM0L1105 MSPM0L1106
MSPM0L1105, MSPM0L1106
ZHCSR47B –OCTOBER 2022 –REVISED APRIL 2023
www.ti.com.cn
7.7 闪存特性
在自然通风条件下的工作温度范围内测得(除非另有说明)
参数
测试条件
最小值 典型值 最大值
单位
电源
VDDPGM/ERASE
IDDERASE
IDDPGM
1.62
3.6
V
编程及擦除电源电压
2
mA
mA
擦除操作期间从VDD 获得的电源电流
编程操作期间从VDD 获得的电源电流
电源电流差值
2.5
电源电流差值
耐久性
擦除/编程周期耐久性(下部32kB 闪
存)(1)
NWEC(LOWER)
100
k 个周期
擦除/编程周期耐久性(其余闪存)(1)
发生故障前的总擦除操作(2)
k 个周期
K 擦除操作
写入操作
NWEC(UPPER)
NE(MAX)
10
802
在扇区擦除之前每个字线的写入操作(3)
NW(MAX)
83
保持
tRET_85
60
-40°C ≤Tj ≤85°C
-40°C ≤Tj ≤105°C
闪存数据保留
闪存数据保留
年
年
tRET_105
11.4
编程和擦除时序
闪存字的编程时间(4) (6)
tPROG (WORD, 64)
50
275
µs
1kB 扇区的编程时间(5) (6)
tPROG (SEC, 64)
tERASE (SEC)
6.4
ms
≤2k 个擦除/编程周期,Tj ≥
4
20
ms
ms
扇区擦除时间
扇区擦除时间
25°C
≤10k 个擦除/编程周期,Tj
≥25°C
tERASE (SEC)
20
150
tERASE (SEC)
tERASE (BANK)
20
22
200
220
ms
ms
≤10k 个擦除/编程周期
≤10k 个擦除/编程周期
扇区擦除时间
组擦除时间
(1) 下部32kB 闪存地址空间支持更高的擦除/编程耐久性,从而实现EEPROM 仿真应用。在具有<=32kB 闪存的器件上,整个闪存支持
NWEC(LOWER) 个擦除/编程周期。
(2) 发生故障前闪存支持的累计擦除操作总数。一次扇区擦除或组擦除操作被视为一次擦除操作。
(3) 必须擦除字线之前、每个字线允许的最大写入操作数。如果需要对同一个字线执行额外的写入操作,则一旦达到每个字线的最大写入操
作数,就需要执行扇区擦除。
(4) 编程时间定义为从触发编程命令到在闪存控制器中设置命令完成中断标志所需的时间。
(5) 扇区编程时间定义为从第一个字编程命令被触发到最后一个字编程命令完成并且在闪存控制器中设置中断标志所需的时间。该时间包括
在扇区编程期间软件将每个闪存字(在第一个闪存字之后)加载到闪存控制器所需的时间。
(6) 闪存字大小为64 个数据位(8 个字节)。在具有ECC 的器件上,总闪存字大小为72 位(64 个数据位加8 个ECC 位)。
7.8 时序特性
VDD=3.3V,Ta=25℃(除非另有说明)
参数
测试条件
最小值 典型值
最大值 单位
唤醒时间
tWAKE,
从休眠到运行的唤醒时间(1)
2
个周期
SLEEP
从STOP1 到运行的唤醒时间
(SYSOSC 启用)(1)
14
us
tWAKE,
STOP
从STOP2 到运行的唤醒时间
(SYSOSC 禁用)(1)
13
15
us
us
us
tWAKE,
从待机到运行的唤醒时间(1)
STBY
tWAKE,
214
从关断到运行的唤醒时间
快速启动启用
SHDN
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
17
Product Folder Links: MSPM0L1105 MSPM0L1106
English Data Sheet: SLASEX5
MSPM0L1105, MSPM0L1106
ZHCSR47B –OCTOBER 2022 –REVISED APRIL 2023
www.ti.com.cn
7.8 时序特性(continued)
VDD=3.3V,Ta=25℃(除非另有说明)
参数
测试条件
最小值 典型值
最大值 单位
tWAKE,
230
µs
从关断到运行的唤醒时间
快速启动禁用
SHDN
异步快速时钟请求时序
0.9
2.4
0.9
3.2
us
us
us
us
模式为SLEEP2
模式为STOP1
模式为STOP2
模式为STANDBY1
从异步请求的边沿到第一个32MHz
tDELAY
MCLK 边沿的延迟时间
启动时序
241
284
us
us
快速启动启用
快速启动禁用
tSTART,
器件从复位/上电开始的冷启动时间(2)
RESET
NRST 时序
2
us
us
ULPCLK≥4MHz
tRST,
NRST 引脚上用于生成BOOTRST 的
脉冲长度下限
BOOTRST
ULPCLK=32kHz
100
NRST 引脚上用于生成POR 的脉冲长
度下限
tRST, POR
1
s
(1) 唤醒时间是指从外部信号(GPIO 唤醒事件)的边沿到执行第一条CPU 指令所需的时间,其中GPIO 干扰滤波器禁用(FILTEREN=0x0)
且快速唤醒启用(FASTWAKEONLY=1)
(2) 启动时间是从VDD 超过VBOR0+(冷启动)到执行用户程序的第一条指令所需的时间。
7.9 时钟规范
7.9.1 系统振荡器(SYSOSC)
在自然通风条件下的工作温度范围内测得(除非另有说明)
参数
测试条件
SYSOSCCFG.FREQ=00 (BASE)
SYSOSCCFG.FREQ=01
最小值
典型值
最大值
单位
32
4
出厂修整的SYSOSC 频率
SYSOSCCFG.FREQ=10,
MHz
24
16
SYSOSCTRIMUSER.FREQ=10
用户修整的SYSOSC 频率
SYSOSCCFG.FREQ=10,
SYSOSCTRIMUSER.FREQ=01
-0.41
-0.80
-0.80
-0.80
0.58
0.93
1.09
1.30
SETUSEFCL=1,Ta = 25℃
启用频率校正环路(FCL),并假设使用理
SETUSEFCL=1,-40℃≤Ta ≤85 ℃
SETUSEFCL=1,-40℃≤Ta ≤105 ℃
SETUSEFCL=1,-40℃≤Ta ≤125℃
%
想ROSC 电阻器时的SYSOSC 频率精度
(1) (2)
fSYSOSC
SETUSEFCL=1,Ta = 25℃,±0.1%
-0.5
–1.1
–1.1
–1.1
0.7
1.2
1.4
1.7
±25ppm ROSC
SETUSEFCL=1,-40℃≤Ta ≤85℃,
±0.1% ±25ppm ROSC
启用频率校正环路(FCL),ROSC 电阻器置
于ROSC 引脚时的SYSOSC 精度,适用于
经过出厂调整的频率(1)
%
%
SETUSEFCL=1,-40℃≤Ta ≤105℃,
±0.1% ±25ppm ROSC
SETUSEFCL=1,-40℃≤Ta ≤125℃,
±0.1% ±25ppm ROSC
SETUSEFCL=0,
SYSOSCCFG.FREQ=00,-40℃≤Ta ≤
125℃
禁用频率校正环路(FCL) 后的SYSOSC
精度,32MHz
-2.6
1.8
Copyright © 2023 Texas Instruments Incorporated
English Data Sheet: SLASEX5
18
Submit Document Feedback
Product Folder Links: MSPM0L1105 MSPM0L1106
MSPM0L1105, MSPM0L1106
ZHCSR47B –OCTOBER 2022 –REVISED APRIL 2023
www.ti.com.cn
7.9.1 系统振荡器(SYSOSC) (continued)
在自然通风条件下的工作温度范围内测得(除非另有说明)
参数
测试条件
最小值
典型值
最大值
单位
SETUSEFCL=0,
SYSOSCCFG.FREQ=01,-40℃≤Ta ≤
125℃
禁用频率校正环路(FCL) 后的SYSOSC
精度,适用于经过出厂调整的频率,4MHz
fSYSOSC
2.3
%
–2.7
在ROSC 引脚和VSS 之间安装外部电阻
ROSC
SETUSEFCL=1
100
kΩ
us
%
器(1)
tsettle,
(1)
达到目标精度的稳定时间(3)
SETUSEFCL=1,±0.1% 25ppm ROSC
30
SYSOSC
fsettle,
(1)
settle 期间的fSYSOSC 额外下冲精度(3)
SETUSEFCL=1,±0.1% 25ppm ROSC
-11
t
SYSOSC
(1) SYSOSC 频率校正环路(FCL) 通过外部基准电阻(ROSC) 实现高SYSOSC 精度,当使用FCL 时,该电阻必须连接在器件ROSC 引脚
和VSS 之间。所示精度为采用±0.1% ±25ppm ROSC 时;也可以使用宽松容差电阻(SYSOSC 精度会有所降低)。有关计算各种ROSC
精度所对应的SYSOSC 精度的详细信息,请参阅技术参考手册的“SYSOSC”一节。如果未启用FCL,则无需填充ROSC
。
(2) 仅表示器件精度。必须将所用ROSC 电阻器的容差和温度漂移与此规格结合使用,以确定最终精度。±0.1% ±25ppm ROSC 的性能作为
基准点提供。
(3) SYSOSC 被唤醒(例如,退出低功耗模式时)并且FCL 已启用时,SYSOSC 最初将下冲目标频率fSYSOSC,额外的误差最高为
fsettle,SYSOSC,时间为tsettle,SYSOSC,之后可达到目标精度。
7.9.1.1 SYSOSC 典型频率精度
2
1.5
1
2
1.5
1
Typical
Max
Min
0.5
0
0.5
0
-0.5
-1
-1.5
-2
-0.5
-1
Typical
Max
Min
-2.5
-3
-1.5
-40
-20
0
20
40
60
80
100
120
-40
-20
0
20
40
60
80
100
120
Temperature (°C)
Temperature (°C)
图7-2. FCL 启用时的SYSOSC 精度(32MHz)
图7-3. FCL 关闭时的SYSOSC 精度(32MHz)
FCL 启用时的精度基于0.1% 容差25ppm/°C ROSC 电阻器。
7.9.2 低频振荡器(LFOSC)
在自然通风条件下的工作温度范围内测得(除非另有说明)
参数
测试条件
最小值
典型值
最大值
单位
32768
Hz
LFOSC 频率
fLFOSC
-5
-3
5
3
%
%
-40℃≤Ta ≤125℃
LFOSC 精度
-40℃≤Ta ≤85℃
tstart,
1.7
ms
LFOSC 启动时间
LFOSC
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
19
Product Folder Links: MSPM0L1105 MSPM0L1106
English Data Sheet: SLASEX5
MSPM0L1105, MSPM0L1106
ZHCSR47B –OCTOBER 2022 –REVISED APRIL 2023
www.ti.com.cn
7.10 数字IO
7.10.1 电气特性
在推荐的电源电压范围及自然通风条件下的工作温度范围内(除非另外注明)
参数
测试条件
VDD≥1.62V
VDD≥2.7V
最小值 典型值
最大值 单位
0.7*VDD
5.5
5.5
V
V
ODIO (1)
2
VIH
高电平输入电压
除ODIO 和复位
以外的所有I/O
0.7*VDD
VDD+0.3
V
VDD≥1.62V
-0.3
-0.3
0.3*VDD
0.8
V
V
VDD≥1.62V
VDD≥2.7V
ODIO
VIL
低电平输入电压
除ODIO 和复位
以外的所有I/O
-0.3
0.05*VDD
0.1*VDD
0.3*VDD
V
V
VDD≥1.62V
ODIO
VHYS
Hysteresis
除ODIO 以外的
所有I/O
V
Ilkg
SDIO(2) (3)
±50
nA
kΩ
高阻态漏电流
上拉电阻
除ODIO 以外的
所有I/O
RPU
40
RPD
CI
40
5
kΩ
下拉电阻
输入电容
pF
Copyright © 2023 Texas Instruments Incorporated
English Data Sheet: SLASEX5
20
Submit Document Feedback
Product Folder Links: MSPM0L1105 MSPM0L1106
MSPM0L1105, MSPM0L1106
ZHCSR47B –OCTOBER 2022 –REVISED APRIL 2023
www.ti.com.cn
7.10.1 电气特性(continued)
在推荐的电源电压范围及自然通风条件下的工作温度范围内(除非另外注明)
参数
测试条件
VDD ≥2.7V,|IIO ,max
VDD ≥1.71V,|IIO ,max
VDD ≥1.62V,|IIO ,max
-40°C ≤Tj ≤25°C
VDD ≥2.7V,|IIO ,max
最小值 典型值
最大值 单位
|
= 6mA
= 2mA
= 1.5mA
|
|
VDD-0.4
SDIO
|
= 6mA
VDD ≥1.71V,|IIO ,max
VDD ≥1.62V,|IIO ,max
-40°C ≤Tj ≤130°C
|
|
= 2mA
= 1.5mA
VDD-0.45
VDD-0.4
VDD ≥2.7V,DRV = 1,|IIO ,max
6mA
VDD ≥1.71V,DRV = 1,|IIO ,max
3mA
VDD ≥1.62V,DRV = 1,|IIO ,max
2mA
|
=
|
=
=
|
-40°C ≤Tj ≤25°C
VDD ≥2.7V,DRV = 1,|IIO ,max
6mA
VDD ≥1.71V,DRV = 1,|IIO ,max
3mA
|
=
VOH
V
高电平输出电压
|
=
=
VDD-0.4
VDD ≥1.62V,DRV = 1,|IIO ,max
|
2mA
-40°C ≤Tj ≤130°C
HSIO
VDD ≥2.7V,DRV = 0,|IIO ,max
4mA
VDD ≥1.71V,DRV = 0,|IIO ,max
2mA
|
=
|
=
=
VDD-0.45
VDD-0.45
VDD ≥1.62V,DRV = 0,|IIO ,max
|
1.5mA
-40°C ≤Tj ≤25°C
VDD ≥2.7V,DRV = 0,|IIO ,max
4mA
VDD ≥1.71V,DRV = 0,|IIO ,max
2mA
|
=
|
=
VDD ≥1.62V,|IIO ,max
|
= 1.5mA
-40°C ≤Tj ≤130°C
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
21
Product Folder Links: MSPM0L1105 MSPM0L1106
English Data Sheet: SLASEX5
MSPM0L1105, MSPM0L1106
ZHCSR47B –OCTOBER 2022 –REVISED APRIL 2023
www.ti.com.cn
7.10.1 电气特性(continued)
在推荐的电源电压范围及自然通风条件下的工作温度范围内(除非另外注明)
参数
测试条件
VDD ≥2.7V,|IIO ,max
VDD ≥1.71V,|IIO ,max
VDD ≥1.62V,|IIO ,max
-40°C ≤Tj ≤25°C
VDD ≥2.7V,|IIO ,max
最小值 典型值
最大值 单位
|
= 6mA
= 2mA
= 1.5mA
|
|
0.4
SDIO
|
= 6mA
VDD ≥1.71V,|IIO ,max
VDD ≥1.62V,|IIO ,max
-40°C ≤Tj ≤130°C
|
|
= 2mA
= 1.5mA
0.45
0.4
VDD ≥2.7V,DRV = 1,|IIO ,max
6mA
VDD ≥1.71V,DRV = 1,|IIO ,max
3mA
VDD ≥1.62V,DRV = 1,|IIO ,max
2mA
|
=
|
=
=
|
Tj ≤85°C
VDD ≥2.7V,DRV = 1,|IIO ,max
6mA
VDD ≥1.71V,DRV = 1,|IIO ,max
3mA
|
=
|
=
=
0.45
VDD ≥1.62V,DRV = 1,|IIO ,max
|
2mA
VOL
V
低电平输出电压
-40°C ≤Tj ≤130°C
HSIO
VDD ≥2.7V,DRV = 0,|IIO ,max
4mA
VDD ≥1.71V,DRV = 0,|IIO ,max
2mA
VDD ≥1.62V,DRV = 0,|IIO ,max
1.5mA
|
=
|
=
=
0.4
|
Tj ≤85°C
VDD ≥2.7V,DRV = 0,|IIO ,max
4mA
VDD ≥1.71V,DRV = 0,|IIO ,max
2mA
|
=
|
=
=
0.45
VDD ≥1.62V,DRV = 0,|IIO ,max
|
1.5mA
-40°C ≤Tj ≤130°C
VDD ≥2.7V,IOL,max = 8mA
VDD ≥1.71V,IOL,max = 4mA
-40°C ≤Tj ≤25°C
0.4
ODIO
VDD ≥2.7V,IOL,max = 8mA
VDD ≥1.71V,IOL,max = 4mA
-40°C ≤Tj ≤130°C
0.45
(1) I/O 类型:ODIO = 5V 容限开漏,SDIO = 标准驱动,HSIO = 高速
(2) 除非另有说明,漏电流是在将VSS 或VCC 施加到相应引脚的情况下测量的。
(3) 数字端口引脚的泄漏电流单独测量。为输入选择端口引脚,而且上拉/下拉电阻器被禁用。
Copyright © 2023 Texas Instruments Incorporated
English Data Sheet: SLASEX5
22
Submit Document Feedback
Product Folder Links: MSPM0L1105 MSPM0L1106
MSPM0L1105, MSPM0L1106
ZHCSR47B –OCTOBER 2022 –REVISED APRIL 2023
www.ti.com.cn
7.10.2 开关特性
在推荐的电源电压范围及自然通风条件下的工作温度范围内(除非另外注明)
参数
测试条件
最小值 典型值
最大值 单位
16
VDD ≥1.71V,CL= 20pF
SDIO (1)
32
VDD ≥2.7V,CL= 20pF
16
VDD ≥1.71V,DRV = 0,CL= 20pF
VDD ≥1.71V,DRV = 1,CL= 20pF
VDD ≥2.7V,DRV = 0,CL= 20pF
VDD ≥1.71V,FM+,CL= 20pF - 100pF
fmax
MHz
24
端口输出频率
HSIO
ODIO
32
1
除ODIO 以外
的所有输出端口
tr,tf
0.3*fmax
120
s
输出上升/下降时间
VDD ≥1.71V
VDD ≥1.71V,FM+,CL= 20pF-100pF
tf
ODIO
20*VDD/5.5
ns
输出下降时间
(1) I/O 类型:ODIO = 5V 容限开漏,SDIO = 标准驱动,HSIO = 高速
7.11 模拟多路复用器VBOOST
在自然通风条件下的工作温度范围内测得(除非另有说明)
参数
测试条件
最小值
典型值
最大值
单位
MCLK/ULPCLK 是
LFCLK
0.8
IVBST
uA
us
VBOOST 电流加法器
VBOOST 启动时间
MCLK/ULPCLK 不是
LFCLK
8.5
12
tSTART,VBST
7.12 ADC
7.12.1 电气特性
在推荐的电源电压和自然通风条件下的工作温度范围内(除非另有说明),所有典型值均在温度为25°C 时测得,并且所有精
度参数均使用12 位分辨率模式测得(除非另有说明)
参数
测试条件
最小值
典型值
最大值
单位
模拟输入电压范围(1)
适用于所有ADC 模拟输入引脚
Vin(ADC)
0
VDD
V
VDD
V
V
来自VDD 的VR+
VR+
1.4
VDD
ADC 正基准电压
来自外部基准引脚的VR+ (VREF+)
来自内部基准的VR+ (VREF)
VREF
0
V
VR-
FS
V
ADC 负基准电压
ADC 采样频率
1.68
600
435
7
Msps
RES = 0x0(12 位模式),外部基准
454
300
3.3
0.5
10.2
11.1
71
FS = 1MSPS,内部基准关闭,VR+ = VDD
FS = 200ksps,内部基准打开,VR+ = VREF = 2.5V
流入VDD 端子的
工作电源电流
(2)
I(ADC)
μA
CS/H
Rin
pF
ADC 采样保持电容
ADC 采样开关电阻
1
kΩ,
10
11
68
63
63
内部基准,VR+ = VREF = 2.5V,Fin = 10KHz
外部基准,Fin = 10KHz (4)
外部基准(3)
ENOB
SNR
有效位数
信噪比
位
dB
65
内部基准,VR+ = VREF = 2.5V
外部基准电压(3),VDD = VDD(min) 至VDD(max)
68
PSRRDC
dB
电源抑制比(直流)
VDD = VDD(min) 至VDD(max)
内部基准,VR+ = VREF = 2.5V
49
55
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
23
Product Folder Links: MSPM0L1105 MSPM0L1106
English Data Sheet: SLASEX5
MSPM0L1105, MSPM0L1106
ZHCSR47B –OCTOBER 2022 –REVISED APRIL 2023
www.ti.com.cn
7.12.1 电气特性(continued)
在推荐的电源电压和自然通风条件下的工作温度范围内(除非另有说明),所有典型值均在温度为25°C 时测得,并且所有精
度参数均使用12 位分辨率模式测得(除非另有说明)
参数
测试条件
最小值
典型值
最大值
单位
外部基准电压(3),1kHz 时ΔVDD = 0.1V
61
PSRRAC
dB
电源抑制比(交流)
1kHz 时ΔVDD = 0.1V
内部基准,VR+ = VREF = 2.5V
49
1
Twakeup
us
%
ADC 唤醒时间
假设内部基准处于运行状态
ADC 输入通道:电源监测器(4)
ADC 输入通道:电源监测器
VSupplyMon
ISupplyMon
-1.5
+1.5
电源监测器分压器(VDD/3) 精度
电源监测器分压器电流消耗
10
uA
(1) 模拟输入电压范围必须位于所选的ADC 基准电压范围VR+ 至VR- 内,才能获得有效的转换结果。
(2) 内部基准(VREF) 电源电流不包括在电流消耗参数I(ADC) 中。
(3) 所有外部基准规格都是在VR+ = VREF+ = VDD = 3.3V 且VR- = VREF- = VSS = 0V 的条件下测得
(4) 模拟电源监测器。通道15 上的模拟输入断开连接,并在内部连接到分压器VDD/3。
7.12.2 开关特性
在推荐的电源电压范围及自然通风条件下的工作温度范围内(除非另外注明)
参数
测试条件
最小值
典型值
最大值
32
单位
fADCCLK
tADC trigger
tSample
4
3
MHz
ADC 时钟频率
ADCCLK 周期
软件触发最小宽度
62.5
0.22
1.5
1.5
2
ns
µs
µs
µs
µs
无OPA 时的采样时间
12 位模式,RS = 50ΩΩ,Cpext = 10pF
GBW = 0x1,PGA 增益= x1
12 位模式
使用OPA 时的采样时间(1)
tSample_PGA
GBW = 0x1,PGA 增益= x32
tSample_GPAMP
使用GPAMP 时的采样时间
tSample_SupplyMon
使用电源监测器(VDD/3) 时的采样时间
(1) 仅适用于具有OPA 的器件
7.12.3 线性参数
在推荐的电源电压和自然通风条件下的工作温度范围内(除非另有说明),所有典型值均在温度为25°C 时测得,并且所有线
性参数均使用12 位分辨率模式测得(除非另有说明)(1)
参数
测试条件
最小值
典型值
最大值
单位
EI
-2.0
+2.0
LSB
积分线性误差(INL)
外部基准(2)
外部基准(2)
外部基准(2)
微分线性误差(DNL)
保证无丢码
ED
-1.0
+1.0
LSB
-3
-3
-3
3
3
3
mV
mV
EO
EG
偏移误差
增益误差
内部基准,VR+ = VREF = 2.5V
外部基准(2)
LSB
2
(1) 总体未调整误差(TUE) 可以通过以下公式使用EI、EO 和EG 来计算得出:TUE = √( EI 2 + |EO|2 + EG
注意:您必须将所有误差转换为相同的单位,通常为LSB,以上公式才能进行准确计算
(2) 所有外部基准规格都是在VR+ = VREF+ = VDD 且VR- = VSS = 0V 的条件下测得
)
Copyright © 2023 Texas Instruments Incorporated
English Data Sheet: SLASEX5
24
Submit Document Feedback
Product Folder Links: MSPM0L1105 MSPM0L1106
MSPM0L1105, MSPM0L1106
ZHCSR47B –OCTOBER 2022 –REVISED APRIL 2023
www.ti.com.cn
7.12.4 典型连接图
Device
Boundary
ADC Model
S1
Rpar
Rin
12-bit SAR
Converter
Vin
CS/H
CI
Cpar
图7-4. ADC 输入网络
1. 请参阅ADC 电气特性以了解Rin 和CS/H 的值
2. 请参阅数字IO 电气特性以了解CI 的值
3. Cpar 和Rpar 表示外部ADC 输入电路的寄生电容和电阻
使用以下公式来求解ADC 转换所需的最小采样时间(T):
1. Tau = (Rpar + Rin)* CS/H + Rpar*(Cpar + CI)
2. K= ln(2n/趋稳误差) –ln((Cpar + CI)/CS/H
3. T (最小采样时间) = K*Tau
)
7.13 温度传感器
在自然通风条件下的工作温度范围内测得(除非另有说明)
参数
测试条件
最小值
典型值
最大值
单位
℃
出厂调整温度(1)
TSTRIM
TSc
27
30
33
-1.84
-1.75
2.5
-1.66
10
mV/℃
us
温度系数
温度传感器稳定时间(2)
tSET, TS
(1) 通过用户校准可以实现更高的绝对精度。
(2) 这是由ADC 进行测量时,温度传感器稳定所需的时间上限。它可用于指定测量温度传感器时的最短ADC 采样时间。
7.14 VREF
7.14.1 电压特性
在推荐的电源电压范围及自然通风条件下的工作温度范围内(除非另外注明)
参数
测试条件
最小值
1.62
典型值
最大值
单位
BUFCONFIG = 1
VDDmin
VREF
V
VREF 运行所需的最小电源电压
BUFCONFIG = 0
BUFCONFIG = 1
BUFCONFIG = 0
2.7
1.379
2.462
1.4
2.5
1.421
2.538
V
电压基准输出电压
7.14.2 电气特性
在推荐的电源电压范围及自然通风条件下的工作温度范围内(除非另外注明)
参数
测试条件
BUFCONFIG = {0, 1},无负载
BUFCONFIG = {0, 1}
最小值 典型值 最大值 单位
IVREF
74
100
µA
VREF 工作电源电流
VREF 的温度系数(2)
长期VREF 漂移
TCVREF
TCdrift
200 ppm/°C
300 ppm
时间= 1000 小时,BUFCONFIG = {0, 1},T = 25℃
VDD = 1.7 V 至VDDmax,BUFCONFIG = 1
VDD = 2.7V 至VDDmax,BUFCONFIG = 0
59
49
64
53
PSRRDC
dB
VREF 电源抑制比(直流)
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
25
Product Folder Links: MSPM0L1105 MSPM0L1106
English Data Sheet: SLASEX5
MSPM0L1105, MSPM0L1106
ZHCSR47B –OCTOBER 2022 –REVISED APRIL 2023
www.ti.com.cn
7.14.2 电气特性(continued)
在推荐的电源电压范围及自然通风条件下的工作温度范围内(除非另外注明)
参数
测试条件
最小值 典型值 最大值 单位
BUFFCONFIG = 1
BUFFCONFIG = 0
500
VREF 输出端的RMS 噪声(0.1Hz
至100MHz)
Vnoise
µVrms
750
ADC FS
Tstartup
200 ksps
支持的最大ADC 采样频率
VREF 启动时间
使用VREF 作为ADC 基准
BUFCONFIG = {0, 1},VDD = 2.8V
15
us
(1) VREF 输出的温度系数是TCVRBUF 与内部带隙基准的温度系数之和。
7.15 GPAMP
7.15.1 电气特性
在推荐的电源电压范围及自然通风条件下的工作温度范围内(除非另外注明)
参数
测试条件
最小值 典型值 最大值
单位
VDD
–1
RRI = 0x0
RRI = 0x1
-0.1
1
VDD-0.
2
VCM
V
共模电压范围
VDD-0.
2
RRI = 0x2
-0.1
IO= 0mA,RRI = 0x0
97
93
Iq
µA
MHz
mV
每个运算放大器的静态电流
增益带宽积
IO= 0mA,RRI = 0x1 或0x2
GBW
VOS
CL = 200pF
0.32
±0.2
±0.08
7.7
CHOP = 0x0
CHOP = 0x1 或0x2
CHOP = 0x0
CHOP = 0x1 或0x2
TA = 25°C
±6.5
±0.4
同相,单位增益,TA
25℃,VDD = 3.3V
=
输入失调电压
dVOS/dT
µV/°C
pA
同相,单位增益
输入失调电压温漂
0.34
±40
±4000
±200
±4000
77
0.1V<Vin<VDD-0.3V,VDD
= 3.3V,CHOP=0x0
TA = 125°C
Ibias
SoC 上多路复用I/O 引脚的输入偏置
共模抑制比(直流)
TA = 25°C
0.1V<Vin<VDD-0.3V,
VDD=3.3V,CHOP =0x1
TA = 125°C
CHOP = 0x0
CHOP = 0x1 或0x2
f = 1kHz
48
56
CMRRDC
dB
在共模电压范围内
105
43
en
同相,单位增益
nV/√Hz
kΩ
输入电压噪声密度
输入电阻(1)
f = 10kHz
19
Rin
Cin
0.65
4
共模
差分
pF
输入电容
2
AOL
82
69
90
107
72
dB
开环电压增益(直流)
RL = 350 kΩ,0.3V < Vo < VDD-0.3V
CL = 200pF,RL= 350kΩ
PM
70
相补角
度
V/µs
%
SR
0.32
0.012
±10
同相,单位增益,CL = 40pF
压摆率
THDN
ILoad
CLoad
总谐波失真+ 噪声
输出负载电流
输出负载电容
µA
pF
200
(1) 术语“Rin”是指GPAMP 中多路复用器的输入电阻。
Copyright © 2023 Texas Instruments Incorporated
English Data Sheet: SLASEX5
26
Submit Document Feedback
Product Folder Links: MSPM0L1105 MSPM0L1106
MSPM0L1105, MSPM0L1106
ZHCSR47B –OCTOBER 2022 –REVISED APRIL 2023
www.ti.com.cn
7.15.2 开关特性
在推荐的电源电压范围及自然通风条件下的工作温度范围内(除非另外注明)
最小 典型
参数
测试条件
最大值
单位
值
值
ENABLE = 0x0 至0x1,带隙基准开
启,0.1%
tEN
12
20
µs
GPAMP 启用时间
GPAMP 禁用时间
GPAMP 稳定时间
同相,单位增益
同相,单位增益
ULPCLK 周
期
tdisable
tSETTLE
4
9
CL = 200pF,Vstep = 0.3V 至VDD -
0.3V,0.1%,ENABLE = 0x1
µs
7.16 I2C
7.16.1 I2C 特性
在自然通风条件下的工作温度范围内测得(除非另有说明)
快速模式+
最小值 最大值
标准模式
快速模式
最小值 最大值
32
参数
测试条件
单位
最小值
最大值
fI2C
2
32
8
20
32
1
MHz
MHz
us
I2C 输入时钟频率
SCL 时钟频率
电源域0 中的I2C
fSCL
0.1
0.4
tHD,STA
4
4.7
4
0.6
1.3
0.6
0.6
0
0.26
0.5
保持时间(重复)启动
SCL 时钟的低电平周期
SCL 时钟的高电平周期
一个针对重复启动的建立时间
数据保持时间
tLOW
us
tHIGH
0.26
0.26
0
us
tSU,STA
tHD,DAT
tSU,DAT
tSU,STO
4.7
0
us
ns
250
4
100
0.6
50
ns
数据设置时间
0.26
us
停止的建立时间
STOP 与START 状态之间的总
线空闲时间
tBUF
4.7
1.3
0.5
us
tVD;DAT
tVD;ACK
3.45
3.45
0.9
0.9
0.45
0.45
us
us
数据有效时间
数据有效确认时间
7.16.2 I2C 滤波器
在自然通风条件下的工作温度范围内测得(除非另有说明)
参数
测试条件
最小值
典型值
最大值
单位
AGFSELx = 0
6
14
22
35
ns
ns
ns
ns
AGFSELx = 1
AGFSELx = 2
AGFSELx = 3
35
60
90
由输入滤波器进行抑制的尖峰的脉冲持续
时间
fSP
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
27
Product Folder Links: MSPM0L1105 MSPM0L1106
English Data Sheet: SLASEX5
MSPM0L1105, MSPM0L1106
ZHCSR47B –OCTOBER 2022 –REVISED APRIL 2023
www.ti.com.cn
7.16.3 I2C 时序图
tSU,STA
tBUF
tHD,STA
tHD,STA
SDA
ttLOW
t
ttHIGHt
tSP
SCL
tHD,DAT
tVD,DAT
tSU,STO
tSU,DAT
图7-5. I2C 时序图
7.17 SPI
7.17.1 SPI
在自然通风条件下的工作温度范围内测得(除非另有说明)
参数
测试条件
最小值
典型值
最大值
单位
SPI
时钟最大速度= 32MHz
1.71V < VDD < 3.6V
控制器模式
fSPI
16
MHz
SPI 时钟频率
时钟最大速度= 32MHz
1.71V < VDD < 3.6V
外设模式
fSPI
16
60
MHz
%
SPI 时钟频率
SCK 占空比
DCSCK
40
50
控制器
(tSPI/2) -
1
(tSPI/2) +
1
tSCLK_H/L
tSPI / 2
ns
ns
SCLK 高电平或低电平时间
POCI 输入数据建立时间(1)
1
1
2.7 < VDD < 3.6V,延迟采样已启用
1.71 < VDD < 2.7V,延迟采样已启用
2.7 < VDD < 3.6V,无延迟采样
1.71 < VDD < 2.7V,无延迟采样
tSU.CI
27
35
9
POCI 输入数据建立时间(1)
tSU.CI
ns
tHD.CI
ns
ns
ns
POCI 输入数据保持时间
PICO 输出数据有效时间(2)
PICO 输出数据保持时间(3)
tVALID.CO
tHD.CO
10
1
外设
tCS.LEAD
8
1
ns
ns
CS 提前时间,CS 有效至时钟
CS 滞后时间,最后一个时钟到CS
无效
tCS.LAG
tCS.ACC
tCS.DIS
CS 访问时间,CS 有效到POCI 数
据输出
23
19
ns
ns
CS 禁用时间,CS 无效到POCI 高
阻抗
tSU.PI
7
ns
ns
ns
ns
PICO 输入数据设置时间
PICO 输入数据保持时间
POCI 输出数据有效时间(2)
POCI 输出数据有效时间(2)
tHD.PI
31.25
tVALID.PO
tVALID.PO
2.7V < VDD < 3.6V
1.71V < VDD < 2.7V
24
31
Copyright © 2023 Texas Instruments Incorporated
English Data Sheet: SLASEX5
28
Submit Document Feedback
Product Folder Links: MSPM0L1105 MSPM0L1106
MSPM0L1105, MSPM0L1106
ZHCSR47B –OCTOBER 2022 –REVISED APRIL 2023
www.ti.com.cn
7.17.1 SPI (continued)
在自然通风条件下的工作温度范围内测得(除非另有说明)
参数
测试条件
最小值
典型值
最大值
单位
POCI 输出数据保持时间(3)
tHD.PO
5
ns
(1) 启用延迟采样功能后,POCI 输入数据设置时间可得到完全补偿。
(2) 指定输出更改SCLK 时钟边沿后将下一个有效数据驱动到输出所需的时间。
(3) 指定输出更改SCLK 脉冲边沿后输出上数据保持有效的时长。
7.17.2 SPI 时序图
CS
(inverted)
CS
(inverted)
tCS, LEAD
tCS, LEAD
CS
CS
1 / fSPI
1 / fSPI
tCS, LAG
tCS, LAG
SCLK
SCLK
(SPO = 0)
(SPO = 0)
tSCLK_H/L
tSCLK_H/L
tSCLK_H/L
tSCLK_H/L
SCLK
SCLK
(SPO = 1)
(SPO = 1)
tSU,CI
tSU,CI
tHD,CI
tHD,CI
tCS, ACC
POCI
PICO
POCI
PICO
tHD,CO
tVALID,CO
tHD,CO
tVALID,CO
tCS, DIS
tCS, DIS
tCS, ACC
Controller Mode, SPH = 0
Controller Mode, SPH = 1
图7-6. SPI 时序图- 控制器模式
CS
(inverted)
CS
(inverted)
tCS, LEAD
tCS, LEAD
CS
CS
1 / fSPI
1 / fSPI
tCS, LAG
tCS, LAG
SCLK
SCLK
(SPO = 0)
(SPO = 0)
tSCLK_H/L
tSCLK_H/L
tSCLK_H/L
tSCLK_H/L
SCLK
SCLK
(SPO = 1)
(SPO = 1)
tSU,PI
tSU,PI
tHD,PI
tHD,PI
PICO
PICO
POCI
tHD,PO
tVALID,PO
tHD,PO
tVALID,PO
tCS, DIS
tCS, DIS
tCS, ACC
POCI
tCS, ACC
Peripheral Mode, SPH = 1
Peripheral Mode, SPH = 0
图7-7. SPI 时序图- 外设模式
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
29
Product Folder Links: MSPM0L1105 MSPM0L1106
English Data Sheet: SLASEX5
MSPM0L1105, MSPM0L1106
ZHCSR47B –OCTOBER 2022 –REVISED APRIL 2023
www.ti.com.cn
7.18 UART
在自然通风条件下的工作温度范围内测得(除非另有说明)
参数
测试条件
最小值
典型值
最大值
单位
fUART
32
MHz
UART 输入时钟频率
BITCLK 时钟频率(等于波特
率,单位为MBaud)
fBITCLK
4
MHz
AGFSELx = 0
AGFSELx = 1
AGFSELx = 2
AGFSELx = 3
6
14
22
35
ns
ns
ns
ns
35
60
90
由输入滤波器进行抑制的尖峰的
脉冲持续时间
tSP
7.19 TIMx
在自然通风条件下的工作温度范围内测得(除非另有说明)
参数
测试条件
最小值
典型值
最大值
单位
ns
fTIMxCLK = 32MHz
31.25
1
tres
计时器分辨率时间
计时器分辨率时间
16 位计数器时钟周期
tTIMxCLK
tres
16
2048
带有16 位计数器的TIMx
位
us
fTIMxCLK = 32MHz
0.03125
1
tCOUNTER
65536
tTIMxCLK
7.20 仿真和调试
7.20.1 SWD 时序
在自然通风条件下的工作温度范围内测得(除非另有说明)
参数
测试条件
最小值
典型值
最大值
10
单位
fSWD
MHz
SWD 频率
Copyright © 2023 Texas Instruments Incorporated
English Data Sheet: SLASEX5
30
Submit Document Feedback
Product Folder Links: MSPM0L1105 MSPM0L1106
MSPM0L1105, MSPM0L1106
ZHCSR47B –OCTOBER 2022 –REVISED APRIL 2023
www.ti.com.cn
8 详细说明
以下各节介绍了构成此数据表中器件的所有元件。这些器件中集成的外设由软件通过存储器映射寄存器(MMR) 进
行配置。有关更多详细信息,请参阅MSPM0 L 系列32MHz 微控制器技术参考手册的相应章节。
8.1 CPU
CPU 子系统 (MCPUSS) 上实现了 Arm Cortex-M0+ CPU、指令预取和高速缓存、系统计时器以及中断管理功
能。Arm Cortex-M0+ 是一款成本优化的 32 位 CPU,可为嵌入式应用提供高性能和低功耗。该 CPU 子系统的主
要特性包括:
• Arm Cortex-M0+ CPU 支持32kHz 至32MHz 的时钟频率
– 带有单周期32×32 乘法指令的ARMv6-M Thumb 指令集(小端字节序)
– 通过Arm 单周期IO 端口对GPIO 寄存器进行单周期访问
• 用于改进顺序代码执行的预取逻辑和具有2 个64 位高速缓存行的指令缓存
• 具有24 位递减计数器和自动重新加载功能的系统计时器(SysTick)
• 具有4 个可编程优先级和尾链的嵌套矢量中断控制器(NVIC)
• 用于扩展总中断源的中断组,具有用于实现低中断延迟的跳转索引
8.2 操作模式
MSPM0L MCU 提供五种主要工作模式(功耗模式),可根据应用要求优化器件功耗。这些模式按照功耗从高到
低排列如下:运行、睡眠、停止、待机和关断。CPU 会在运行模式中执行代码。外设中断事件可将器件从睡眠、
停止或待机模式唤醒至运行模式。关断模式会完全禁用内部内核稳压器,以更大限度地降低功耗,并且只能通过
NRST、SWD 或某些 IO 上的逻辑电平匹配来实现唤醒。运行、睡眠、停止和待机模式还包括多个可配置的策略
选项(例如,RUN.x),用于平衡性能与功耗。
为了进一步平衡性能和功耗,MSPM0L 器件实现了两个电源域:PD1(用于 CPU、存储器和高性能外设)和
PD0(用于低速、低功耗外设)。在运行和睡眠模式下,PD1 始终通电,但在所有其他模式下会禁用。PD0 在运
行、睡眠、停止和待机模式下始终通电。PD1 和PD0 在关断模式下都会禁用。
8.2.1 不同工作模式下的功能(MSPM0L110x)
表8-1 列出了每种工作模式下支持的功能。
功能键:
• EN:该功能会在指定的模式下启用。
• DIS:该功能会在指定的模式下被禁用(时钟或电源门控),但该功能的配置会保留。
• OPT:该功能在指定的模式下是可选的,如果配置为启用,则保持启用状态。
• NS:该功能在指定的模式下不会自动禁用,但不受支持。
• OFF:该功能在指定的模式下会完全断电,不会保留任何配置信息。
表8-1. 不同工作模式下支持的功能
SLEEP
STOP
STANDBY
运行
工作模式
SYSOSC
LFOSC
EN
EN
DIS
EN
EN
DIS OPT(1)
EN
EN
DIS
DIS
DIS
OFF
OFF
振荡器
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
31
Product Folder Links: MSPM0L1105 MSPM0L1106
English Data Sheet: SLASEX5
MSPM0L1105, MSPM0L1106
ZHCSR47B –OCTOBER 2022 –REVISED APRIL 2023
www.ti.com.cn
表8-1. 不同工作模式下支持的功能(continued)
SLEEP
STOP
STANDBY
运行
工作模式
CPUCLK
32M
32M
32k
32k
32k
32k
DIS
关闭
关闭
32M
32M
32k
32k
32k
32k
DIS
MCLK 至PD1
ULPCLK 至
PD0
32M
32k
32k
32k
32k
4M(1)
4M(1)
4M
4M
32k
DIS
OFF
OFF
ULPCLK 至
TIMG0、
TIMG1
32M
OPT
32M
OPT
32k
32k
32k
时钟
MFCLK
LFCLK
DIS
DIS
OPT
DIS
DIS
关闭
32k
OFF
LFCLK 到
TIMG0、
TIMG1
32k
EN
OFF
OPT
DIS
MCLK 监测器
POR 监测器
BOR 监测器
关闭
EN
PMU
OFF
内核稳压器
全驱动
减速驱动
DIS
低驱动
关闭
关闭
OFF
CPU
EN
DMA
OPT
EN
NS(支持的触发器)
核心功能
DIS
DIS
DIS
DIS
闪存
关闭
OFF
OFF
SRAM
SPI0
CRC
EN
OPT
OPT
PD1 外设
关闭
TIMG0、
TIMG1
OPT
OPT
OFF
TIMG2、
TIMG4
OPT(2)
OFF
OFF
UART0、
UART1
PD0 外设
OPT
OPT(2)
I2C0
OPT
OPT
OPT
OPT(2)
OPT(2)
DIS
OFF
OFF
OFF
OFF
OFF
GPIOA
WWDT0
ADC0
OPT
OPT
NS(支持的触发器)
模拟
GPAMP
NS
具有唤醒功
能的DIS
EN
IOMUX 和IO 唤醒
IOMUX、
NRST、
SWD
PD0 IRQ
任何IRQ
唤醒源
不适用
(1) 如果从RUN1 进入STOP0(SYSOSC 启用,但MCLK 来自LFCLK),则SYSOSC 保持启用状态,就像它在RUN1 中一样,
ULPCLK 保持在32kHz,就像它在RUN1 中一样。如果从RUN2 进入STOP0(SYSOSC 禁用并且MCLK 来自LFCLK),则
SYSOSC 保持禁用状态,就像它在RUN2 中一样,ULPCLK 保持在32kHz,就像它在RUN2 中一样。
(2) 当对待机模式使用STANDBY1 策略时,只有TIMG0 和TIMG1 有时钟。其他PD0 外设可在发生外部活动时生成异步快速时钟请求,但
不会主动配备时钟。
Copyright © 2023 Texas Instruments Incorporated
English Data Sheet: SLASEX5
32
Submit Document Feedback
Product Folder Links: MSPM0L1105 MSPM0L1106
MSPM0L1105, MSPM0L1106
ZHCSR47B –OCTOBER 2022 –REVISED APRIL 2023
www.ti.com.cn
8.3 电源管理单元(PMU)
电源管理单元 (PMU) 为器件生成内部稳压内核电源,并对外部电源 (VDD) 进行监控。PMU 还包含 PMU 本身以
及模拟外设所使用的带隙电压基准。PMU 的主要特性包括:
• 上电复位(POR) 电源监测器
• 欠压复位(BOR) 电源监测器,具有使用三个可编程阈值的预警功能
• 支持运行、睡眠、停止和待机工作模式的内核稳压器,可在性能与功耗之间实现动态平衡
• 受奇偶校验保护的修整,可在电源管理修整损坏时立即生成上电复位(POR)
有关更多详细信息,请参阅MSPM0 L 系列32MHz 微控制器技术参考手册的“PMU”一章。
8.4 时钟模块(CKM)
时钟模块提供以下振荡器:
• LFOSC:内部低频振荡器(32kHz)
• SYSOSC:内部高频振荡器(采用出厂调整时为4MHz 或32MHz,采用用户调整时为16MHz 或24MHz)
以下时钟由时钟模块分配,供处理器、总线和外设使用:
• MCLK:PD1 外设的主系统时钟,源自SYSOSC 或LFCLK,在运行和睡眠模式下有效
• CPUCLK:处理器的时钟(源自MCLK),在运行模式下有效
• ULPCLK:PD0 外设的超低功耗时钟,在运行、睡眠、停止和待机模式下有效
• MFCLK:外设的4MHz 固定中频时钟,可用于运行、睡眠和停止模式
• LFCLK:外设或MCLK 的32kHz 固定低频时钟,在运行、睡眠、停止和待机模式下有效
• ADCCLK:ADC 时钟,在运行、睡眠和停止模式下可用
• CLK_OUT:用于在外部输出时钟,在运行、睡眠、停止和待机模式下可用
有关更多详细信息,请参阅MSPM0 L 系列32MHz 微控制器技术参考手册的“CKM”一章。
8.5 DMA
直接存储器存取 (DMA) 控制器支持将数据从一个存储器地址移到另一个存储器地址,而无需 CPU 干预。例如,
DMA 可用于将数据从 ADC 转换存储器移动到 SRAM。通过使 CPU 保持在低功耗模式,而无需将其唤醒来在外
设之间移动数据,DMA 降低了系统功耗。
这些器件中的DMA 支持以下重要特性:
• 3 个独立的DMA 传输通道
– 1 个全功能通道(DMA0),支持重复传输模式
– 2 个基本通道(DMA1、DMA2),支持单次传输模式
• 可配置的DMA 通道的优先级
• 字节(8 位)、短字(16 位)、字(32 位)和长字(64 位)或混合字节和字传输能力
• 传输计数器块大小支持传输高达64k 的任何类型数据
• 可配置的DMA 传输触发器选择
• 为其他通道提供服务的活动通道中断
• 乒乓缓冲器架构的提前中断生成
• 在另一个通道上的活动完成时级联通道
• 跨步模式支持数据重组
表8-2 列出了使用DMA 存储器映射寄存器中的DMATCTL.DMATSEL 控制位配置的可用DMA 触发。
表8-2. DMA 触发映射
SOURCE
SOURCE
触发器0:6
触发器7:13
0
1
2
7
8
9
I2C1 发布者2
SPI0 发布者1
SPI0 发布者2
软件
通用订阅者0 (FSUB_0)
通用订阅者1 (FSUB_1)
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
33
Product Folder Links: MSPM0L1105 MSPM0L1106
English Data Sheet: SLASEX5
MSPM0L1105, MSPM0L1106
ZHCSR47B –OCTOBER 2022 –REVISED APRIL 2023
www.ti.com.cn
表8-2. DMA 触发映射(continued)
SOURCE
SOURCE
触发器0:6
触发器7:13
3
4
5
6
10
11
12
13
ADC0 发布者2
I2C0 发布者1
I2C0 发布者2
I2C1 发布者1
UART0 发布者1
UART0 发布者2
UART1 发布者1
UART1 发布者2
8.6 事件
事件管理器将数字事件从一个实体(例如外设)传输到另一个实体(例如,另一个外设、DMA 或 CPU)。事件
管理器通过一组定义的事件发布者(发生器)和订阅者(接收器)实现事件传输,这些事件发布者和订阅者通过
包含静态路由和可编程路由组合的事件结构进行互连。
事件管理器传输的事件包括:
• 作为中断请求(IRQ) 传输到CPU 的外设事件(静态事件)
– 示例:GPIO 中断会发送到CPU
• 作为DMA 触发器传输到DMA 的外设事件(DMA 事件)
– 示例:传输到DMA、请求DMA 传输的UART 数据接收触发器
• 传输到另一个外设以直接触发硬件中操作的外设事件(通用事件)
– 示例:TIMx 计时器外设将周期性事件发布到ADC 订阅者端口,ADC 使用该事件触发采样开始
有关更多详细信息,请参阅MSPM0 L 系列32MHz 微控制器技术参考手册中的“事件”一章。
表8-3. 通用事件通道
通用路由是点对点(1:1) 路由或一分二(1:2) 分离器路由,其中发布事件的外设配置为使用多个可用的通用路由通道之一来将事
件发布到另一个实体(如果是分离器路由,则为多个实体)。实体可以是另一个外设、通用DMA 触发事件或通用CPU 事
件。
CHANID
通用路由通道选择
未选择通用事件通道
选择了通用事件通道1
选择了通用事件通道2
选择了通用事件通道3
通道类型
不适用
1:1
0
1
2
3
1:1
1:2(分离器)
8.7 存储器
8.7.1 内存组织
表8-4 总结了各个器件的存储器映射。有关存储器区域详情的更多信息,请参阅MSPM0 L 系列32MHz 微控制器
技术参考手册中的平台存储器映射部分。
表8-4. 内存组织
MSPM0L1105
MSPM0L1106
存储器区域
子区域
32KB - 8B(1)
64KB - 8B(1)
MAIN (3)
0x0000.0000 至0x0000.7FF8
0x0000.0000 至0x0000.FFF8
代码(闪存)
别名MAIN (2) (3)
SRAM
0x0040.0000 至0x0040.7FF8
0x0040.0000 至0x0040.FFF8
4KB
4KB
0x2000.0000 至0x2000.1000
0x2000.0000 至0x2000.1000
SRAM (SRAM)
别名SRAM(2)
0x2000.0000 至0x2000.1000
0x2000.0000 至0x2000.1000
Copyright © 2023 Texas Instruments Incorporated
English Data Sheet: SLASEX5
34
Submit Document Feedback
Product Folder Links: MSPM0L1105 MSPM0L1106
MSPM0L1105, MSPM0L1106
ZHCSR47B –OCTOBER 2022 –REVISED APRIL 2023
www.ti.com.cn
表8-4. 内存组织(continued)
MSPM0L1105
MSPM0L1106
存储器区域
子区域
0x4000.0000 至0x40FF.FFFF
0x0000.0000 至0x0000.7FF8
0x4000.0000 至0x40FF.FFFF
0x0000.0000 至0x0000.FFF8
0x0040.0000 至0x0040.FFF8
外设
MAIN (3)
别名MAIN(2) (3)
0x0040.0000 至0x0040.7FF8
512 字节
512 字节
NONMAIN
外设
0x41C0.0000 至0x41C0.0200
0x41C0.0000 至0x41C0.0200
别名NONMAIN (2)
FACTORY
0x41C1.0000 至0x41C1.0200
0x41C4.0000 至0x41C4.0080
0x41C5.0000 至0x41C5.0080
0x6000.0000 至0x7FFF.FFFF
0xE000.0000 至0xE00F.FFFF
0x41C1.0000 至0x41C1.0200
0x41C4.0000 至0x41C4.0080
0x41C5.0000 至0x41C5.0080
0x6000.0000 至0x7FFF.FFFF
0xE000.0000 至0xE00F.FFFF
别名FACTORY (2)
子系统
系统PPB
(1) 第一个32KB 闪存(地址0x0000.0000 至0x0000.8000)具有高达100000 个编程和擦除周期。
(2) 别名存储器读取与相应存储器区域相同的区域。之所以包含别名存储器是为了保持兼容具有ECC 的器件。
(3) CPU 访问闪存区域最后8 个字节之一将导致硬故障。这是因为预取逻辑会尝试提前读取一个闪存字(64 位),导致对无效存储器位置
的读取尝试。
8.7.2 外设文件映射
表8-5 列出了可用的外设和每个外设的寄存器基地址。
表8-5. 外设汇总
外设名称
ADC0
基址
尺寸
0x40004000
0x40080000
0x40030000
0x40084000
0x40086000
0x40088000
0x4008C000
0x400A0000
0x400AF000
0x400C7000
0x400C9000
0x400CD000
0x400F0000
0x400F2000
0x40100000
0x40108000
0x40400000
0x40424000
0x40428000
0x4042A000
0x40440000
0x40468000
0x4055A000
0x2000
0x2000
0x2000
0x2000
0x2000
0x2000
0x2000
0x2000
0x3000
0x2000
0x3000
0x2000
0x2000
0x2000
0x2000
0x2000
0x2000
0x1000
0x2000
0x2000
0x2000
0x2000
0x1000
WWDT0
VREF
TIMG0
TIMG1
TIMG2
TIMG4
GPIO0
SYSCTL
DEBUGSS
事件
NVMNW
I2C0
I2C1
UART1
UART0
MCPUSS
WUC
IOMUX
DMA
CRC
SPI0
ADC0 (1)
(1) ADC0 存储器映射寄存器的别名区域。
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
35
Product Folder Links: MSPM0L1105 MSPM0L1106
English Data Sheet: SLASEX5
MSPM0L1105, MSPM0L1106
ZHCSR47B –OCTOBER 2022 –REVISED APRIL 2023
www.ti.com.cn
8.7.3 外设中断向量
表8-6 显示了此器件中每个外设的IRQ 编号和中断组号。
表8-6. 中断向量编号
NVIC IRQ
组IIDX
外设名称
WWDT0
DEBUGSS
NVMNW
SYSCTL
GPIO0
TIMG1
ADC
0
0
0
2
3
6
0
-
0
0
1
2
4
-
SPI0
9
-
UART1
UART0
TIMG0
TIMG2
TIMG4
I2C0
13
15
16
18
20
24
25
31
-
-
-
-
-
-
I2C1
-
DMA
-
8.8 闪存存储器
该器件提供了单组非易失性闪存存储器来存储可执行程序代码和应用数据。
该闪存的主要特性包括:
• 在整个推荐电源电压范围内支持电路内编程和擦除操作
• 1KB 小扇区大小(最小擦除分辨率为1KB)
• 在下部32KB 闪存上最多可执行100000 个编程和擦除周期,在其余闪存上最多可执行10000 个编程和擦除周
期(闪存为32KB 或更低的器件在整个闪存上支持100000 个周期)
有关闪存的完整说明,请参阅MSPM0 L 系列32MHz 微控制器技术参考手册的“NVM”一章。
8.9 SRAM
MSPM0Lxx MCU 包含一个低功耗高性能 SRAM 存储器,可在器件支持的 CPU 频率范围内实现零等待状态访
问。SRAM 存储器可用于存储易失性信息,例如调用栈、堆、全局数据和代码。SRAM 存储器内容在运行、睡
眠、停止和待机操作模式下完全保留,并在关断模式下丢失。提供了写保护机制,使应用能够防止意外修改
SRAM 存储器的部分内容。将可执行代码放入 SRAM 时,SRAM 写保护很有用,可针对 CPU 或 DMA 无意覆盖
代码的行为提供一定程度的保护。将代码放置在 SRAM 中可以通过实现零等待状态操作和降低功耗来提高关键循
环的性能。
8.10 GPIO
通用输入/输出 (GPIO) 外设允许应用通过器件引脚写入数据和读取数据。通过使用端口 A GPIO 外设,这些器件
支持多达28 个GPIO 引脚。
GPIO 模块的主要特性包括:
• 从CPU 访问MMR 的0 等待状态
• 无需在软件中使用读取、修改、写入结构,即可设置、清除或切换多个位
• “快速唤醒”功能支持通过任意GPIO 端口从停止和待机模式进行低功耗唤醒
Copyright © 2023 Texas Instruments Incorporated
English Data Sheet: SLASEX5
36
Submit Document Feedback
Product Folder Links: MSPM0L1105 MSPM0L1106
MSPM0L1105, MSPM0L1106
ZHCSR47B –OCTOBER 2022 –REVISED APRIL 2023
www.ti.com.cn
• 用户控制的输入滤波
8.11 IOMUX
IOMUX 外设支持IO 焊盘配置并控制进出器件引脚的数字数据流。IOMUX 的主要特性包括:
• IO 焊盘配置寄存器支持可编程驱动强度、速度、上拉或下拉等
• 数字引脚多路复用允许将多个外设信号路由到同一个IO 焊盘
• 引脚功能和能力由用户使用PINCM 寄存器进行配置
有关更多详细信息,请参阅MSPM0 L 系列32MHz 微控制器技术参考手册中的“IOMUX”一章。
8.12 ADC
这些器件中的12 位模数转换器(ADC) 模块支持采用单端输入的快速12 位转换。
ADC 模块特性包括:
• 12 位输出分辨率,速率高达1.68MSPS 且ENOB 大于11 位
• 多达10 个外部输入通道
• 内部通道用于温度检测、电源监测和模拟信号链(例如,与OPA 或GPAMP 的互连)
• 软件可选基准:
– 1.4V 和2.5V 的可配置内部专用ADC 基准电压(VREF)
– MCU 电源电压(VDD)
– 通过VREF+和VREF- 引脚为ADC 提供外部基准
• 在运行、睡眠和停止模式下运行,并支持从待机模式触发
表8-7. ADC0 通道映射
CHANNEL[0:7]
CHANNEL[8:15]
信号名称1
信号名称
0
1
2
3
4
5
6
7
A0
8
A8
A1
9
A9
A2
10
11
12
13
14
15
-
A3
温度传感器
A4
A5
A6
GPAMP 输出
A7
电源/电池监测器
1. 以斜体显示的信号名称表示SoC 的内部信号。这些信号用于内部外设互连。
2. 有关器件模拟连接的更多信息,请参阅节8.22。
有关更多详细信息,请参阅MSPM0 L 系列32MHz 微控制器技术参考手册中的“ADC”一章。
8.13 温度传感器
温度传感器提供随器件温度呈线性变化的电压输出。温度传感器输出在内部连接到其中一个ADC 输入通道,以实
现温度数字转换。
出厂常量存储器区域中提供了温度传感器的单位专用单点校准值。该校准值表示与在 12 位模式下使用 1.4V 内部
VREF 在出厂修整温度 (TSTRIM) 下测量的温度传感器相对应的ADC 转换结果(采用ADC 代码格式)。此校准值
可与温度传感器温度系数 (TSC) 一起使用,以估算器件温度。有关如何通过出厂修整值估算器件温度的指导,请
参阅MSPM0 L 系列32MHz 微控制器技术参考手册中的“温度传感器”一节。
8.14 VREF
这些器件中的电压基准模块(VREF) 包含一个专用于板载ADC 的可配置电压基准缓冲器。这些器件还支持为要求
更高精度的应用连接外部基准。
VREF 的功能包括:
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
37
Product Folder Links: MSPM0L1105 MSPM0L1106
English Data Sheet: SLASEX5
MSPM0L1105, MSPM0L1106
ZHCSR47B –OCTOBER 2022 –REVISED APRIL 2023
www.ti.com.cn
• 1.4V 和2.5V 用户可选的ADC 内部基准
• 内部基准支持高达200ksps 的ADC 运行
• 支持在VREF+ 和VREF- 器件引脚上为ADC 以及其他模拟外设引入外部基准(仅限24、28 和32 引脚封
装)
有关更多详细信息,请参阅MSPM0 L 系列32MHz 微控制器技术参考手册的“VREF”一章。
8.15 GPAMP
通用放大器(GPAMP) 外设是具有轨到轨输入和输出的斩波稳定型通用运算放大器。
该GPAMP 支持以下特性:
• 软件可选斩波稳定
• 轨至轨输入和输出
• 可编程内部单位增益反馈环路
有关更多详细信息,请参阅MSPM0 L 系列32MHz 微控制器技术参考手册的“ADC”一章。
8.16 CRC
循环冗余校验(CRC) 模块为输入数据序列提供签名。CRC 模块的主要特性包括:
• 支持基于CRC16-CCITT 的16 位CRC
• 支持基于CRC32-ISO3309 的32 位CRC
• 支持位反转
有关更多详细信息,请参阅MSPM0 L 系列32MHz 微控制器技术参考手册的“CRC”一章。
8.17 UART
UART 外设提供以下主要特性:
• 标准的异步通讯位:起始位、停止位、奇偶校验位;
• 完全可编程串行接口
– 5、6、7 或8 个数据位
– 偶校验、奇校验、固定校验或无奇偶校验位生成与检测
– 可产生1 或2 个停止位
– 线路中断检测
– 输入信号上的干扰滤波器
– 可编程波特率生成,过采样率为16、8 或3
– 本地互连网络(LIN) 模式支持
• 独立的发送和接收FIFO 支持DAM 数据传输
• 支持发送和接收环回模式操作
• 有关受支持协议的详细信息,请参阅表8-8
表8-8. UART 特性
UART 特性
在停止和待机模式下处于运行状态
独立的发送FIFO 和接收FIFO
支持硬件流控制
UART0(扩展)
UART1(主要)
有
是
有
有
是
是
是
是
是
有
有
有
是
-
支持9 位配置
支持LIN 模式
-
支持DALI
-
支持IrDA
-
支持ISO7816 Smart Card
支持曼彻斯特编码
-
Copyright © 2023 Texas Instruments Incorporated
English Data Sheet: SLASEX5
38
Submit Document Feedback
Product Folder Links: MSPM0L1105 MSPM0L1106
MSPM0L1105, MSPM0L1106
ZHCSR47B –OCTOBER 2022 –REVISED APRIL 2023
www.ti.com.cn
表8-8. UART 特性(continued)
UART0(扩展)
UART 特性
UART1(主要)
4 个条目
FIFO 深度
4 个条目
有关更多详细信息,请参阅MSPM0 L 系列32MHz 微控制器技术参考手册的“UART”一章。
8.18 SPI
这些器件中的串行外设接口(SPI) 外设支持以下主要特性:
• 支持ULPCLK/2 比特率,最高可达16Mb/s(在控制器和外设模式下)
• 可配置为控制器或外设
• 控制器和外设的可配置芯片选择
• 可编程时钟预分频器和比特率
• 4 位至16 位的可编程数据帧大小(控制器模式)2
• 可编程数据帧大小从7 位到16 位(外设模式)(2)
• 发送和接收FIFO(4 个条目,每个条目16 位),支持DMA 数据传输
• 支持TI 模式、Motorola 模式和National Microwire 格式
有关更多详细信息,请参阅MSPM0 L 系列32MHz 微控制器技术参考手册的“SPI”一章。
8.19 I2C
这些器件中的内部集成电路接口(I2C) 外设提供与总线上其他I2C 器件的双向数据传输,并支持以下主要特性:
• 具有多个7 位目标地址的7 位和10 位寻址模式
• 多控制器发送器或接收器模式
• 具有可配置时钟扩展的目标接收器或发送器模式
• 支持标准模式(SM),比特率高达100kbit/s
• 支持快速模式(FM),比特率高达400kbit/s
• 支持超快速模式(FM+),比特率高达1Mbit/s
• 独立的发送和接收FIFO 支持DMA 数据传输
• 支持具有PEC、ARP、超时检测和主机支持的SMBus 3.0
• 在地址匹配时从低功耗模式唤醒
• 支持用于输入信号干扰抑制的模拟和数字干扰滤波器
• 8 条目发送和接收FIFO
有关更多详细信息,请参阅MSPM0 L 系列32MHz 微控制器技术参考手册的“I2C”一章。
8.20 WWDT
窗口化看门狗计时器 (WWDT) 可用于监控器件的运行,特别是代码执行。如果应用软件在一个指定的时间窗口内
没有成功地复位看门狗,WWDT 可用来生成一个复位或者中断。WWDT 的主要特性包括:
• 25 位计数器
• 可编程时钟分频器
• 八个软件可选看门狗计时器周期
• 八种软件可选窗口大小
• 支持在进入睡眠模式时自动停止WWDT
• 提供间隔计时器模式,适用于不需要看门狗功能的应用
有关更多详细信息,请参阅MSPM0 L 系列32MHz 微控制器技术参考手册中的“WWDT”一章。
8.21 计时器(TIMx)
这些器件中的计时器外设支持以下关键特性。有关具体配置,请参阅表8-9。
2
MSPM0L 不支持将2 个16 位FIFO 条目打包为一个32 位值的PACKEN 功能
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
39
Product Folder Links: MSPM0L1105 MSPM0L1106
English Data Sheet: SLASEX5
MSPM0L1105, MSPM0L1106
ZHCSR47B –OCTOBER 2022 –REVISED APRIL 2023
www.ti.com.cn
通用计时器(TIMGx) 的具体特性包括:
• 具有重复重新加载模式的16 位递减、递增/递减或递增计数器
• 具有重复重新加载模式的32 位递减、递增/递减或递增计数器
• 可选和可配置的时钟源
• 用于对计数器时钟频率进行分频的8 位可编程预分频器
• 两个独立通道,用于:
– 输出比较
– 输入捕捉
– PWM 输出
– 单稳态模式
• 支持用于定位和移动检测的正交编码器接口(QEI)
• 支持同一电源域中不同TIMx 实例之间的同步和交叉触发
• 支持中断/DMA 触发生成以及跨外设(例如ADC)触发功能
• 霍尔传感器输入的交叉触发事件逻辑
表8-9. 不同的TIMG 配置
外部PWM 通
TIM 名称
捕捉/比较通道
影子CC
电源域
分辨率
预分频器
相负载
影子负载
道
TIMG0
TIMG1
TIMG2
TIMG4
PD0
PD0
PD0
PD0
2
2
2
2
2
2
2
2
-
-
-
-
-
-
-
-
16 位
16 位
16 位
16 位
8 位
8 位
8 位
8 位
-
-
是
有
有关更多详细信息,请参阅MSPM0 L 系列32MHz 微控制器技术参考手册中的计时器章节。
8.22 器件模拟连接
图8-1 显示了该器件的内部模拟连接。
Copyright © 2023 Texas Instruments Incorporated
English Data Sheet: SLASEX5
40
Submit Document Feedback
Product Folder Links: MSPM0L1105 MSPM0L1106
MSPM0L1105, MSPM0L1106
ZHCSR47B –OCTOBER 2022 –REVISED APRIL 2023
www.ti.com.cn
ADC
0:9
11
A0:A9
Temp Sense
12
13
14
15
ADC0
GPAMP Output
Supply/Battery Monitor
GPAMP
Internal signal to
ADC0
GPAMP_IN+
GPAMP_OUT
GPAMP
0
1
2
3
GPAMP_IN-
图8-1. 模拟连接
8.23 输入/输出图
IOMUX 管理要在数字IO 上使用哪个外设功能的选择,并为输出驱动器、输入路径和用于从关断模式唤醒的唤醒
逻辑提供控制。有关更多信息,请参阅MSPM0 L 系列32MHz 微控制器技术参考手册的“IOMUX”部分。
全功能 IO 引脚的混合信号 IO 引脚切片图如图 8-2 所示。并非所有引脚都具有模拟功能、唤醒逻辑、驱动强度控
制以及上拉或下拉电阻器。有关特定引脚支持哪些功能的详细信息,请参阅特定于器件的数据表。
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
41
Product Folder Links: MSPM0L1105 MSPM0L1106
English Data Sheet: SLASEX5
MSPM0L1105, MSPM0L1106
ZHCSR47B –OCTOBER 2022 –REVISED APRIL 2023
www.ti.com.cn
Wake to PMCU
To analog peripheral function(s)
SHUTDOWN Wakeup
PC
WAKESTATE
WUEN
D
Q
Q
S
R
Q
ꢀꢁ5V tolerant open drain IO (ODIO)
does not have PMOS control and
pull-up resistor
EN
D
WCOMP
Glitch
Filter
EN
VDDIO
VDDIO
Input Logic
HYSTEN
INV
INENA
PMOS
NMOS
Unassigned
0
1
Peripheral 01
DIN
1
0
IO pin
15
Peripheral 15
PF
Output Logic
Q
SHUTDOWN
Latches
INV
Unassigned
Peripheral 01
0
1
D
DOUT
1
0
EN
D
Q
Q
15
Peripheral 15
RSTN
EN
VSS
VSS
Driver
Logic
Unassigned
Peripheral 01
0
1
D
Q
Hi-Z
D
EN
15
Peripheral 15
RSTN
EN
PC
PF != 0
Z1
D
Q
Q
Q
DRV
PIPU
PIPD
EN
D
EN
D
S
SHUTDOWN
RELEASE
R
Q
EN
图8-2. 超集输入/输出图
8.24 引导加载程序(BSL)
引导加载程序 (BSL) 支持进行器件配置以及通过 UART 或 I2C 串行接口对器件存储器进行编程。通过 BSL 对器
件存储器和配置的访问受256 位用户定义的密码保护,如果需要,可以完全禁用器件配置中的BSL。TI 默认会启
用BSL,以支持将BSL 用于生产编程。
使用 BSL 至少需要两个引脚:BSLRX 和 BSLTX 信号(用于 UART),或 BSLSCL 和 BSLSDA 信号(用于
I2C)。此外,可以使用一个或两个额外引脚(BSL_invoke 和 NRST)来通过外部主机对引导加载程序进行受控
调用。
如果启用,则可通过以下方式调用(启动)BSL:
• 如果BSL_invoke 引脚状态与定义的BSL_invoke 逻辑电平匹配,则会在引导过程中调用BSL。如果启用了器
件快速引导模式,则会跳过此调用检查。外部主机可以通过置位调用条件并向NRST 引脚施加复位脉冲来触发
Copyright © 2023 Texas Instruments Incorporated
English Data Sheet: SLASEX5
42
Submit Document Feedback
Product Folder Links: MSPM0L1105 MSPM0L1106
MSPM0L1105, MSPM0L1106
ZHCSR47B –OCTOBER 2022 –REVISED APRIL 2023
www.ti.com.cn
BOOTRST,从而强制器件进入BSL。之后,器件将在重启过程中验证调用条件,如果调用条件与预期的逻辑
电平匹配,则启动BSL。
• 如果复位矢量和堆栈指针未编程,则在启动过程中会自动调用BSL。因此,TI 的空白器件将在引导过程中调用
BSL,而无需在BSL_invoke 引脚上提供硬件调用条件。这使得只使用串行接口信号即可进行生产编程。
• 可在运行时通过使用BSL 进入命令发出SYSRST 从应用软件调用BSL。
表8-10. BSL 引脚要求和功能
BSL 功能
UART 接收信号(RXD),输入
UART 发送信号(TXD),输出
I2C BSL 时钟信号(SCL)
器件信号
BSLRX
连接
UART 所需
UART 所需
I2C 所需
I2C 所需
可选
BSLTX
BSLSCL
BSLSDA
BSL_invoke
I2C BSL 数据信号(SDA)
用于在引导期间启动BSL 的高电平有效数字输入
用于触发调用信号复位和后续检查(BSL_invoke) 的
低电平有效复位引脚
NRST
可选
8.25 串行线调试接口
一个串行线调试 (SWD) 两线制接口由一个与 Arm 兼容的串行线调试端口 (SW-DP) 提供,用于访问器件内的多个
调试功能。有关MSPM0 器件上提供的调试功能的完整说明,请参阅技术参考手册的调试一章。
表8-11. 串行线调试引脚要求和功能
SWD 功能
器件信号
SWCLK
SWDIO
方向
输入
来自调试探针的串行线时钟
双向(共享)串行线数据
输入/输出
8.26 器件出厂常量
所有器件都包含一个存储器映射出厂区域,该区域提供描述器件功能的只读数据以及任何出厂提供的修整信息,
供应用软件使用。请参阅MSPM0 L 系列32MHz 微控制器技术参考手册的出厂常量部分。
表8-12. DEVICEID
DEVICEID 地址为0x41C4.0004,VERSION 为28 至31 位,PARTNUM 为12 至27 位,MANUFACTURER 为1 至11 位。
DEVICEID.VERSIO
DEVICEID.PARTNUM
DEVICEID.MANUFACTURER
器件
N
MSPM0L1105
MSPM0L1106
0xBB82
0xBB82
0x17
0x17
表示硬件版本的单
调增加值
表8-13. USERID
USERID 地址为0x41C4.0008,PART 为位0 至15,VARIANT 为位16 至23
器件
器件
变体
0x53
0x98
0x90
0x4B
0x9D
器件
器件
变体
MSPM0L1106TRHBR
MSPM0L1106TDGS28R
MSPM0L1106TRGER
MSPM0L1106TDGS20R
MSPM0L1106TDYYR
0x5552
0x5552
0x5552
0x5552
0x5552
MSPM0L1105TRHBR
MSPM0L1105TDGS28R
MSPM0L1105TRGER
MSPM0L1105TDGS20R
MSPM0L1105TDYYR
0x51DB
0x51DB
0x51DB
0x51DB
0x51DB
0x68
0x83
0x86
0x16
0x54
8.27 识别
修订版本和器件标识
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
43
Product Folder Links: MSPM0L1105 MSPM0L1106
English Data Sheet: SLASEX5
MSPM0L1105, MSPM0L1106
ZHCSR47B –OCTOBER 2022 –REVISED APRIL 2023
www.ti.com.cn
硬件修订版本和器件标识值存储在存储器映射出厂区域中(请参阅“器件出厂常量”部分),该区域提供了描述
器件功能的只读数据以及任何出厂提供的修整信息,以供应用软件使用。有关更多信息,请参阅 MSPM0 L 系列
32MHz 微控制器技术参考手册的出厂常量一章。
器件修订版本和标识信息也包含在器件封装的顶部标记中。特定于器件的勘误表中介绍了这些标记。
Copyright © 2023 Texas Instruments Incorporated
English Data Sheet: SLASEX5
44
Submit Document Feedback
Product Folder Links: MSPM0L1105 MSPM0L1106
MSPM0L1105, MSPM0L1106
ZHCSR47B –OCTOBER 2022 –REVISED APRIL 2023
www.ti.com.cn
9 应用、实现和布局
9.1 典型应用
备注
以下应用部分中的信息不属于TI 器件规格的范围,TI 不担保其准确性和完整性。TI 的客 户应负责确定
器件是否适用于其应用。客户应验证并测试其设计,以确保系统功能。
9.1.1 原理图
TI 建议在 VDD 和 VSS 引脚之间连接 10µF 和 0.1µF 低 ESR 陶瓷去耦电容器的组合,并将这些电容器尽可能靠
近其去耦的电源引脚放置(几毫米以内),以实现最小的环路面积。10µF 大容量去耦电容器是大多数应用的推荐
值,但可以根据 PCB 设计和应用要求,在需要时调整该电容。例如,可以使用容量更大的电容器,但会影响电源
轨斜升时间。
必须将 NRST 复位引脚上拉至VDD(电源电平),器件才能解除复位状态,开始引导过程。对于大多数应用,TI
建议将一个外部 47kΩ 上拉电阻器与一个 10nF 下拉电容器连接,使 NRST 引脚能够由另一个器件或调试探针控
制。
SYSOSC 频率校正环路(FCL) 电路在ROSC 引脚和VSS 之间安装了容差为 0.1%,温度系数(TCR) 为25ppm/C
或更好的 100kΩ 外部电阻器。该电阻器可建立基准电流,通过校正环路稳定 SYSOSC 频率。如果使用 FCL 功
能实现更高的精度,则需要该电阻器;如果未启用 SYSOSC FCL,则不需要该电阻器。如果未使用 FCL 模式,
PA2 引脚可用作数字输入/输出引脚。
VCORE 引脚上需要连接一个 0.47μF 的电容,并且该电容必须靠近器件放置,与器件地之间的距离最小。请勿
将其他电路连接到VCORE 引脚。
对于 5V 容限开漏 (ODIO),需要一个上拉电阻器为 I2C 和 UART 功能输出高电平,因为开漏 IO 仅实现了低侧
NMOS 驱动器,无高侧PMOS 驱动器。5V 容限开漏IO 具有失效防护功能,即使未提供VDD 也可能有电压。
1.62 - 3.6 V
1.62 - 5.5 V
MSPM0 MCU
100 k
±0.1% ±25ppm
VDD
VSS
PA2/ROSC
10
F
0.1 F
VCORE
PA0
PA1
0.47
F
Open drain interface
Pull-up required for output high
SWDIO
SWCLK
Debug tool
NRST
NRST
10 F
NRST pullup and
Debug interface
capacitor are optional,
but NRST must be
pulled high to VDD for
the device to start.
图9-1. 基本应用原理图
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
45
Product Folder Links: MSPM0L1105 MSPM0L1106
English Data Sheet: SLASEX5
MSPM0L1105, MSPM0L1106
ZHCSR47B –OCTOBER 2022 –REVISED APRIL 2023
www.ti.com.cn
10 器件和文档支持
TI 提供大量的开发工具。下面列出了用于评估器件性能、生成代码和开发解决方案的工具和软件。
10.1 器件命名规则
为了指出产品开发周期所处的阶段,TI 为所有 MSP MCU 器件和支持工具的产品型号分配了前缀。.每个 MSP
MCU 商用系列产品都具有以下两个前缀之一:MSP 或 X。这些前缀代表了产品开发的发展阶段,即从工程原型
(X) 直到完全合格的生产器件(MSP)。
X 或XMS –实验器件,不一定代表最终器件的电气规格
MSP - 完全合格的生产器件
X 和XMS 器件在供货时附带如下免责声明:
“开发中的产品用于内部评估用途。”MSP 器件的特性已经全部明确,并且器件的质量和可靠性已经完全论证。
TI 的标准保修证书对该器件适用。预测显示原型器件 (X) 的故障率大于标准生产器件。由于这些器件的预计最终
使用故障率尚不确定,德州仪器(TI) 建议不要将它们用于任何生产系统。请仅使用合格的生产器件。
TI 的器件命名规则还包含具有器件产品系列名称的后缀。此后缀表示温度范围、封装类型和配送形式。图10-1 提
供了解读完整器件名称的图例。
MSP M0 L 110 6 T RHB R
Processor Family
MCU Pla orm
Product Family
Device Subfamily
Distribuꢀon Format
Package Type
Temperature range
Flash Memory
图10-1. 器件命名规则
表10-1. 器件命名规则
MSP = 混合信号处理器
X,XMS = 实验性器件
处理器系列
MCU 平台
产品系列
M0 = 基于Arm 的32 位M0+
L = 32MHz 频率
110 = ADC
器件子系列
5 = 32KB 闪存、4KB SRAM
6 = 64KB 闪存、4KB SRAM
内部存储器
T = -40°C 至105°C
温度范围
封装类型
请参阅表5-1 和www.ti.com/packaging
T = 小卷带
R = 大卷带
配送形式
无标记= 管装或托盘
如需 MSP 器件不同封装类型的可订购器件型号,请参阅本文的“封装选项附录”,浏览 ti.com,或联系您的 TI
销售代表。
Copyright © 2023 Texas Instruments Incorporated
English Data Sheet: SLASEX5
46
Submit Document Feedback
Product Folder Links: MSPM0L1105 MSPM0L1106
MSPM0L1105, MSPM0L1106
ZHCSR47B –OCTOBER 2022 –REVISED APRIL 2023
www.ti.com.cn
10.2 工具与软件
设计套件与评估模块
MSPM0 LaunchPad (LP)
板:LP-MSPM0L1306
支持立即在业内出色的集成式模拟和低成本通用MSPM0 MCU 系列上开始进行开
发。展示了所有器件引脚和功能;包括一些内置电路、开箱即用软件演示,以及用
于编程、调试和EnergyTrace™ 技术的板载XDS110 调试探针。
LP 生态系统包括数十个用于扩展功能的BoosterPack™ 可堆叠插件模块。
嵌入式软件
MSPM0 软件开发套件
(SDK)
包含软件驱动程序、中间件库、文档、工具和代码示例,可为所有 MSPM0 器件提
供熟悉且简单的用户体验。
软件开发工具
TI 云工具
在网络浏览器上开始评估和开发,无需进行任何安装。云工具还具有可下载的离线
版本。
TI Resource Explorer
SysConfig
TI SDK 的在线门户。可在CCS IDE 或TI 云工具中访问。
直观的GUI,可用于配置器件和外设、解决系统冲突、生成配置代码,以及自动进
行引脚多路复用设置。可在CCS IDE 或TI 云工具中访问。(离线版)
MSP Academy
所有开发人员了解MSPM0 MCU 平台的良好起点,其中包含涵盖各种主题的培训
模块。TIRex 的一部分。
GUI Composer
简化评估某些MSPM0 功能的GUI,例如无需任何代码即可配置和监测完全集成的
模拟信号链。
IDE 和编译器工具链
Code Composer Studio™
(CCS)
包括TI Arm-Clang 编译器。支持所有TI Arm Cortex MCU,并具有有竞争力的代
码大小性能优势、编译时间短、代码覆盖支持、安全认证支持和完全免费使用。
IAR Embedded
Workbench® IDE
Keil® MDK IDE
GNU Arm 嵌入式工具链
10.3 支持资源
TI E2E™ 支持论坛是工程师的重要参考资料,可直接从专家获得快速、经过验证的解答和设计帮助。搜索现有解
答或提出自己的问题可获得所需的快速设计帮助。
链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范,并且不一定反映 TI 的观点;请参阅
TI 的《使用条款》。
10.4 商标
LaunchPad™, Code Composer Studio™, TI E2E™, EnergyTrace™, and BoosterPack™ are trademarks of Texas
Instruments.
Arm® and Cortex® are registered trademarks of Arm Limited.
所有商标均为其各自所有者的财产。
10.5 静电放电警告
静电放电(ESD) 会损坏这个集成电路。德州仪器(TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理
和安装程序,可能会损坏集成电路。
ESD 的损坏小至导致微小的性能降级,大至整个器件故障。精密的集成电路可能更容易受到损坏,这是因为非常细微的参
数更改都可能会导致器件与其发布的规格不相符。
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
47
Product Folder Links: MSPM0L1105 MSPM0L1106
English Data Sheet: SLASEX5
MSPM0L1105, MSPM0L1106
ZHCSR47B –OCTOBER 2022 –REVISED APRIL 2023
www.ti.com.cn
10.6 术语表
TI 术语表
本术语表列出并解释了术语、首字母缩略词和定义。
Copyright © 2023 Texas Instruments Incorporated
English Data Sheet: SLASEX5
48
Submit Document Feedback
Product Folder Links: MSPM0L1105 MSPM0L1106
MSPM0L1105, MSPM0L1106
ZHCSR47B –OCTOBER 2022 –REVISED APRIL 2023
www.ti.com.cn
11 机械、封装和可订购信息
下述页面包含机械、封装和订购信息。这些信息是指定器件可用的最新数据。数据如有变更,恕不另行通知,且
不会对此文档进行修订。有关此数据表的浏览器版本,请查阅左侧的导航栏。
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
49
Product Folder Links: MSPM0L1105 MSPM0L1106
English Data Sheet: SLASEX5
MSPM0L1105, MSPM0L1106
ZHCSR47B –OCTOBER 2022 –REVISED APRIL 2023
www.ti.com.cn
PACKAGE OUTLINE
DGS0020A
VSSOP - 1.1 mm max height
SMALL OUTLINE PACKAGE
PIN 1 INDEX
AREA
C
SEATING
PLANE
5.1
4.7
TYP
0.1 C
A
18X 0.5
20
1
5.2
5.0
2X 4.5
NOTE 3
4X (0 -15 )
10
11
0.275
0.165
20X
3.1
2.9
B
0.1
C A B
SEE DETAIL A
4X (7 -15 )
(0.15) TYP
0.25
GAGE PLANE
1.1 MAX
0.7
0.4
0.15
0.05
0 -8
A
20
DETAIL A
TYPICAL
4226367/A 10/2020
PowerPAD is a trademark of Texas Instruments.
NOTES:
1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing
per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not
exceed 0.15 mm per side.
4. No JEDEC registration as of September 2020.
5. Features may differ or may not be present.
Copyright © 2023 Texas Instruments Incorporated
50
Submit Document Feedback
Product Folder Links: MSPM0L1105 MSPM0L1106
English Data Sheet: SLASEX5
MSPM0L1105, MSPM0L1106
ZHCSR47B –OCTOBER 2022 –REVISED APRIL 2023
www.ti.com.cn
EXAMPLE BOARD LAYOUT
DGS0020A
VSSOP - 1.1 mm max height
SMALL OUTLINE PACKAGE
SYMM
20X (1.45)
20
1
20X (0.3)
(R0.05) TYP
18X (0.5)
SYMM
10
11
(4.4)
LAND PATTERN EXAMPLE
SCALE: 16X
METAL
METAL UNDER
SOLDER MASK
SOLDER MASK
OPENING
SOLDER MASK
OPENING
EXPOSED METAL
0.05 MAX
ALL AROUND
0.05 MIN
EXPOSED METAL
ALL AROUND
SOLDER MASK
DEFINED
NON-SOLDER MASK
DEFINED
(PREFERRED)
15.000
SOLDER MASK DETAILS
4226367/A 10/2020
NOTES: (continued)
6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
8. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature
numbers SLMA002 (www.ti.com/lit/slma002) and SLMA004 (www.ti.com/lit/slma004).
9. Size of metal pad may vary due to creepage requirement.
10. Vias are optional depending on application, refer to device data sheet. It is recommended that vias under paste be filled, plugged
or tented.
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
51
Product Folder Links: MSPM0L1105 MSPM0L1106
English Data Sheet: SLASEX5
MSPM0L1105, MSPM0L1106
ZHCSR47B –OCTOBER 2022 –REVISED APRIL 2023
www.ti.com.cn
EXAMPLE STENCIL DESIGN
DGS0020A
VSSOP - 1.1 mm max height
SMALL OUTLINE PACKAGE
20X (1.45)
20X (0.3)
SYMM
1
20
(R0.05) TYP
SYMM
(18X 0.5)
11
10
(4.4)
SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 16X
4226367/A 10/2020
NOTES: (continued)
11. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate
design recommendations.
12. Board assembly site may have different recommendations for stencil design.
Copyright © 2023 Texas Instruments Incorporated
English Data Sheet: SLASEX5
52
Submit Document Feedback
Product Folder Links: MSPM0L1105 MSPM0L1106
MSPM0L1105, MSPM0L1106
ZHCSR47B –OCTOBER 2022 –REVISED APRIL 2023
www.ti.com.cn
PACKAGE OUTLINE
DGS0028A
VSSOP - 1.1 mm max height
SMALL OUTLINE PACKAGE
PIN 1 INDEX
AREA
C
5.1
4.7
TYP
SEATING
PLANE
0.1 C
A
26X 0.5
28
1
7.2
7.0
2X 6.5
NOTE 3
4X (0 -15 )
14
15
0.275
0.165
0.1
28X
3.1
2.9
B
C A B
SEE DETAIL A
4X (7 -15 )
(0.15) TYP
0.25
GAGE PLANE
1.1 MAX
0.7
0.4
0.15
0.05
0 -8
A
20
DETAIL A
TYPICAL
4226365/A 10/2020
PowerPAD is a trademark of Texas Instruments.
NOTES:
1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing
per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not
exceed 0.15 mm per side.
4. No JEDEC registration as of September 2020.
5. Features may differ or may not be present.
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
53
Product Folder Links: MSPM0L1105 MSPM0L1106
English Data Sheet: SLASEX5
MSPM0L1105, MSPM0L1106
ZHCSR47B –OCTOBER 2022 –REVISED APRIL 2023
www.ti.com.cn
EXAMPLE BOARD LAYOUT
DGS0028A
VSSOP - 1.1 mm max height
SMALL OUTLINE PACKAGE
SYMM
28X (1.45)
28
1
28X (0.3)
(R0.05) TYP
26X (0.5)
SYMM
14
15
(4.4)
LAND PATTERN EXAMPLE
SCALE: 13X
METAL
METAL UNDER
SOLDER MASK
SOLDER MASK
OPENING
SOLDER MASK
OPENING
EXPOSED METAL
0.05 MAX
ALL AROUND
NON-SOLDER MASK
DEFINED
0.05 MIN
EXPOSED METAL
ALL AROUND
SOLDER MASK
DEFINED
(PREFERRED)
15.000
SOLDER MASK DETAILS
4226365/A 10/2020
NOTES: (continued)
6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
8. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature
numbers SLMA002 (www.ti.com/lit/slma002) and SLMA004 (www.ti.com/lit/slma004).
9. Size of metal pad may vary due to creepage requirement.
10. Vias are optional depending on application, refer to device data sheet. It is recommended that vias under paste be filled, plugged
or tented.
Copyright © 2023 Texas Instruments Incorporated
English Data Sheet: SLASEX5
54
Submit Document Feedback
Product Folder Links: MSPM0L1105 MSPM0L1106
MSPM0L1105, MSPM0L1106
ZHCSR47B –OCTOBER 2022 –REVISED APRIL 2023
www.ti.com.cn
EXAMPLE STENCIL DESIGN
DGS0028A
VSSOP - 1.1 mm max height
SMALL OUTLINE PACKAGE
28X (1.45)
SYMM
1
28
28X (0.3)
(R0.05) TYP
26X (0.5)
SYMM
14
15
(4.4)
SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 13X
4226365/A 10/2020
NOTES: (continued)
11. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate
design recommendations.
12. Board assembly site may have different recommendations for stencil design.
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
55
Product Folder Links: MSPM0L1105 MSPM0L1106
English Data Sheet: SLASEX5
MSPM0L1105, MSPM0L1106
ZHCSR47B –OCTOBER 2022 –REVISED APRIL 2023
www.ti.com.cn
PACKAGE OUTLINE
SOT-23-THIN - 1.1 mm max height
DYY0016A
PLASTIC SMALL OUTLINE
C
3.36
3.16
SEATING PLANE
PIN 1 INDEX
AREA
A
0.1 C
14X 0.5
16
1
4.3
4.1
NOTE 3
2X
3.5
8
9
0.31
16X
0.11
0.1
C
A
B
1.1 MAX
2.1
1.9
B
0.2
0.08
TYP
SEE DETAIL A
0.25
GAUGE PLANE
0°- 8°
0.1
0.0
0.63
0.33
DETAIL A
TYP
4224642/B 07/2021
NOTES:
1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing
per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed
0.15 per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.50 per side.
5. Reference JEDEC Registration MO-345, Variation AA
Copyright © 2023 Texas Instruments Incorporated
56
Submit Document Feedback
Product Folder Links: MSPM0L1105 MSPM0L1106
English Data Sheet: SLASEX5
MSPM0L1105, MSPM0L1106
ZHCSR47B –OCTOBER 2022 –REVISED APRIL 2023
www.ti.com.cn
EXAMPLE BOARD LAYOUT
SOT-23-THIN - 1.1 mm max height
PLASTIC SMALL OUTLINE
DYY0016A
16X (1.05)
SYMM
16
1
16X (0.3)
SYMM
14X (0.5)
9
8
(R0.05) TYP
(3)
LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 20X
SOLDER MASK
OPENING
METAL UNDER
SOLDER MASK
SOLDER MASK
OPENING
METAL
NON- SOLDER MASK
DEFINED
SOLDER MASK
DEFINED
(PREFERRED)
SOLDER MASK DETAILS
4224642/B 07/2021
NOTES: (continued)
6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
57
Product Folder Links: MSPM0L1105 MSPM0L1106
English Data Sheet: SLASEX5
MSPM0L1105, MSPM0L1106
ZHCSR47B –OCTOBER 2022 –REVISED APRIL 2023
www.ti.com.cn
EXAMPLE STENCIL DESIGN
SOT-23-THIN - 1.1 mm max height
PLASTIC SMALL OUTLINE
DYY0016A
16X (1.05)
SYMM
16
1
16X (0.3)
SYMM
14X (0.5)
9
8
(R0.05) TYP
(3)
SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 20X
4224642/B 07/2021
NOTES: (continued)
8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate
design recommendations.
9. Board assembly site may have different recommendations for stencil design.
Copyright © 2023 Texas Instruments Incorporated
English Data Sheet: SLASEX5
58
Submit Document Feedback
Product Folder Links: MSPM0L1105 MSPM0L1106
MSPM0L1105, MSPM0L1106
ZHCSR47B –OCTOBER 2022 –REVISED APRIL 2023
www.ti.com.cn
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
59
Product Folder Links: MSPM0L1105 MSPM0L1106
English Data Sheet: SLASEX5
MSPM0L1105, MSPM0L1106
ZHCSR47B –OCTOBER 2022 –REVISED APRIL 2023
www.ti.com.cn
PACKAGE OUTLINE
RGE0024B
VQFN - 1 mm max height
S
C
A
L
E
3
.
0
0
0
PLASTIC QUAD FLATPACK - NO LEAD
4.1
3.9
B
A
0.5
0.3
PIN 1 INDEX AREA
4.1
3.9
0.3
0.2
DETAIL
OPTIONAL TERMINAL
TYPICAL
C
1 MAX
SEATING PLANE
0.08 C
0.05
0.00
2X 2.5
(0.2) TYP
2.45 0.1
7
12
EXPOSED
SEE TERMINAL
THERMAL PAD
DETAIL
13
6
2X
SYMM
25
2.5
18
1
0.3
24X
20X 0.5
0.2
19
24
PIN 1 ID
0.1
C A B
SYMM
24X
0.05
(OPTIONAL)
0.5
0.3
4219013/A 05/2017
NOTES:
1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing
per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.
Copyright © 2023 Texas Instruments Incorporated
60
Submit Document Feedback
Product Folder Links: MSPM0L1105 MSPM0L1106
English Data Sheet: SLASEX5
MSPM0L1105, MSPM0L1106
ZHCSR47B –OCTOBER 2022 –REVISED APRIL 2023
www.ti.com.cn
EXAMPLE BOARD LAYOUT
RGE0024B
VQFN - 1 mm max height
PLASTIC QUAD FLATPACK - NO LEAD
(
2.45)
SYMM
24
19
24X (0.6)
1
18
24X (0.25)
(R0.05)
TYP
25
SYMM
(3.8)
20X (0.5)
13
6
(
0.2) TYP
VIA
7
12
(0.975) TYP
(3.8)
LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:15X
0.07 MIN
ALL AROUND
0.07 MAX
ALL AROUND
SOLDER MASK
OPENING
METAL
EXPOSED
METAL
EXPOSED
METAL
SOLDER MASK
OPENING
METAL UNDER
SOLDER MASK
NON SOLDER MASK
DEFINED
SOLDER MASK
DEFINED
(PREFERRED)
SOLDER MASK DETAILS
4219013/A 05/2017
NOTES: (continued)
4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature
number SLUA271 (www.ti.com/lit/slua271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown
on this view. It is recommended that vias under paste be filled, plugged or tented.
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
61
Product Folder Links: MSPM0L1105 MSPM0L1106
English Data Sheet: SLASEX5
MSPM0L1105, MSPM0L1106
ZHCSR47B –OCTOBER 2022 –REVISED APRIL 2023
www.ti.com.cn
EXAMPLE STENCIL DESIGN
RGE0024B
VQFN - 1 mm max height
PLASTIC QUAD FLATPACK - NO LEAD
4X ( 1.08)
(0.64) TYP
19
24
24X (0.6)
1
25
18
24X (0.25)
(R0.05) TYP
SYMM
(0.64)
TYP
(3.8)
20X (0.5)
6
13
METAL
TYP
7
12
SYMM
(3.8)
SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
EXPOSED PAD 25
78% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE
SCALE:20X
4219013/A 05/2017
NOTES: (continued)
6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate
design recommendations.
Copyright © 2023 Texas Instruments Incorporated
62
Submit Document Feedback
Product Folder Links: MSPM0L1105 MSPM0L1106
English Data Sheet: SLASEX5
MSPM0L1105, MSPM0L1106
ZHCSR47B –OCTOBER 2022 –REVISED APRIL 2023
www.ti.com.cn
GENERIC PACKAGE VIEW
RHB 32
5 x 5, 0.5 mm pitch
VQFN - 1 mm max height
PLASTIC QUAD FLATPACK - NO LEAD
Images above are just a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.
4224745/A
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
63
Product Folder Links: MSPM0L1105 MSPM0L1106
English Data Sheet: SLASEX5
MSPM0L1105, MSPM0L1106
ZHCSR47B –OCTOBER 2022 –REVISED APRIL 2023
www.ti.com.cn
PACKAGE OUTLINE
RHB0032E
VQFN - 1 mm max height
S
C
A
L
E
3
.
0
0
0
PLASTIC QUAD FLATPACK - NO LEAD
5.1
4.9
B
A
PIN 1 INDEX AREA
(0.1)
5.1
4.9
SIDE WALL DETAIL
20.000
OPTIONAL METAL THICKNESS
C
1 MAX
SEATING PLANE
0.08 C
0.05
0.00
2X 3.5
(0.2) TYP
3.45 0.1
9
EXPOSED
THERMAL PAD
16
28X 0.5
8
17
SEE SIDE WALL
DETAIL
2X
SYMM
33
3.5
0.3
0.2
32X
24
0.1
C A B
C
1
0.05
32
25
PIN 1 ID
(OPTIONAL)
SYMM
0.5
0.3
32X
4223442/B 08/2019
NOTES:
1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing
per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.
Copyright © 2023 Texas Instruments Incorporated
64
Submit Document Feedback
Product Folder Links: MSPM0L1105 MSPM0L1106
English Data Sheet: SLASEX5
MSPM0L1105, MSPM0L1106
ZHCSR47B –OCTOBER 2022 –REVISED APRIL 2023
www.ti.com.cn
EXAMPLE BOARD LAYOUT
RHB0032E
VQFN - 1 mm max height
PLASTIC QUAD FLATPACK - NO LEAD
(
3.45)
SYMM
32
25
32X (0.6)
1
24
32X (0.25)
(1.475)
28X (0.5)
33
SYMM
(4.8)
(
0.2) TYP
VIA
8
17
(R0.05)
TYP
9
16
(1.475)
(4.8)
LAND PATTERN EXAMPLE
SCALE:18X
0.07 MIN
ALL AROUND
0.07 MAX
ALL AROUND
SOLDER MASK
OPENING
METAL
SOLDER MASK
OPENING
METAL UNDER
SOLDER MASK
NON SOLDER MASK
DEFINED
SOLDER MASK
DEFINED
(PREFERRED)
SOLDER MASK DETAILS
4223442/B 08/2019
NOTES: (continued)
4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature
number SLUA271 (www.ti.com/lit/slua271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown
on this view. It is recommended that vias under paste be filled, plugged or tented.
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
65
Product Folder Links: MSPM0L1105 MSPM0L1106
English Data Sheet: SLASEX5
MSPM0L1105, MSPM0L1106
ZHCSR47B –OCTOBER 2022 –REVISED APRIL 2023
www.ti.com.cn
EXAMPLE STENCIL DESIGN
RHB0032E
VQFN - 1 mm max height
PLASTIC QUAD FLATPACK - NO LEAD
4X ( 1.49)
(0.845)
(R0.05) TYP
32
25
32X (0.6)
1
24
32X (0.25)
28X (0.5)
(0.845)
SYMM
33
(4.8)
17
8
METAL
TYP
16
9
SYMM
(4.8)
SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
EXPOSED PAD 33:
75% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE
SCALE:20X
4223442/B 08/2019
NOTES: (continued)
6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate
design recommendations.
Copyright © 2023 Texas Instruments Incorporated
66
Submit Document Feedback
Product Folder Links: MSPM0L1105 MSPM0L1106
English Data Sheet: SLASEX5
MSPM0L1105, MSPM0L1106
ZHCSR47B –OCTOBER 2022 –REVISED APRIL 2023
www.ti.com.cn
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
67
Product Folder Links: MSPM0L1105 MSPM0L1106
English Data Sheet: SLASEX5
MSPM0L1105, MSPM0L1106
ZHCSR47B –OCTOBER 2022 –REVISED APRIL 2023
www.ti.com.cn
EXAMPLE STENCIL DESIGN
RTR0016A
WQFN - 0.8 mm max height
PLASTIC QUAD FLATPACK - NO LEAD
4X (0.2)
SYMM
16X (0.8)
16X (0.2)
16
13
12
1
SYMM
(1.6)
12X (0.4)
9
4
(R0.05) TYP
5
8
(2.6)
SOLDER PASTE EXAMPLE
BASED ON 0.125 MM THICK STENCIL
SCALE: 20X
4229337/A 01/2023
NOTES: (continued)
4. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate
design recommendations.
Copyright © 2023 Texas Instruments Incorporated
68
Submit Document Feedback
Product Folder Links: MSPM0L1105 MSPM0L1106
English Data Sheet: SLASEX5
MSPM0L1105, MSPM0L1106
ZHCSR47B –OCTOBER 2022 –REVISED APRIL 2023
www.ti.com.cn
EXAMPLE STENCIL DESIGN
RTR0016A
WQFN - 0.8 mm max height
PLASTIC QUAD FLATPACK - NO LEAD
4X (0.2)
SYMM
16X (0.8)
16X (0.2)
16
13
12
1
4
SYMM
(1.6)
12X (0.4)
9
(R0.05) TYP
5
8
(2.6)
SOLDER PASTE EXAMPLE
BASED ON 0.125 MM THICK STENCIL
SCALE: 20X
4229337/A 01/2023
NOTES: (continued)
4. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate
design recommendations.
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
69
Product Folder Links: MSPM0L1105 MSPM0L1106
English Data Sheet: SLASEX5
MSPM0L1105, MSPM0L1106
ZHCSR47B –OCTOBER 2022 –REVISED APRIL 2023
www.ti.com.cn
12 修订历史记录
注:以前版本的页码可能与当前版本的页码不同
Changes from MARCH 4, 2023 to APRIL 27, 2023
Page
• 将文档状态更改为“量产数据”.........................................................................................................................1
• 根据版本特性通篇更改了规格.............................................................................................................................1
Copyright © 2023 Texas Instruments Incorporated
English Data Sheet: SLASEX5
70
Submit Document Feedback
Product Folder Links: MSPM0L1105 MSPM0L1106
PACKAGE OPTION ADDENDUM
www.ti.com
14-Jul-2023
PACKAGING INFORMATION
Orderable Device
Status Package Type Package Pins Package
Eco Plan
Lead finish/
Ball material
MSL Peak Temp
Op Temp (°C)
Device Marking
Samples
Drawing
Qty
(1)
(2)
(3)
(4/5)
(6)
MSPM0L1105TDGS20R
MSPM0L1105TDGS28R
MSPM0L1105TDYYR
MSPM0L1105TRGER
ACTIVE
ACTIVE
VSSOP
VSSOP
DGS
DGS
DYY
RGE
20
28
16
24
5000 RoHS & Green
5000 RoHS & Green
3000 RoHS & Green
3000 RoHS & Green
NIPDAU
Level-2-260C-1 YEAR
Level-2-260C-1 YEAR
Level-2-260C-1 YEAR
Level-2-260C-1 YEAR
-40 to 105
-40 to 105
-40 to 105
-40 to 105
M0L1105T
Samples
Samples
Samples
Samples
NIPDAU
NIPDAU
NIPDAU
L1105T
ACTIVE SOT-23-THIN
M0L1105T
ACTIVE
ACTIVE
VQFN
VQFN
MSPM0
L1105T
MSPM0L1105TRHBR
RHB
32
3000 RoHS & Green
NIPDAU
Level-2-260C-1 YEAR
-40 to 105
MSPM0
L1105T
Samples
MSPM0L1106TDGS20R
MSPM0L1106TDGS28R
MSPM0L1106TRGER
ACTIVE
ACTIVE
ACTIVE
VSSOP
VSSOP
VQFN
DGS
DGS
RGE
20
28
24
5000 RoHS & Green
5000 RoHS & Green
3000 RoHS & Green
NIPDAU
NIPDAU
NIPDAU
Level-2-260C-1 YEAR
Level-2-260C-1 YEAR
Level-2-260C-1 YEAR
-40 to 105
-40 to 105
-40 to 105
M0L1106T
Samples
Samples
Samples
L1106T
MSPM0
L1106T
MSPM0L1106TRHBR
ACTIVE
VQFN
RHB
32
3000 RoHS & Green
NIPDAU
Level-2-260C-1 YEAR
-40 to 105
MSPM0
L1106T
Samples
XMSM0L1105TDGS28R
XMSM0L1106TDGS28R
ACTIVE
ACTIVE
VSSOP
VSSOP
DGS
DGS
28
28
1
1
TBD
TBD
Call TI
Call TI
Call TI
Call TI
-40 to 105
-40 to 105
Samples
Samples
(1) The marketing status values are defined as follows:
ACTIVE: Product device recommended for new designs.
LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.
NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.
PREVIEW: Device has been announced but is not in production. Samples may or may not be available.
OBSOLETE: TI has discontinued the production of the device.
(2) RoHS: TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance
do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may
reference these types of products as "Pb-Free".
RoHS Exempt: TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.
Green: TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based
flame retardants must also meet the <=1000ppm threshold requirement.
Addendum-Page 1
PACKAGE OPTION ADDENDUM
www.ti.com
14-Jul-2023
(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.
(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.
(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuation
of the previous line and the two combined represent the entire Device Marking for that device.
(6)
Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two
lines if the finish value exceeds the maximum column width.
Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information
provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and
continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals.
TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.
In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.
Addendum-Page 2
PACKAGE MATERIALS INFORMATION
www.ti.com
15-Jul-2023
TAPE AND REEL INFORMATION
REEL DIMENSIONS
TAPE DIMENSIONS
K0
P1
W
B0
Reel
Diameter
Cavity
A0
A0 Dimension designed to accommodate the component width
B0 Dimension designed to accommodate the component length
K0 Dimension designed to accommodate the component thickness
Overall width of the carrier tape
W
P1 Pitch between successive cavity centers
Reel Width (W1)
QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE
Sprocket Holes
Q1 Q2
Q3 Q4
Q1 Q2
Q3 Q4
User Direction of Feed
Pocket Quadrants
*All dimensions are nominal
Device
Package Package Pins
Type Drawing
SPQ
Reel
Reel
A0
B0
K0
P1
W
Pin1
Diameter Width (mm) (mm) (mm) (mm) (mm) Quadrant
(mm) W1 (mm)
MSPM0L1105TDGS20R VSSOP
MSPM0L1105TDGS28R VSSOP
DGS
DGS
DYY
20
28
16
5000
5000
3000
330.0
330.0
330.0
16.4
16.4
12.4
5.4
5.5
4.8
5.4
7.4
3.6
1.45
1.45
1.6
8.0
8.0
8.0
16.0
16.0
12.0
Q1
Q1
Q3
MSPM0L1105TDYYR SOT-23-
THIN
MSPM0L1105TRGER
MSPM0L1105TRHBR
VQFN
VQFN
RGE
RHB
DGS
DGS
RGE
RHB
24
32
20
28
24
32
3000
3000
5000
5000
3000
3000
330.0
330.0
330.0
330.0
330.0
330.0
12.4
12.4
16.4
16.4
12.4
12.4
4.25
5.3
4.25
5.3
1.15
1.1
8.0
8.0
8.0
8.0
8.0
8.0
12.0
12.0
16.0
16.0
12.0
12.0
Q2
Q2
Q1
Q1
Q2
Q2
MSPM0L1106TDGS20R VSSOP
MSPM0L1106TDGS28R VSSOP
5.4
5.4
1.45
1.45
1.15
1.1
5.5
7.4
MSPM0L1106TRGER
MSPM0L1106TRHBR
VQFN
VQFN
4.25
5.3
4.25
5.3
Pack Materials-Page 1
PACKAGE MATERIALS INFORMATION
www.ti.com
15-Jul-2023
TAPE AND REEL BOX DIMENSIONS
Width (mm)
H
W
L
*All dimensions are nominal
Device
Package Type Package Drawing Pins
SPQ
Length (mm) Width (mm) Height (mm)
MSPM0L1105TDGS20R
MSPM0L1105TDGS28R
MSPM0L1105TDYYR
MSPM0L1105TRGER
MSPM0L1105TRHBR
MSPM0L1106TDGS20R
MSPM0L1106TDGS28R
MSPM0L1106TRGER
MSPM0L1106TRHBR
VSSOP
VSSOP
SOT-23-THIN
VQFN
DGS
DGS
DYY
RGE
RHB
DGS
DGS
RGE
RHB
20
28
16
24
32
20
28
24
32
5000
5000
3000
3000
3000
5000
5000
3000
3000
356.0
356.0
336.6
367.0
367.0
356.0
356.0
367.0
367.0
356.0
356.0
336.6
367.0
367.0
356.0
356.0
367.0
367.0
35.0
35.0
31.8
35.0
35.0
35.0
35.0
35.0
35.0
VQFN
VSSOP
VSSOP
VQFN
VQFN
Pack Materials-Page 2
重要声明和免责声明
TI“按原样”提供技术和可靠性数据(包括数据表)、设计资源(包括参考设计)、应用或其他设计建议、网络工具、安全信息和其他资源,
不保证没有瑕疵且不做出任何明示或暗示的担保,包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担
保。
这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任:(1) 针对您的应用选择合适的 TI 产品,(2) 设计、验
证并测试您的应用,(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。
这些资源如有变更,恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的应用。严禁对这些资源进行其他复制或展示。
您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成
本、损失和债务,TI 对此概不负责。
TI 提供的产品受 TI 的销售条款或 ti.com 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改
TI 针对 TI 产品发布的适用的担保或担保免责声明。
TI 反对并拒绝您可能提出的任何其他或不同的条款。IMPORTANT NOTICE
邮寄地址:Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2023,德州仪器 (TI) 公司
相关型号:
MSPM0L1105TDYYR
具有 32KB 闪存、4KB SRAM、12 位 ADC 的 32MHz Arm® Cortex®-M0+ MCU | DYY | 16 | -40 to 105
TI
MSPM0L1105TRGER
具有 32KB 闪存、4KB SRAM、12 位 ADC 的 32MHz Arm® Cortex®-M0+ MCU | RGE | 24 | -40 to 105
TI
MSPM0L1105TRHBR
具有 32KB 闪存、4KB SRAM、12 位 ADC 的 32MHz Arm® Cortex®-M0+ MCU | RHB | 32 | -40 to 105
TI
MSPM0L1106TDYYR
具有 64KB 闪存、4KB SRAM、12 位 ADC、比较器和 OPA 的 32MHz Arm® Cortex®-M0+ MCU | DYY | 16 | -40 to 105
TI
MSPM0L1106TRGER
具有 64KB 闪存、4KB SRAM、12 位 ADC 的 32MHz Arm® Cortex®-M0+ MCU | RGE | 24 | -40 to 105
TI
MSPM0L1106TRHBR
具有 64KB 闪存、4KB SRAM、12 位 ADC 的 32MHz Arm® Cortex®-M0+ MCU | RHB | 32 | -40 to 105
TI
MSPM0L1303SRGER
具有 8KB 闪存、2KB SRAM、12 位 ADC、比较器和 OPA 的 32MHz Arm® Cortex®-M0+ MCU | RGE | 24 | -40 to 125
TI
MSPM0L1303TRGER
具有 8KB 闪存、2KB SRAM、12 位 ADC、比较器和 OPA 的 32MHz Arm® Cortex®-M0+ MCU | RGE | 24 | -40 to 125
TI
MSPM0L1304SDYYR
具有 16KB 闪存、2KB SRAM、12 位 ADC、比较器和 OPA 的 32MHz Arm® Cortex®-M0+ MCU | DYY | 16 | -40 to 125
TI
©2020 ICPDF网 联系我们和版权申明