OPA348AQDRQ1 [TI]
汽车级、单路、5.5V、1MHz、低静态电流 (45μA)、RRIO 运算放大器 | D | 8 | -40 to 125;
| 型号： | OPA348AQDRQ1 |
| 厂家： | 
TEXAS INSTRUMENTS |
| 描述： | 汽车级、单路、5.5V、1MHz、低静态电流 (45μA)、RRIO 运算放大器 | D | 8 | -40 to 125 放大器 光电二极管 运算放大器 |
| 文件： | 总34页 (文件大小：1474K) |
| 中文： | 中文翻译 | 下载： | 下载PDF数据表文档文件 |
Support &
Community
Product
Folder
Order
Now
Tools &
Software
Technical
Documents
OPA348-Q1, OPA2348-Q1, OPA4348-Q1
ZHCSID8C –JANUARY 2009–REVISED JANUARY 2016
OPAx348-Q1 1-MHz 45-µA CMOS 轨至轨运算放大器
1 特性
3 说明
1
•
•
符合汽车类应用的 标准
具有符合 AEC-Q100 标准的下列结果：
OPAx348 系列器件是单电源的低功耗 CMOS 运算放
大器。OPAx348 系列器件具有 1MHz 的扩展带宽和
45μA 的电源电流，适用于采用 2.1V 至 5.5V 单电源供
电的低功耗 应用 。
–
器件温度 1 级：-40℃ 至 +125℃ 的环境运行温
度范围
–
–
器件 HBM ESD 分类等级 2
OPAx348 系列器件具有 45µA 的低电源电流和 0.5pA
的输入偏置电流，因此是烟雾检测器和其他传感器等低
功耗高阻抗 应用 的理想选择。
器件 CDM ESD 分类等级 C4B
•
•
•
•
•
•
低静态电流 (IQ)：45µA (Typ)
低成本
OPA348-Q1 器件采用 SOT23-5 (DBV) 和 SOIC (D)
封装。OPA2348-Q1 器件采用 SOIC-8 (D) 封装。
OPA4348-Q1 器件采用 TSSOP-14 (PW) 封装。在全
部电源电压范围内，–40°C 至 +125°C 的汽车温度范
围可提高设计灵活性。
轨到轨输入和输出
单电源：2.1V 至 5.5V
输入偏置电流：0.5pA（典型值）
高速：宽带功率：1MHz
2 应用范围
器件信息(1)
•
•
•
•
•
•
•
便携式设备
器件编号
OPA348-Q1
封装
SOT-23 (5)
封装尺寸（标称值）
2.90mm × 1.60mm
4.90mm × 3.91mm
4.90mm × 3.91mm
5.00mm x 4.40mm
电池供电类设备
烟雾报警器
SOIC (8)
一氧化碳 (CO) 检测器
HEV/EV 和动力传动添加了项目符号
信息娱乐系统与仪表组
医疗仪器
OPA2348-Q1
OPA4348-Q1
SOIC (8)
TSSOP (14)
(1) 如需了解所有可用封装，请参阅产品说明书末尾的可订购产品
附录。
采用同相配置来驱动 ADS7822
5 V
0.1 µF
0.1 µF
1
V
8
V+
REF
7
6
5
DCLOCK
500 Ω
+IN
2
1/2
OPA2348-Q1
Serial
ADS7822
12-Bit A/D
D
OUT
Interface
V
IN
–IN
CS/SHDN
3
3300 pF
GND
4
V
= 0 V to 5 V for
IN
0-V to 5-V output.
RC network filters high-frequency noise.
1
An IMPORTANT NOTICE at the end of this data sheet addresses availability, warranty, changes, use in safety-critical applications,
intellectual property matters and other important disclaimers. PRODUCTION DATA.
English Data Sheet: SBOS465
OPA348-Q1, OPA2348-Q1, OPA4348-Q1
ZHCSID8C –JANUARY 2009–REVISED JANUARY 2016
www.ti.com.cn
目录
7.4 器件功能模式........................................................... 15
应用和实施............................................................. 16
8.1 应用信息.................................................................. 16
8.2 典型应用 ................................................................. 17
电源建议................................................................. 19
1
2
3
4
5
6
特性.......................................................................... 1
应用范围................................................................... 1
说明.......................................................................... 1
修订历史记录 ........................................................... 2
引脚配置和功能........................................................ 3
规格.......................................................................... 5
6.1 绝对最大额定值......................................................... 5
6.2 ESD 额定值............................................................... 5
6.3 建议运行条件............................................................. 5
6.4 热性能信息：OPA348-Q1......................................... 6
6.5 热性能信息：OPA2348-Q1，OPA4348-Q1.............. 6
6.6 电气特征.................................................................... 7
6.7 典型特性.................................................................... 8
详细 说明................................................................ 11
7.1 概述......................................................................... 11
7.2 功能方框图 .............................................................. 11
7.3 特性 说明................................................................. 12
8
9
10 布局 ....................................................................... 20
10.1 布局指南................................................................ 20
10.2 布局示例................................................................ 20
11 器件和文档支持 ..................................................... 20
11.1 文档支持................................................................ 20
11.2 相关链接................................................................ 20
11.3 社区资源................................................................ 21
11.4 商标....................................................................... 21
11.5 静电放电警告......................................................... 21
11.6 术语表 ................................................................... 21
12 机械、封装和可订购信息....................................... 21
7
4 修订历史记录
注：之前版本的页码可能与当前版本有所不同。
Changes from Revision B (December 2014) to Revision C
Page
•
已添加 文档中增加 OPA348-Q1 SOIC (D) 封装选项.............................................................................................................. 1
Changes from Revision A (January 2009) to Revision B
Page
•
•
已将两个新的 应用 添加至应用 部分....................................................................................................................................... 1
已添加 ESD 额定值表、特性 说明 部分，器件功能模式 部分，应用和实施 部分，电源相关建议 部分，布局 部分，器
件和文档支持 部分以及机械、封装和可订购信息 部分........................................................................................................... 1
•
•
已添加 数据表中增加 OPA348-Q1 器件 ................................................................................................................................. 1
Changed PW (TSSOP) 封装图中引脚 3 的名称 ..................................................................................................................... 4
2
Copyright © 2009–2016, Texas Instruments Incorporated
OPA348-Q1, OPA2348-Q1, OPA4348-Q1
www.ti.com.cn
ZHCSID8C –JANUARY 2009–REVISED JANUARY 2016
5 引脚配置和功能
DBV 封装：OPA348-Q1
D 封装：OPA348-Q1
8 引脚 SOIC
俯视图
5 引脚 SOT-23
俯视图
Out
V–
1
2
3
5
4
V+
NC
-In
+In
V-
1
2
3
4
8
7
6
5
NC
V+
–
+
OUT
nc
+In
–In
引脚功能：OPA348-Q1
引脚
编号
I/O
说明
名称
SOT-23
SOIC
+IN
–IN
OUT
V+
3
4
1
5
2
3
2
6
7
4
1
5
8
I
同相输入
I
反相输入
O
—
—
输出
正（最高）电源
负（最低）电源
V–
NC
—
—
不连接
D 封装：OPA2348-Q1
8 引脚 SOIC
俯视图
Out A
1
2
3
4
8
7
6
5
V+
A
-In A
+In A
V-
Out B
-In B
+In B
B
引脚功能：OPA2348-Q1
引脚
I/O
说明
名称
编号
3
+IN A
–IN A
+IN B
–IN B
OUT A
OUT B
V+
I
I
同相输入，通道 A
2
反相输入，通道 A
同相输入，通道 B
反相输入，通道 B
输出，通道 A
5
I
6
I
1
O
O
—
—
7
输出，通道 B
8
正（最高）电源
负（最低）电源
V–
4
Copyright © 2009–2016, Texas Instruments Incorporated
3
OPA348-Q1, OPA2348-Q1, OPA4348-Q1
ZHCSID8C –JANUARY 2009–REVISED JANUARY 2016
www.ti.com.cn
PW 封装：OPA4348-Q1
14 引脚 TSSOP
俯视图
Out A
-In A
+In A
V+
1
2
3
4
5
6
7
14 Out D
13 -In D
12 +In D
11 V-
A
D
+In B
-In B
Out B
10 +In C
B
C
9
8
-In C
Out C
引脚功能：OPA4348-Q1
引脚
I/O
说明
名称
编号
3
+IN A
–IN A
+IN B
–IN B
+IN C
–IN C
+IN D
–IN D
OUT A
OUT B
OUT C
OUT D
V+
I
I
同相输入，通道 A
2
反相输入，通道 A
同相输入，通道 B
反相输入，通道 B
同相输入，通道 C
反相输入，通道 C
同相输入，通道 D
反相输入，通道 D
输出，通道 A
5
I
6
I
10
9
I
I
12
13
1
I
I
O
O
O
O
—
—
7
输出，通道 B
8
输出，通道 C
14
4
输出，通道 D
正（最高）电源
负（最低）电源
V–
11
4
Copyright © 2009–2016, Texas Instruments Incorporated
OPA348-Q1, OPA2348-Q1, OPA4348-Q1
www.ti.com.cn
ZHCSID8C –JANUARY 2009–REVISED JANUARY 2016
6 规格
6.1 绝对最大额定值
在自然通风温度范围内测得（除非另有说明）(1)
最小值
最大值
7.5
单位
V
电源电压，VS
V– 至 V+
输入电压，VIN
信号输入端(2)
信号输入端(2)
(V–) – 0.5V
(V+) + 0.5V
10
V
输入电流，IIN
mA
输出短路持续时间(3)
自然通风工作温度范围，TA
运行虚拟结温，TJ
贮存温度，Tstg
持续
–40
–65
150
150
150
°C
°C
°C
(1) 超出最大绝对额定值下列出的值的应力可能会对器件造成永久损坏。这些仅为在应力额定值下的工作情况，对于额定值下的器件的功能性
操作以及在超出推荐的运行条件下标明的任何其它条件下的操作，在此并未说明。在绝对最大额定值条件下长时间运行可能会影响器件可
靠性。
(2) 输入端子被二极管钳制至电源轨。对于摆幅可能超过电源轨 0.5V 的输入信号，应将其电流限制为 10mA 或者更低。
(3) 对地短路，每个封装对应一个放大器。
6.2 ESD 额定值
值
单位
人体放电模型 (HBM)，符合 AEC Q100-002(1)
±2000
±500
±750
V(ESD)
静电放电
所有引脚
转角引脚（1、7、8 和 14）
V
充电器件模型 (CDM)，符合 AEC Q100-
011
(1) AEC Q100-002 指示应当按照 ANSI/ESDA/JEDEC JS001 规范执行 HBM 应力测试。
6.3 建议运行条件
在自然通风温度范围内测得（除非另有说明）
最小值
2.1
最大值
单位
VS
TA
电源电压，V– to V+
5.5
V
自然通风工作温度范围
–40
125
°C
Copyright © 2009–2016, Texas Instruments Incorporated
5
OPA348-Q1, OPA2348-Q1, OPA4348-Q1
ZHCSID8C –JANUARY 2009–REVISED JANUARY 2016
www.ti.com.cn
6.4 热性能信息：OPA348-Q1
OPA348-Q1
DBV (SOT-23)
热指标(1)
D (SOIC)
8 引脚
142.0
90.2
单位
5 引脚
228.5
99.1
RθJA
结至环境热阻
°C/W
°C/W
°C/W
°C/W
°C/W
°C/W
RθJC(top)
RθJB
结至外壳（顶部）热阻
结至电路板热阻
54.6
82.5
ψJT
结至顶部特征参数
结至电路板特征参数
结至外壳（底部）热阻
7.7
39.4
ψJB
53.8
82.0
RθJC(bottom)
不适用
不适用
(1) 有关传统和新热指标的更多信息，请参阅《半导体和 IC 封装热指标》应用报告 SPRA953。
6.5 热性能信息：OPA2348-Q1，OPA4348-Q1
OPA2348-Q1
D (SOIC)
8 引脚
138.4
OPA4348-Q1
PW (TSSOP)
14 引脚
121
热指标(1)
单位
RθJA
结至环境热阻
°C/W
°C/W
°C/W
°C/W
°C/W
°C/W
RθJC(top)
RθJB
结至外壳（顶部）热阻
结至电路板热阻
89.5
49.4
78.6
62.8
ψJT
结至顶部特征参数
结至电路板特征参数
结至外壳（底部）热阻
29.9
5.9
ψJB
78.1
62.2
RθJC(bottom)
不适用
不适用
(1) 有关传统和新热指标的更多信息，请参阅《半导体和 IC 封装热指标》应用报告 SPRA953。
6
Copyright © 2009–2016, Texas Instruments Incorporated
OPA348-Q1, OPA2348-Q1, OPA4348-Q1
www.ti.com.cn
ZHCSID8C –JANUARY 2009–REVISED JANUARY 2016
6.6 电气特征
VS = 2.5V 至 5.5V 时，RL = 100kΩ 连接至 VS / 2，VOUT = VS / 2（除非另有说明）。
(1)
参数
测试条件
TA
最小值
典型值
最大值
单位
mV
25°C
完整范围
完整范围
25°C
1
5
6
VOS
输入偏移电压
VS = 5V，VCM = (V–) + 0.8V
ΔVOS/ΔT
PSRR
失调电压温度漂移
4
µV/°C
µV/V
60
175
300
失调电压漂移与电源间的关系
VS = 2.5V 至 5.5V，VCM < (V+) – 1.7V
完整范围
25°C
dc
0.2
µV/V
dB
通道分离
f = 1kHz
25°C
134
VCM
输入共模电压范围
25°C
(V-)-0.2
70
(V+)+0.2
V
25°C
82
71
(V–) – 0.2V < VCM < (V+) – 1.7V
完整范围
25°C
66
CMRR
输入共模抑制比
dB
VS = 5.5V，(V–) – 0.2V < VCM < (V+) + 0.2V
VS = 5.5V，(V–) < VCM < (V+)
60
完整范围
25°C
56
IB
输入偏置电流
输入偏移电流
±0.5
±0.5
1013|| 3
1013|| 3
10
±10
±10
pA
pA
IOS
25°C
差分
ZI
输入阻抗
25°C
Ω || pF
共模
输入电压噪声
VCM < (V+) – 1.7V，f = 0.1Hz 至 10Hz
VCM < (V+) – 1.7V，f = 1kHz
VCM < (V+) – 1.7V，f = 1kHz
25°C
25°C
µVPP
Vn
In
输入电压噪声密度
输入电流噪声密度
35
nV/√Hz
fA/√Hz
25°C
4
25°C
94
90
90
88
108
VS = 5V，RL = 100kΩ，
0.025V < VO < 4.975V
完整范围
25°C
AOL
开环电压增益
dB
98
18
VS = 5V，RL = 5kΩ，
0.125V < VO < 4.875V
完整范围
25°C
25
25
RL = 100kΩ，AOL > 94dB
RL = 5kΩ，AOL > 90dB
mV
完整范围
25°C
相对于电源轨的电压输出摆幅
100
±10
125
125
mV
mA
完整范围
25°C
ISC
输出短路电流
容性负载驱动
增益带宽积
压摆率
CLOAD
GBW
SR
请参见典型特性部分
CL = 100pF
25°C
25°C
1
0.5
5
MHz
V/µs
CL = 100pF，G = +1
25°C
0.1%
趋稳时间
ts
CL = 100pF，VS = 5.5V，2V 阶跃，G = +1
VIN × 增益 > VS
25°C
µs
µs
0.01%
7
过载恢复时间
25°C
25°C
1.6
CL = 100pF，VS = 5.5V，VO = 3VPP
G = +1，f = 1kHz
，
THD+N
IQ
总谐波失真与噪声
0.0023%
45
25°C
65
75
静态电流
（每个放大器）
µA
完整范围
(1) 完整范围为 TA = –40°C 至 125°C。
Copyright © 2009–2016, Texas Instruments Incorporated
7
OPA348-Q1, OPA2348-Q1, OPA4348-Q1
ZHCSID8C –JANUARY 2009–REVISED JANUARY 2016
www.ti.com.cn
6.7 典型特性
TA = 25°C 时，RL = 100kΩ 连接至 VS/2，VOUT = VS/2（除非另有说明）。
140
120
100
80
100
80
60
40
20
0
0
–45
–90
–135
–180
CMRR
Gain
60
Phase
40
PSRR
20
0
–20
0.1
1
10
100
1k
10k
100k 1M
10M
10
10
0
100
1k
10k
Frequency (Hz)
100k
1M
10M
10M
20
Frequency (Hz)
Figure 1. 开环增益和相位与频率间的关系
Figure 2. PSRR 和 CMRR 与频率间的关系
140
120
100
80
6
5
4
3
2
1
0
VS = 5.5 V
VS = 5 V
VS = 2.5 V
60
100
1k
10k
100k
1M
1k
10k
100k
1M
10M
Frequency (Hz)
Frequency (Hz)
Figure 4. 通道分离与频率间的关系
Figure 3. 最大输出电压与频率间的关系
65
55
45
35
25
2.5
2
13
10
7
+125°C
+25°C
ISC
1.5
1
–40°C
Sourcing Current
0.5
0
–0.5
–1
IQ
Sinking Current
4
–40°C
+25°C
–1.5
–2
+125°C
10
–2.5
1
2
2.5
3
3.5
4
4.5
5
5.5
5
15
Supply Voltage (V)
Output Current (mA)
与 = ±2.5V
Figure 5. 静态电流和短路电流
Figure 6. 输出电压摆幅与输出电流间的关系
与电源电压间的关系
8
Copyright © 2009–2016, Texas Instruments Incorporated
OPA348-Q1, OPA2348-Q1, OPA4348-Q1
www.ti.com.cn
ZHCSID8C –JANUARY 2009–REVISED JANUARY 2016
典型特性 (continued)
TA = 25°C 时，RL = 100kΩ 连接至 VS/2，VOUT = VS/2（除非另有说明）。
100
90
80
70
60
50
130
120
110
100
90
AOL, R L = 100 kΩ
AOL, R L = 5 kΩ
V– < VCM < (V+) – 1.7 V
V– < VCM < V+
80
PSRR
70
60
–75 –50 –25
0
25
50
75 100 125 150
–75 –50 –25
0
25
50
75 100 125 150
Temperature (°C)
Temperature (°C)
Figure 7. 共模抑制与温度间的关系
Figure 8. 开环增益和 PSRR 与温度间的关系
75
65
55
45
35
25
15
16
14
12
10
8
10k
1k
100
10
ISC
IQ
1
6
4
0.1
–75 –50 –25
0
25
50
75 100 125 150
–75 –50 –25
0
25
50
75 100 125 150
Temperature (°C)
Temperature (°C)
Figure 9. 静态电流和短路电流
Figure 10. 输入偏置 (IB) 电流与温度间的关系
与温度间的关系
25
20
15
10
5
20
18
16
14
12
10
8
6
4
2
0
0
1
2
3
4
5
6
7
8
9
10 11 12
–6 –5 –4 –3 –2 –1
0
1
2
3
4
5
6
Offset Voltage (mV)
Offset Voltage Drift (µV/°C)
封装单元的典型产生分布图。
封装单元的典型产生分布图。
Figure 11. 失调电压分布
Figure 12. 失调电压漂移幅度
产生分布图
Copyright © 2009–2016, Texas Instruments Incorporated
9
OPA348-Q1, OPA2348-Q1, OPA4348-Q1
ZHCSID8C –JANUARY 2009–REVISED JANUARY 2016
www.ti.com.cn
典型特性 (continued)
TA = 25°C 时，RL = 100kΩ 连接至 VS/2，VOUT = VS/2（除非另有说明）。
60
50
40
30
20
10
0
60
50
40
30
20
10
0
G = –1 V/V, RFB = 100 kW
G = +1 V/V, RL = 100 kW
100
G = –1 V/V, RFB = 5 kW
10
1k
Load Capacitance (pF)
10k
10
100
1k
10k
Load Capacitance (pF)
G = ±5V/V，RFB = 100kΩ
Figure 13. 小信号过冲与负载电容间的关系
Figure 14. 过冲百分比与负载电容间的关系
2 µs/div
10 µs/div
G = 1V/V
RL = 100kΩ
CL = 100pF
G = 1V/V
RL = 100kΩ
CL = 100pF
Figure 15. 小信号阶跃响应
Figure 16. 大信号阶跃响应
1.000
0.100
0.010
0.001
10k
1k
1k
100
10
1
IN
VN
100
10
10
100
1k
10k
100k
1
10
100
1k
10k
100k
Frequency (Hz)
Frequency (Hz)
Figure 18. 总谐波失真 + 噪声与频率间的关系
Figure 17. 输入电流和电压噪声频谱密度与频率间的关系
10
Copyright © 2009–2016, Texas Instruments Incorporated
OPA348-Q1, OPA2348-Q1, OPA4348-Q1
www.ti.com.cn
ZHCSID8C –JANUARY 2009–REVISED JANUARY 2016
7 详细 说明
7.1 概述
OPAx348-Q1 系列器件是低功耗、轨至轨输入和输出运算放大器。这些器件的工作电压范围为 1.8V 至 5.5V，具有
单位增益稳定特性，并且适用于各种通用 应用。。AB 类输出级能够驱动连接至 V+ 和接地间任一点的小于或等于
10kΩ 的负载。输入共模电压范围包括两个电源轨，并允许将 OPAx348-Q1 系列器件用于几乎任何单电源应用。轨
至轨输入和输出摆幅可大幅扩大动态范围（尤其在低电源
应用中），因此这些器件成为了驱动采样模数转换器
(ADC) 的理想之选。
7.2 功能方框图
OPA348-Q1
V+
Reference
Current
VIN+
VINœ
VBIAS1
Class AB
Control Circuitry
Vo
VBIAS2
Vœ
(Ground)
Copyright © 2009–2016, Texas Instruments Incorporated
11
OPA348-Q1, OPA2348-Q1, OPA4348-Q1
ZHCSID8C –JANUARY 2009–REVISED JANUARY 2016
www.ti.com.cn
7.3 特性 说明
7.3.1 工作电压
OPAx348-Q1 运算放大器在 1.8V 至 5.5V 的电压范围内可保证运行。此外，许多规格在 –40°C 至 +125°C 温度下
适用。随工作电压或温度大幅变化的参数显示在典型特性图中。应使用
0.01μF 陶瓷电容器将电源引脚旁路。
7.3.2 轨至轨输入
OPAx348-Q1 系列器件的输入共模电压范围在电源轨基础上向外扩展了 200mV。此性能由一个互补输入级实现：
一个 N 通道输入差分对和一个 P 通道差分对并联。当输入电压接近正电源轨，通常比正电源高 (V+) – 1.3V 到
200mV 时，N 通道对有效。当输入电压为低于负电源轨 200mV 至大约 (V+) – 1.3V 时，P 通道对处于打开状态。
存在一个小转换区域，通常为 (V+) – 1.4V 至 (V+) – 1.2V，在该区域中两个输入对都处于打开状态。借助于过程变
化，这个 200mV 转换区域的变化可高达 300mV。 因此，此转换区域（两个级都打开）在低端上的范围介于 (V+)-
1.7V 至 (V+)-1.5V 之间，在高端上的范围高达 (V+)-1.1V 至 (V+)-0.9V 之间。在这个转换区域内，相对于这个区域
外的器件运行，PSRR，CMRR，偏移电压，偏移漂移和 THD 有可能降级。
7.3.3 轨至轨输入
输入共模范围从 (V–) – 0.2V 扩展到 (V+) + 0.2V。若要正常运行，输入应该限制在此范围内。绝对最大输入电压比
电源电压高 500mV。大于输入共模范围但小于最大输入电压的输入虽然无效，但是不会对运算放大器造成任何损
坏。与其他某些运算放大器不同，如果输入电流受到限制，输入可能会超过电源，而且不会产生相位反转，如
Figure 19 所示。
VIN
G = +1V/V, V S = +5V
5V
VOUT
0V
10µs/div
Figure 19. 输入电压大于电源电压时无相位反转
正常情况下，输入电流为 0.5pA。然而，大输入（比电源轨高 500mV 以上）可能会导致过多电流流入或流出输入
引脚。因此，除了将输入电压保持在低于最大额定值之外，将输入电流限制在小于 10mA 也很重要。可借助输入电
压电阻器轻松实现此限制，如Figure 20 所示。
+5V
IOVERLOAD
1/2
10mA max
VOUT
OPA2348
VIN
5kW
Figure 20. 在电压超过电源电压时提供输入电流保护
7.3.4 输入和 ESD 保护
OPAx348-Q1 系列器件在所有引脚上均整合了内部静电放电 (ESD) 保护电路。在输入和输出引脚的情况下，这种
保护主要包括连接在输入和电源引脚间的导流二极管。只要电流如绝对最大额定值 表中所述限制为 10mA，这些
ESD 保护二极管还能提供电路内的输入过驱保护。Figure 21 显示了如何通过将串联输入电阻器添加到被驱动的输
入端来限制输入电流。添加的电阻器会增加放大器输入端的热噪声；在对噪声敏感的 应用中，该值应保持在最低
值。
12
Copyright © 2009–2016, Texas Instruments Incorporated
OPA348-Q1, OPA2348-Q1, OPA4348-Q1
www.ti.com.cn
ZHCSID8C –JANUARY 2009–REVISED JANUARY 2016
特性 说明 (continued)
V+
IOVERLOAD
10-mA max
VOUT
Device
VIN
5 kW
Figure 21. 输入电流保护
7.3.5 共模抑制比 (CMRR)
OPAx348-Q1 系列器件的 CMRR 是以多种方式指定的，因此对于给定应用可以使用最佳匹配项；请参阅电气特征
表。首先，给出了低于转换区域 [VCM<(V+)-1.3V] 的共模范围内器件的 CMRR。当应用需要使用差分输入对中的一
个时，这个技术规格是器件功能的最好指示。其次，整个共模范围内的 CMRR 在（VCM=-0.2V 至 5.7V）上指定。
这个最终值包括转换区域内可见的变化（请见Figure 22）。
7.3.6 共模电压范围
OPAx348-Q1 器件的输入共模电压范围在电源轨基础上向外扩展了 200mV。此扩展范围是由一个互补输入级实现
的 - 一个 N 通道输入差分对和一个 P 通道差分对并联。当输入电压靠近正轨（通常为 (V+) – 1.2V 到高于正电源电
压 300mV）时，N 通道对有效；而当输入为低于负电源电压 300mV 到大约 (V+) – 1.4V 范围时，P 通道对打开。
在一个通常介于 (V+) – 1.4V 到 (V+) – 1.2V 的小转换区域内，两个对都打开。此 200mV 转换区域（如Figure 22
中所示）可能会随工艺不同而波动 ±300mV。因此，此转换区域（两个级都打开）在低端上的范围介于 (V+)-1.7V
至 (V+)-1.5V 之间，在高端上的范围高达 (V+)-1.1V 至 (V+)-0.9V 之间。器件在 200mV 转换区域内运行与在该区
域外运行相比，PSRR、CMRR、失调电压、温漂和 THD 可能会降级。
OFFSET VOLTAGE
vs FULL COMMON-MODE VOLTAGE RANGE
2
1.5
1
0.5
0
–0.5
–1
V–
V+
–1.5
–2
–0.5
0
0.5
1
1.5
2
2.5
3
3.5
4
4.5
5
5.5
Common-Mode Voltage (V)
Figure 22. 室温下典型转换区域的行为
7.3.7 EMI 敏感性和输入滤波
运算放大器随着器件对于电磁干扰 (EMI) 的敏感性而发生变化。如果传导 EMI 进入运算放大器，放大器输出中观
察到的直流偏移值在有 EMI 时可能偏离标称值。这个偏离是由于内部半导体结相关的信号校正引起的。虽然 EMI
会影响所有运算放大器引脚功能，但是信号输入引脚最有可能受到影响。OPAx348-Q1 系列器件整合了内部输入低
通滤波器，该滤波器可减少放大器对
EMI
的响应。这个滤波器提供共模和差分模式滤波。此滤波器针对大约
80MHz (-3dB) 的截止频率而设计，具有每十倍频 20dB 的下降率。
德州仪器 (TI) 已经开发出在 10MHz 至 6GHz 宽频谱范围内准确测量和量化运算放大器抗扰度的功能。EMI 抑制比
(EMIRR) 指标允许按 EMI 抗扰度直接比较运算放大器。也可在应用报告中找到详细信息，运算放大器的 EMI 抑制
比(SBOA128)，可从www.ti.com内下载。
Copyright © 2009–2016, Texas Instruments Incorporated
13
OPA348-Q1, OPA2348-Q1, OPA4348-Q1
ZHCSID8C –JANUARY 2009–REVISED JANUARY 2016
www.ti.com.cn
特性 说明 (continued)
7.3.8 轨至轨输出
OPAx348-Q1 系列器件是一种微功耗、低噪声运算放大器，可提供强大的输出驱动能力。一个具有共源晶体管 AB
类输出级被用于实现完全轨到轨输出摆幅功能。对于高达 10kΩ 的电阻负载，无论施加的电源电压是多少，输出摆
幅通常两个电源轨的 5mV 以内。不同的负载情况会改变放大器在靠近电源轨范围内摆动的能力；请参阅图表 输出
电压摆幅与输出电流间的关系。
采用具有共源晶体管的 AB 类输出级来实现轨至轨输出。该输出级能够驱动连接至 V+ 和接地之间任一电压的 5-kΩ
负载。对于轻电阻负载 (>100kΩ)，输出电压通常可以在电源轨 18mV 范围内摆动。对于中等电阻负载（10kΩ 至
50kΩ），输出电压通常可以在电源轨 100mV 范围内摆动，同时保持高开环增益（请参阅Figure 6典型特性部分中
的）。
G = +1V/V, VS = +5V
Output (Inverted on Scope)
5V
0V
20µs/div
Figure 23. 轨至轨 I/O
14
Copyright © 2009–2016, Texas Instruments Incorporated
OPA348-Q1, OPA2348-Q1, OPA4348-Q1
www.ti.com.cn
ZHCSID8C –JANUARY 2009–REVISED JANUARY 2016
特性 说明 (continued)
7.3.9 电容负载和稳定性
采用单位增益配置的 OPAx348-Q1 系列器件可直接驱动高达 250-pF 的纯电容负载。增加增益可增强放大器驱动更
大电容负载的能力（请参阅Figure 13典型特性部分中的）。在单位增益配置条件下，插入一个与输出串联的低电阻
值电阻器（10-Ω 至 20-Ω）RS 即可增强电容负载驱动能力，如Figure 24 所示。此电阻器可显著减少振铃，同时保
持纯电容负载的直流性能。不过，如果有一个与电容负载并联的电阻负载，则会生成一个分压器，从而在输出端引
入直流 (dc) 误差并略微减小输出摆幅。引入的误差与比率 RS/RL 成正比，通常可以忽略不计。
V+
RS
1/2
VOUT
OPA2348
10W to
20W
VIN
CL
RL
Figure 24. 单位增益缓冲器配置中的串联电阻器可改进电容负载驱动能力
在单位增益逆变器配置中，运算放大器输入处的电容和增益设置电阻器之间相互作用会减小相补角，从而降低电容
负载驱动能力。使用低阻值电阻器可实现最佳性能。例如，在驱动 500pF 负载时，将电阻器值从 100kΩ 降低到
5kΩ 可以将过冲从 55% 降低至 13%（请参阅Figure 13典型特性部分中的）。不过，当必须使用高阻值电阻器时，
可以在反馈环路中插入一个低电容值（4pF 至 6pF）电容器 CFB，如Figure 25 所示。该小型电容器通过补偿电容
CIN（其中包括放大器的输入电容和印刷电路板 (PCB) 的寄生电容）的效应，可显著减少过冲。
CFB
RF
RI
VIN
1/2
OPA2348
VOUT
CIN
CL
Figure 25. 增强容性负载驱动能力
7.4 器件功能模式
OPAx348-Q1 系列器件会在连接电源时通电。该器件可根据应用情况作为单电源运算放大器或双电源放大器使用。
Copyright © 2009–2016, Texas Instruments Incorporated
15
OPA348-Q1, OPA2348-Q1, OPA4348-Q1
ZHCSID8C –JANUARY 2009–REVISED JANUARY 2016
www.ti.com.cn
8 应用和实施
NOTE
以下应用部分中的 信息 不属于 TI 组件规格的范围，TI 不担保其准确性和完整性。TI 的客
户应负责确定组件是否适用于其应用。客户应验证并测试其设计实现，以确认系统功能。
8.1 应用信息
OPAx348-Q1 运算放大器 (op amps) 的单位增益稳定，适用于各种通用 应用。
OPAx348-Q1 器件 具有 宽带宽和单位增益稳定性以及轨至轨输入和输出，可实现更大的动态范围。Figure 23 显示
了采用单位增益配置的 OPAx348-Q1 器件的输入和输出波形。运行由一个将 100kΩ 负载连接到 VS / 2 的 5V 单电
源供电。输入是一个 5VPP 正弦波。输出电压大约为 4.98VPP
。
应使用 0.01-µF 陶瓷电容器将电源引脚旁路。
8.1.1 驱动模数转换器 (ADC)
OPAx348-Q1 运算放大器针对驱动中速采样 ADC 进行了优化。OPAx348-Q1 运算放大器可以缓冲 ADC 输入电容
和产生的电荷注入，同时提供信号增益。
Figure 26 显示了采用基本同相配置来驱动 ADS7822 器件的 OPA2348。ADS7822 器件是一款采用 MSOP-8 封装
的 12 位微功耗采样转换器。与 OPAx348-Q1 系列器件低功耗微型封装一起使用时，该组合是空间有限的低功耗
应用的理想之选。在此配置中，ADC 输入上的 RC 网络可用于提供抗混叠滤波功能和电荷注入电流。
5 V
0.1 µF
0.1 µF
1
V
8
V+
REF
7
6
5
DCLOCK
500 Ω
+IN
2
1/2
OPA2348-Q1
Serial
ADS7822
12-Bit A/D
D
OUT
Interface
V
IN
–IN
CS/SHDN
3
3300 pF
GND
4
V
= 0 V to 5 V for
IN
0-V to 5-V output.
RC network filters high-frequency noise.
A/D 输入 = 0V 至 VREF
Figure 26. 采用同相配置来驱动 ADS7822
OPAx348-Q1 系列器件也可用于同相配置， 以驱动有限低功耗应用中的 ADS7822 器件。在此配置中，ADC 输入
上的 RC 网络可用于提供抗混叠滤波功能和电荷注入电流。请参阅Figure 26，了解在语音带通滤波数据采集系统中
驱动 ADS7822 器件的 OPAx348-Q1。该小尺寸、低成本解决方案为与驻极体麦克风直接相连的接口提供必需的放
大和信号调节。该电路的 VS = 2.7V 至 5V，静态电流典型值小于 250µA。
16
Copyright © 2009–2016, Texas Instruments Incorporated
OPA348-Q1, OPA2348-Q1, OPA4348-Q1
www.ti.com.cn
ZHCSID8C –JANUARY 2009–REVISED JANUARY 2016
应用信息 (continued)
V+ = 2.7 V to 5 V
Passband 300 Hz to 3 kHz
R
9
510 kΩ
R
1
1.5 kΩ
R
R
4
20 kΩ
2
1 MΩ
C
3
33 pF
C
1
1000 pF
R
R
8
150 kΩ
7
51 kΩ
V
8
+
1
V
REF
1/2
7
6
DCLOCK
OPA2348-Q1
+IN
1/2
OPA2348-Q1
R
3
1 MΩ
D
ADS7822
12-Bit A/D
Electret
Serial
OUT
(1)
R
6
100 kΩ
2
–IN
Microphone
Interface
1000 pF
C
5
CS/SHDN
2
3
4
G = 100
R
5
20 kΩ
GND
(1)
R1 供电的驻极体麦克风。
Figure 27. 语音带通滤波数据采集系统
8.2 典型应用
有些 应用 需要差分信号。 Figure 28 显示，简单电路可利用一个 2.7V 的电源将 0.1V 至 2.4V 的单端输入转换为
±2.3V 的差分输出。本示例有意限制输出范围以实现线性最大化。电路由两个放大器构成。一个放大器充当缓冲器
并产生 VOUT+ 电压。另一个放大器使输入反相并添加参考电压以生成 VOUT–。VOUT+ 和 VOUT– 范围在 0.1V 至 2.4V
之间。差异 VDIFF 是指 VOUT+ 和 VOUT– 之间的差异。此配置将差分输出电压范围设为 2.3V。
R2
2.7 V
R1
œ
VOUTœ
+
Device
R3
+
VREF
R4
2.5 V
V
VDIFF
+
2.7 V
+
œ
VOUT+
Device
+
VIN
Figure 28. 单端输入到差分输出的转换原理图
Copyright © 2009–2016, Texas Instruments Incorporated
17
OPA348-Q1, OPA2348-Q1, OPA4348-Q1
ZHCSID8C –JANUARY 2009–REVISED JANUARY 2016
www.ti.com.cn
典型应用 (continued)
8.2.1 设计要求
设计要求如下：
•
•
•
•
•
•
电源电压：2.7V
基准电压：2.5V
输入：0.1V 至 2.4V
输出差分：±2.3V
输出共模电压：1.25V
小信号带宽：1MHz
8.2.2 详细设计流程
在 Figure 28中，电路采用单端输入信号 VIN，并生成两个输出信号（VOUT+ 和 VOUT–），生成输出信号时使用两个
放大器和基准电压 VREF。VOUT+ 是第一个放大器的输出，并且是输入信号 VIN 的缓冲版本（如Equation 1所示）。
VOUT– 是第二个放大器的输出，该放大器使用 VREF 将失调电压添加至 VIN 和反馈以添加反相增益。VOUT– 的传递函
数如 Equation 2 所示。
VOUT+ = V
IN
(1)
≈
∆
«
’
÷
≈
’
÷
R4
R2
R2
R1
VOUTœ = VREF
ì
ì 1+
- V ì
IN
∆
R3 + R4 ◊
R1 ◊
«
(2)
差分输出信号 VDIFF 是两个单端输出信号 VOUT+ 和 VOUT– 之间的差异。Equation 3 显示了 VDIFF 的传递函数。通过
应用 R1 = R2 和 R3 = R4 两个条件，传递函数简化为 Equation 6。使用此配置，最大的输入信号等于基准电压，每
个放大器的最大输出等于 VREF。差分输出范围为 2 × VREF。此外，共模电压 (VCM) 是 VREF 的一半（请参阅
Equation 7）。
≈
’
÷
≈
∆
«
’
÷
≈
’
÷
R2
R4
R2
VDIFF = VOUT+ - VOUTœ = V ì 1+
- V
ì
ì 1+
∆
∆
IN
REF
R1 ◊
R3 + R4 ◊
R1 ◊
«
«
(3)
(4)
(5)
(6)
VOUT+ = V
IN
VOUTœ = VREF - V
IN
VDIFF = 2 ì V -VREF
IN
V
+ VOUTœ
2
1
2
≈
’
OUT+
VCM
=
=
VREF
∆
«
÷
◊
(7)
8.2.2.1 放大器选择
输入范围的线性是实现良好直流精度的关键。共模输入范围和输出摆幅限制决定线性。通常，需要具有轨至轨输入
和输出摆幅的放大器。宽带是此设计的主要考虑因素，因此，选择 OPAx348-Q1 系列器件是因为其宽带高于
MHz 的目标值。宽带和功耗比可使该器件实现低功耗，且低失调和低漂移可确保精度适中的 应用实现良好精度。
1
8.2.2.2 无源组件选择
由于 VOUT– 的传递函数高度依赖于电阻器（R1、R2、R3 和 R4），应使用低容差的电阻器以最大限度提高性能并最
大限度减小误差。此设计使用电阻值为 49.9kΩ 且容差为 0.1% 的电阻器。但是，如果系统噪声是关键参数，可以
选择较低电阻值（6kΩ 或更低）以使整个系统保持低噪音。这项技术可确保电阻器噪声低于放大器噪声。
18
Copyright © 2009–2016, Texas Instruments Incorporated
OPA348-Q1, OPA2348-Q1, OPA4348-Q1
www.ti.com.cn
ZHCSID8C –JANUARY 2009–REVISED JANUARY 2016
典型应用 (continued)
8.2.3 应用曲线
2.50
2.00
1.50
1.00
0.50
0.00
2.50
2.00
1.50
1.00
0.50
0.00
0.00
0.50
1.00
1.50
2.00
2.50
0.00
0.50
1.00
1.50
2.00
2.50
Input voltage (V)
Input voltage (V)
C027
C027
Figure 29. VOUT+ 与输入电压间的关系
Figure 30. VOUT– 与输入电压间的关系
2.50
2.00
1.50
1.00
0.50
0.00
-0.50
-1.00
-1.50
-2.00
-2.50
0.00
0.50
1.00
1.50
2.00
2.50
Input voltage (V)
C027
Figure 31. VDIFF 与输入电压间的关系
9 电源建议
OPAx348-Q1 系列器件的额定工作电压范围是 1.8V 至 5.5V（±0.9V 至 ±2.75V）；多种技术规格适用于 –40°C 至
125°C 的温度范围。典型特性中介绍了可能会随工作电压或温度的变化而显著变化的参数。
CAUTION
电源电压超过 7V 可能会对器件造成永久损坏（请参阅绝对最大额定值）。
将 0.1μF 旁路电容放置于电源引脚附近，旁路电容可以提供低阻抗回路来降低电源的耦合噪声。有关旁路电容放置
位置的详细信息，请参见布局指南部分。
Copyright © 2009–2016, Texas Instruments Incorporated
19
OPA348-Q1, OPA2348-Q1, OPA4348-Q1
ZHCSID8C –JANUARY 2009–REVISED JANUARY 2016
www.ti.com.cn
10 布局
10.1 布局指南
为了实现器件的最佳运行性能，应使用良好的 PCB 布局规范，包括：
•
噪声可通过全部电路电源引脚以及运算放大器传入模拟电路。旁路电容为局部模拟电路提供低阻抗电源，用
于降低耦合噪声。
–
在每个电源引脚和接地端之间连接低 ESR 0.1µF 陶瓷旁路电容器，放置位置尽量靠近器件。从 V+ 到接
地端的单个旁路电容器适用于单通道电源 应用。
•
将电路的模拟和数字部分单独接地是最简单和最有效的噪声抑制方法之一。多层 PCB 中通常将一层或多层
专门作为接地层。接地平面有助于散热和降低 EMI 噪声拾取。确保对数字接地和模拟接地进行物理隔离，
同时应注意接地电流。有关更多详细信息，请参见电路板布局技巧，SLOA089。
•
•
为了减少寄生耦合，请让输入走线尽可能远离电源或输出走线。如果这些走线不能保持分离状态，让敏感走
线与有噪声的走线垂直相交比平行相交好得多。
外部组件的位置应尽量靠近器件。请保持 RF
Figure 32 所示。
和
RG 接近反相输入，以便最大限度减小寄生电容，如
•
•
尽可能缩短输入迹线。切记：输入走线是电路中最敏感的部分。
考虑在关键走线周围设定驱动型低阻抗保护环。这样可显著减少附近走线在不同电势下产生的泄漏电流。
10.2 布局示例
Place components close
to device and to each
other to reduce parasitic
errors
Run the input traces
as far away from
the supply lines
as possible
VS+
RF
NC
NC
Use a low-ESR,
ceramic bypass
capacitor
RG
GND
œIN
+IN
Vœ
V+
OUTPUT
NC
VIN
GND
GND
VSœ
VOUT
Ground (GND) plane on another layer
Use low-ESR,
ceramic bypass
capacitor
Figure 32. 同相配置的运算放大器电路板布局
11 器件和文档支持
11.1 文档支持
11.1.1 相关文档
请参阅如下相关文档：
•
•
•
ADS7822：12 位、200kHz 微功耗采样模数转换器，SBAS062
应用报告：《电路板布局技巧》，SLOA089
应用报告：《运算放大器的 EMI 抑制比》，SBOA128
11.2 相关链接
表 1 列出了快速访问链接。类别包括技术文档、支持和社区资源、工具和软件以及申请样片或购买产品的快速访问
链接。
20
版权 © 2009–2016, Texas Instruments Incorporated
OPA348-Q1, OPA2348-Q1, OPA4348-Q1
www.ti.com.cn
ZHCSID8C –JANUARY 2009–REVISED JANUARY 2016
相关链接 (接下页)
表 1. 相关链接
部件
产品文件夹
请单击此处
请单击此处
请单击此处
样片与购买
技术文档
请单击此处
请单击此处
请单击此处
工具和软件
请单击此处
请单击此处
请单击此处
支持和社区
请单击此处
请单击此处
请单击此处
OPA348-Q1
OPA2348-Q1
OPA4348-Q1
请单击此处
请单击此处
请单击此处
11.3 社区资源
下列链接提供到 TI 社区资源的连接。链接的内容由各个分销商“按照原样”提供。这些内容并不构成 TI 技术规范，
并且不一定反映 TI 的观点；请参阅 TI 的 《使用条款》。
TI E2E™ 在线社区 TI 的工程师对工程师 (E2E) 社区。此社区的创建目的在于促进工程师之间的协作。在
e2e.ti.com 中，您可以咨询问题、分享知识、拓展思路并与同行工程师一道帮助解决问题。
设计支持
TI 参考设计支持 可帮助您快速查找有帮助的 E2E 论坛、设计支持工具以及技术支持的联系信息。
11.4 商标
E2E is a trademark of Texas Instruments.
All other trademarks are the property of their respective owners.
11.5 静电放电警告
这些装置包含有限的内置 ESD 保护。 存储或装卸时，应将导线一起截短或将装置放置于导电泡棉中，以防止 MOS 门极遭受静电损
伤。
11.6 术语表
SLYZ022 — TI 术语表。
这份术语表列出并解释术语、缩写和定义。
12 机械、封装和可订购信息
以下页面包含机械、封装和可订购信息。这些信息是指定器件的最新可用数据。数据如有变更，恕不另行通知，且
不会对此文档进行修订。如需获取此产品说明书的浏览器版本，请参阅左侧的导航栏。
版权 © 2009–2016, Texas Instruments Incorporated
21
PACKAGE OPTION ADDENDUM
www.ti.com
10-Dec-2020
PACKAGING INFORMATION
Orderable Device
Status Package Type Package Pins Package
Eco Plan
Lead finish/
Ball material
MSL Peak Temp
Op Temp (°C)
Device Marking
Samples
Drawing
Qty
(1)
(2)
(3)
(4/5)
(6)
OPA2348AQDRQ1
ACTIVE
SOIC
D
8
2500 RoHS & Green
NIPDAU
Level-2-260C-1 YEAR
-40 to 125
OPA
2348Q
OPA348AQDBVRQ1
OPA348AQDRQ1
ACTIVE
ACTIVE
ACTIVE
SOT-23
SOIC
DBV
D
5
8
3000 RoHS & Green
2500 RoHS & Green
2500 RoHS & Green
NIPDAU
NIPDAU
NIPDAU
Level-2-260C-1 YEAR
Level-2-260C-1 YEAR
Level-3-260C-168 HR
-40 to 125
-40 to 125
-40 to 125
A48
348Q1
OPA4348AQPWRQ1
TSSOP
PW
14
OP4348Q
(1) The marketing status values are defined as follows:
ACTIVE: Product device recommended for new designs.
LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.
NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.
PREVIEW: Device has been announced but is not in production. Samples may or may not be available.
OBSOLETE: TI has discontinued the production of the device.
(2) RoHS: TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance
do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may
reference these types of products as "Pb-Free".
RoHS Exempt: TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.
Green: TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based
flame retardants must also meet the <=1000ppm threshold requirement.
(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.
(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.
(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuation
of the previous line and the two combined represent the entire Device Marking for that device.
(6)
Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two
lines if the finish value exceeds the maximum column width.
Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information
provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and
Addendum-Page 1
PACKAGE OPTION ADDENDUM
www.ti.com
10-Dec-2020
continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals.
TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.
In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.
Addendum-Page 2
PACKAGE MATERIALS INFORMATION
www.ti.com
3-Jun-2022
TAPE AND REEL INFORMATION
REEL DIMENSIONS
TAPE DIMENSIONS
K0
P1
W
B0
Reel
Diameter
Cavity
A0
A0 Dimension designed to accommodate the component width
B0 Dimension designed to accommodate the component length
K0 Dimension designed to accommodate the component thickness
Overall width of the carrier tape
W
P1 Pitch between successive cavity centers
Reel Width (W1)
QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE
Sprocket Holes
Q1 Q2
Q3 Q4
Q1 Q2
Q3 Q4
User Direction of Feed
Pocket Quadrants
*All dimensions are nominal
Device
Package Package Pins
Type Drawing
SPQ
Reel
Reel
A0
B0
K0
P1
W
Pin1
Diameter Width (mm) (mm) (mm) (mm) (mm) Quadrant
(mm) W1 (mm)
OPA2348AQDRQ1
OPA348AQDBVRQ1
OPA348AQDRQ1
SOIC
SOT-23
SOIC
D
DBV
D
8
5
2500
3000
2500
2500
330.0
178.0
330.0
330.0
12.4
9.0
6.4
3.3
6.4
6.9
5.2
3.2
5.2
5.6
2.1
1.4
2.1
1.6
8.0
4.0
8.0
8.0
12.0
8.0
Q1
Q3
Q1
Q1
8
12.4
12.4
12.0
12.0
OPA4348AQPWRQ1
TSSOP
PW
14
Pack Materials-Page 1
PACKAGE MATERIALS INFORMATION
www.ti.com
3-Jun-2022
TAPE AND REEL BOX DIMENSIONS
Width (mm)
H
W
L
*All dimensions are nominal
Device
Package Type Package Drawing Pins
SPQ
Length (mm) Width (mm) Height (mm)
OPA2348AQDRQ1
OPA348AQDBVRQ1
OPA348AQDRQ1
SOIC
SOT-23
SOIC
D
DBV
D
8
5
2500
3000
2500
2500
356.0
180.0
356.0
356.0
356.0
180.0
356.0
356.0
35.0
18.0
35.0
35.0
8
OPA4348AQPWRQ1
TSSOP
PW
14
Pack Materials-Page 2
PACKAGE OUTLINE
DBV0005A
SOT-23 - 1.45 mm max height
S
C
A
L
E
4
.
0
0
0
SMALL OUTLINE TRANSISTOR
C
3.0
2.6
0.1 C
1.75
1.45
1.45
0.90
B
A
PIN 1
INDEX AREA
1
2
5
(0.1)
2X 0.95
1.9
3.05
2.75
1.9
(0.15)
4
3
0.5
5X
0.3
0.15
0.00
(1.1)
TYP
0.2
C A B
NOTE 5
0.25
GAGE PLANE
0.22
0.08
TYP
8
0
TYP
0.6
0.3
TYP
SEATING PLANE
4214839/G 03/2023
NOTES:
1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing
per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Refernce JEDEC MO-178.
4. Body dimensions do not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not
exceed 0.25 mm per side.
5. Support pin may differ or may not be present.
www.ti.com
EXAMPLE BOARD LAYOUT
DBV0005A
SOT-23 - 1.45 mm max height
SMALL OUTLINE TRANSISTOR
PKG
5X (1.1)
1
5
5X (0.6)
SYMM
(1.9)
2
3
2X (0.95)
4
(R0.05) TYP
(2.6)
LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:15X
SOLDER MASK
OPENING
SOLDER MASK
OPENING
METAL UNDER
SOLDER MASK
METAL
EXPOSED METAL
EXPOSED METAL
0.07 MIN
ARROUND
0.07 MAX
ARROUND
NON SOLDER MASK
DEFINED
SOLDER MASK
DEFINED
(PREFERRED)
SOLDER MASK DETAILS
4214839/G 03/2023
NOTES: (continued)
6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
www.ti.com
EXAMPLE STENCIL DESIGN
DBV0005A
SOT-23 - 1.45 mm max height
SMALL OUTLINE TRANSISTOR
PKG
5X (1.1)
1
5
5X (0.6)
SYMM
(1.9)
2
3
2X(0.95)
4
(R0.05) TYP
(2.6)
SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:15X
4214839/G 03/2023
NOTES: (continued)
8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate
design recommendations.
9. Board assembly site may have different recommendations for stencil design.
www.ti.com
PACKAGE OUTLINE
D0008A
SOIC - 1.75 mm max height
SCALE 2.800
SMALL OUTLINE INTEGRATED CIRCUIT
C
SEATING PLANE
.228-.244 TYP
[5.80-6.19]
.004 [0.1] C
A
PIN 1 ID AREA
6X .050
[1.27]
8
1
2X
.189-.197
[4.81-5.00]
NOTE 3
.150
[3.81]
4X (0 -15 )
4
5
8X .012-.020
[0.31-0.51]
B
.150-.157
[3.81-3.98]
NOTE 4
.069 MAX
[1.75]
.010 [0.25]
C A B
.005-.010 TYP
[0.13-0.25]
4X (0 -15 )
SEE DETAIL A
.010
[0.25]
.004-.010
[0.11-0.25]
0 - 8
.016-.050
[0.41-1.27]
DETAIL A
TYPICAL
(.041)
[1.04]
4214825/C 02/2019
NOTES:
1. Linear dimensions are in inches [millimeters]. Dimensions in parenthesis are for reference only. Controlling dimensions are in inches.
Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not
exceed .006 [0.15] per side.
4. This dimension does not include interlead flash.
5. Reference JEDEC registration MS-012, variation AA.
www.ti.com
EXAMPLE BOARD LAYOUT
D0008A
SOIC - 1.75 mm max height
SMALL OUTLINE INTEGRATED CIRCUIT
8X (.061 )
[1.55]
SYMM
SEE
DETAILS
1
8
8X (.024)
[0.6]
SYMM
(R.002 ) TYP
[0.05]
5
4
6X (.050 )
[1.27]
(.213)
[5.4]
LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:8X
SOLDER MASK
OPENING
SOLDER MASK
OPENING
METAL UNDER
SOLDER MASK
METAL
EXPOSED
METAL
EXPOSED
METAL
.0028 MAX
[0.07]
.0028 MIN
[0.07]
ALL AROUND
ALL AROUND
SOLDER MASK
DEFINED
NON SOLDER MASK
DEFINED
SOLDER MASK DETAILS
4214825/C 02/2019
NOTES: (continued)
6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
www.ti.com
EXAMPLE STENCIL DESIGN
D0008A
SOIC - 1.75 mm max height
SMALL OUTLINE INTEGRATED CIRCUIT
8X (.061 )
[1.55]
SYMM
1
8
8X (.024)
[0.6]
SYMM
(R.002 ) TYP
[0.05]
5
4
6X (.050 )
[1.27]
(.213)
[5.4]
SOLDER PASTE EXAMPLE
BASED ON .005 INCH [0.125 MM] THICK STENCIL
SCALE:8X
4214825/C 02/2019
NOTES: (continued)
8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate
design recommendations.
9. Board assembly site may have different recommendations for stencil design.
www.ti.com
重要声明和免责声明
TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，
不保证没有瑕疵且不做出任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担
保。
这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验
证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。
这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的应用。严禁对这些资源进行其他复制或展示。
您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成
本、损失和债务，TI 对此概不负责。
TI 提供的产品受 TI 的销售条款或 ti.com 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改
TI 针对 TI 产品发布的适用的担保或担保免责声明。
TI 反对并拒绝您可能提出的任何其他或不同的条款。IMPORTANT NOTICE
邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2023，德州仪器 (TI) 公司
相关型号：
OPA349NA/250
Single, 5.5-V, 70-kHz, low quiescent current (1-μA), RRIO operational amplifier | DBV | 5 | 0 to 70
TI
OPA349NA/3K
Single, 5.5-V, 70-kHz, low quiescent current (1-μA), RRIO operational amplifier | DBV | 5
TI
©2020 ICPDF网 联系我们和版权申明