TLV313IDCKR [TI]
Single, 5.5-V, 1-MHz, low quiescent current (65-μA), RRIO operational amplifier | DCK | 5 | -40 to 125;
| 型号： | TLV313IDCKR |
| 厂家： | 
TEXAS INSTRUMENTS |
| 描述： | Single, 5.5-V, 1-MHz, low quiescent current (65-μA), RRIO operational amplifier | DCK | 5 | -40 to 125 |
| 文件： | 总41页 (文件大小：2432K) |
| 中文： | 中文翻译 | 下载： | 下载PDF数据表文档文件 |
Support &
Community
Product
Folder
Order
Now
Tools &
Software
Technical
Documents
TLV313, TLV2313, TLV4313
ZHCSF45B –JUNE 2016–REVISED FEBRUARY 2017
适用于成本敏感型系统的 TLVx313 低功耗、轨至轨输入/输出、750μV 失
调典型值、
1MHz 运算放大器
1 特性
TLV313器件的稳健耐用设计便于电路设计人员使用。
该器件在高达 100pF 的容性负载条件下单位增益稳定
并集成了 RFI/EMI 抑制滤波器，在过驱条件下不会出
现反相而且具有高静电放电 (ESD) 保护功能（4kV 人
体模型 (HBM)）。
1
•
•
•
•
•
•
•
•
•
•
•
面向成本敏感型系统的精密放大器
低 IQ：每通道 65µA
宽电源电压：1.8V 至 5.5V
低噪声：1kHz 时为 26nV/√Hz
增益带宽：1MHz
此类器件经过优化，适合在低至 1.8V (±0.9V) 和高达
5.5V (±2.75V) 的低压下工作，且额定扩展工作温度范
围为
轨到轨输入/输出
低输入偏置电流：1pA
低失调电压：0.75mV
单位增益稳定
–40°C 至 +125°C。
单通道 TLV313 器件采用。。双通道 TLV2313 器件采
用小外形尺寸集成电路 (SOIC)-8 和超薄小外形尺寸
(VSSOP)-8 封装，四通道 TLV4313 器件采用薄型小外
形尺寸 (TSSOP)-14 封装。
内部射频干扰 (RFI)/电磁干扰 (EMI) 滤波器
工作温度范围：
-40°C 至 +125°C
2 应用范围
器件信息(1)
•
•
•
•
•
医疗和保健
器件型号
TLV313
封装
SC70 (5)
封装尺寸（标称值）
2.00mm × 1.25mm
4.90mm × 3.91mm
3.00mm × 3.00mm
5.00mm × 4.40mm
健身和可穿戴电子产品
公用事业仪表计量（热量、水、能源）
楼宇自动化设备
SOIC (8)
TLV2313
TLV4313
VSSOP (8)
TSSOP (14)
点钞机
(1) 如需了解所有可用封装，请参阅数据表末尾的可订购产品附
录。
3 说明
TLV313 系列单通道、双通道和四通道运算放大器集低
功耗与良好的性能于一体。这使得它们非常适用于各种
应用，如可穿戴设备、公共事业计量、楼宇自动化、点
钞机 。该系列 具有 轨到轨输入和输出 (RRIO) 摆幅、
低静态电流（典型值：65μA）、高带宽 (1MHz) 以及
超低噪声（1kHz 时为 26nV/√Hz）等特性，因此对于
需要在成本与性能间实现良好平衡的各类电池供电 应
用 而言非常具有吸引力。此外，该系列器件具有低输
入偏置电流，因此适合用于 源阻抗高达兆欧级 的应
用。
CMRR 和 PSRR 与温度间的关系
110
105
PSRR
100
95
90
CMRR
85
80
75
70
65
60
-50
-25
0
25
50
75
100
125
C001
Temperature (oC)
1
本文档旨在为方便起见，提供有关 TI 产品中文版本的信息，以确认产品的概要。 有关适用的官方英文版本的最新信息，请访问 www.ti.com，其内容始终优先。 TI 不保证翻译的准确
性和有效性。 在实际设计之前，请务必参考最新版本的英文版本。
English Data Sheet: SBOS753
TLV313, TLV2313, TLV4313
ZHCSF45B –JUNE 2016–REVISED FEBRUARY 2017
www.ti.com.cn
目录
8.3 特性 说明................................................................. 17
8.4 器件功能模式........................................................... 18
应用和实现............................................................. 19
9.1 应用信息.................................................................. 19
9.2 典型应用 ................................................................. 19
9.3 系统示例 ................................................................. 20
1
2
3
4
5
6
7
特性.......................................................................... 1
应用范围................................................................... 1
说明.......................................................................... 1
修订历史记录 ........................................................... 2
器件比较表............................................................... 3
引脚配置和功能........................................................ 3
规格.......................................................................... 6
7.1 绝对最大额定值......................................................... 6
7.2 ESD 额定值............................................................... 6
7.3 建议运行条件............................................................. 6
7.4 热性能信息：TLV313................................................ 7
7.5 热性能信息：TLV2313 .............................................. 7
7.6 热性能信息：TLV4313 .............................................. 7
7.7 电气特性：5.5V......................................................... 8
7.8 电气特性：1.8V....................................................... 10
7.9 典型特性：图形列表................................................ 12
7.10 典型特性................................................................ 13
详细 说明................................................................ 16
8.1 概要......................................................................... 16
8.2 功能框图.................................................................. 16
9
10 电源建议................................................................ 21
10.1 输入和 ESD 保护................................................... 21
11 布局 ....................................................................... 22
11.1 布局指南................................................................ 22
11.2 布局示例................................................................ 22
12 器件和文档支持 ..................................................... 23
12.1 文档支持................................................................ 23
12.2 接收文档更新通知 ................................................. 23
12.3 相关链接................................................................ 23
12.4 社区资源................................................................ 23
12.5 商标....................................................................... 23
12.6 静电放电警告......................................................... 23
12.7 术语表 ................................................................... 23
13 机械、封装和可订购信息....................................... 23
8
4 修订历史记录
注：之前版本的页码可能与当前版本有所不同。
Changes from Revision A (June 2016) to Revision B
Page
•
Changed DCK 封装的引脚分配 .............................................................................................................................................. 3
Changes from Original (June 2016) to Revision A
Page
•
•
•
已更改 产品状态“产品预览”至“量产数据” ............................................................................................................................... 1
已更改 相关文档部分的格式.................................................................................................................................................. 23
已更改 接收文档更新通知部分的措辞 ................................................................................................................................... 23
2
Copyright © 2016–2017, Texas Instruments Incorporated
TLV313, TLV2313, TLV4313
www.ti.com.cn
ZHCSF45B –JUNE 2016–REVISED FEBRUARY 2017
5 器件比较表
封装引线
通道
数
器件
SC70
5
TLV313
TLV2313
TLV4313
1
2
4
—
—
6 引脚配置和功能
DCK 封装
5 引脚 SC70
俯视图
+IN
Vœ
1
2
3
5
4
V+
œIN
OUT
Not to scale
引脚功能：TLV313
引脚
I/O
说明
名称
+IN
–IN
OUT
V–
编号
1
3
4
2
5
I
同相输入
反相输入
输出
I
O
—
—
负电源（最低）
正电源（最高）
V+
Copyright © 2016–2017, Texas Instruments Incorporated
3
TLV313, TLV2313, TLV4313
ZHCSF45B –JUNE 2016–REVISED FEBRUARY 2017
www.ti.com.cn
D，DGK 封装
8 引脚 SOIC，8 引脚 VSSOP
TLV2313 顶视图
OUT_A
1
2
3
4
8
7
6
5
V+
œIN_A
+IN_A
Vœ
OUT_B
œIN_B
+IN_B
Not to scale
引脚功能：TLV2313
引脚
I/O
说明
DGK
(VSSOP)
名称
D (SOIC)
V–
4
8
1
7
2
3
6
5
4
8
1
7
2
3
6
5
—
—
O
O
I
负电源（最低）
正电源（最高）
输出，通道 A
V+
OUT A
OUT B
–IN A
+IN A
–IN B
+IN B
输出，通道 B
反相输入，通道 A
同相输入，通道 A
反相输入，通道 B
同相输入，通道 B
I
I
I
4
Copyright © 2016–2017, Texas Instruments Incorporated
TLV313, TLV2313, TLV4313
www.ti.com.cn
ZHCSF45B –JUNE 2016–REVISED FEBRUARY 2017
PW 封装
14 引脚 TSSOP
TLV4313 顶视图
OUT_A
œIN_A
+IN_A
V+
1
2
3
4
5
6
7
14
13
12
11
10
9
OUT_D
œIN_D
+IN_D
Vœ
+IN_B
œIN_B
OUT_B
+IN_C
œIN_C
OUT_C
8
Not to scale
引脚功能：TLV4313
引脚
I/O
说明
名称
PW (TSSOP)
V–
11
4
—
—
O
O
O
O
I
负电源（最低）
正电源（最高）
输出，通道 A
V+
OUT A
OUT B
OUT C
OUT D
–IN A
+IN A
–IN B
+IN B
–IN C
+IN C
–IN D
+IN D
1
7
输出，通道 B
8
输出，通道 C
14
2
输出，通道 D
反相输入，通道 A
同相输入，通道 A
反相输入，通道 B
同相输入，通道 B
反相输入，通道 C
同相输入，通道 C
反相输入，通道 D
同相输入，通道 D
3
I
6
I
5
I
9
I
10
13
12
I
I
I
Copyright © 2016–2017, Texas Instruments Incorporated
5
TLV313, TLV2313, TLV4313
ZHCSF45B –JUNE 2016–REVISED FEBRUARY 2017
www.ti.com.cn
7 规格
7.1 绝对最大额定值
在自然通风温度范围内测得（除非另有说明）(1)
最小值
最大值
单位
V
电源电压
信号输入端(2)
7
(V+) + 0.5
10
电压
(V−) − (0.5)
V
信号输入端子(2)
输出短路(3)
-10
mA
电流
持续
工作温度，TA
–40
–65
150
150
150
°C
°C
°C
温度
结温，TJ
贮存温度，Tstg
(1) 应力超出绝对最大额定值下所列的值可能会对器件造成永久损坏。这些列出的值仅仅是极端条件下的应力额定值，这并不表示器件在这些
条件下以及在建议运行条件以外的任何其他条件下能够正常运行。长时间处于绝对最大额定条件下可能会影响器件的可靠性。
(2) 输入引脚被二极管钳制至电源轨。摆幅超过电源轨 0.5V 的输入信号的电流必须限制在 10mA 或者更少。
(3) 对地短路，每个封装对应一个放大器。
7.2 ESD 额定值
值
单位
人体放电模型 (HBM)，符合 ANSI/ESDA/JEDEC JS-001(1)
充电器件模型 (CDM)，符合 JEDEC 规范 JESD22-C101(2)
±4000
±1000
V(ESD)
静电放电
V
(1) JEDEC 文档 JEP155 指出：500V HBM 时能够在标准 ESD 控制流程下安全生产。
(2) JEDEC 文档 JEP157 指出：250V CDM 时能够在标准 ESD 控制流程下安全生产。
7.3 建议运行条件
在自然通风温度范围内测得（除非另有说明）
最小值
1.8
最大值
5.5
单位
VS
TA
电源电压
V
额定温度范围
–40
125
°C
6
Copyright © 2016–2017, Texas Instruments Incorporated
TLV313, TLV2313, TLV4313
www.ti.com.cn
ZHCSF45B –JUNE 2016–REVISED FEBRUARY 2017
7.4 热性能信息：TLV313
TLV313
热指标(1)
DCK (SC70)
5 引脚
281.4
91.6
单位
RθJA
结至环境热阻
°C/W
°C/W
°C/W
°C/W
°C/W
°C/W
RθJC(top)
RθJB
结至外壳（顶部）热阻
结至电路板热阻
59.6
ψJT
结至顶部特征参数
结至电路板特征参数
结至外壳（底部）热阻
1.5
ψJB
58.8
RθJC(bot)
不适用
(1) 有关传统和新热指标的更多信息，请参阅应用报告《半导体和 IC 封装热指标》。
7.5 热性能信息：TLV2313
TLV2313
热指标(1)
D (SOIC)
8 引脚
138.4
89.5
DGK (VSSOP)
8 引脚
191.2
单位
RθJA
结至环境热阻
°C/W
°C/W
°C/W
°C/W
°C/W
°C/W
RθJC(top)
RθJB
结至外壳（顶部）热阻
结至电路板热阻
61.9
78.6
111.9
ψJT
结至顶部特征参数
结至电路板特征参数
结至外壳（底部）热阻
29.9
5.1
ψJB
78.1
110.2
RθJC(bot)
不适用
不适用
(1) 有关传统和新热指标的更多信息，请参阅应用报告《半导体和 IC 封装热指标》。
7.6 热性能信息：TLV4313
TLV4313
PW (TSSOP)
14 引脚
121.0
热指标(1)
单位
RθJA
结至环境热阻
°C/W
°C/W
°C/W
°C/W
°C/W
°C/W
RθJC(top)
RθJB
结至外壳（顶部）热阻
结至电路板热阻
49.4
62.8
ψJT
结至顶部特征参数
结至电路板特征参数
结至外壳（底部）热阻
5.9
ψJB
62.2
RθJC(bot)
不适用
(1) 有关传统和新热指标的更多信息，请参阅应用报告《半导体和 IC 封装热指标》。
Copyright © 2016–2017, Texas Instruments Incorporated
7
TLV313, TLV2313, TLV4313
ZHCSF45B –JUNE 2016–REVISED FEBRUARY 2017
www.ti.com.cn
7.7 电气特性：5.5V
TA = 25°C，RL = 10kΩ（连接至 VS / 2），且 VCM = VOUT = VS / 2（除非另有说明）(1)
参数
测试条件
最小值
典型值
最大值
单位
失调电压
VOS
输入失调电压
0.75
2
3
mV
μV/°C
dB
dVOS/dT
PSRR
输入偏移电压与温度间的关系
电源抑制比
TA = –40°C 至 125°C
74
(V-)-0.2
64
90
输入电压范围
VCM
共模电压范围
共模抑制比
无相位反向，轨到轨输入
(V+)+0.2
V
(V–) – 0.2V < VCM < (V+) – 1.3V
85
80
dB
dB
CMRR
VCM = –0.2V 至 5.7V
输入偏置电流
IB
输入偏置电流
输入失调电流
±1
±1
pA
pA
IOS
噪声
输入电压噪声（峰峰值）
输入电压噪声密度
f=0.1Hz 至 10Hz
f=10kHz
6
22
26
5
μVPP
nV/√Hz
nV/√Hz
fA/√Hz
en
f = 1kHz
in
输入电流噪声密度
f=1kHz
输入电容
差分电压
共模
1
5
pF
pF
CIN
开环增益
0.05V < VO < (V+) – 0.05V
RL = 100kΩ
104
dB
AOL
开环电压增益
相位裕量
0.3V < VO < (V+) – 0.3V
RL = 2kΩ
100
110
65
dB
°
VS = 5V，G = 1
(1) 除非另外注明，否则具有规格上限或下限的参数都在 25ºC 下经过 100% 生产检测。过热限值基于特性和统计分析。
8
Copyright © 2016–2017, Texas Instruments Incorporated
TLV313, TLV2313, TLV4313
www.ti.com.cn
ZHCSF45B –JUNE 2016–REVISED FEBRUARY 2017
电气特性：5.5V (continued)
TA = 25°C，RL = 10kΩ（连接至 VS / 2），且 VCM = VOUT = VS / 2（除非另有说明）(1)
参数
测试条件
最小值
典型值
最大值
单位
频率响应
GBW
SR
增益带宽积
VS = 5V，CL = 10pF
VS = 5V，G = 1
1
0.5
6
MHz
V/μs
μs
压摆率
tS
建立时间
过载恢复时间
精度达到 0.01%，VS = 5V，2V 阶跃，G = 1
VS = 5V，VIN × 增益 > VS
3
μs
输出
RL = 100kΩ(2)
RL = 2kΩ(2)
5
75
20
mV
mV
mA
Ω
VO
相对于电源轨的电压输出摆幅
100
ISC
RO
电源
VS
短路电流
±15
2300
开环输出阻抗
额定电压范围
1.8 (±0.9)
5.5 (±2.75)
90
V
IQ
每个放大器的静态电流
加电时间
TA = –40°C 至 125°C，VS = 5V，IO = 0mA
VS=0V 至 5V，达到 90% IQ水平
65
10
µA
µs
(2) 由设计和特性指定；未经生产测试。
Copyright © 2016–2017, Texas Instruments Incorporated
9
TLV313, TLV2313, TLV4313
ZHCSF45B –JUNE 2016–REVISED FEBRUARY 2017
www.ti.com.cn
7.8 电气特性：1.8V
TA = 25°C，RL = 10kΩ（连接至 VS / 2），VCM = VS+ – 1.3V，且 VOUT = VS / 2（除非另有说明）(1)
参数
测试条件
最小值
典型值
最大值
单位
失调电压
VOS
输入失调电压
0.75
2
3
mV
μV/°C
dB
dVOS/dT
PSRR
输入偏移电压与温度间的关系
电源抑制比
TA = –40°C 至 125°C
74
90
输入电压范围
VCM
共模电压范围
共模抑制比
无相位反向，轨到轨输入
(V-)-0.2
(V+)+0.2
V
(VS–) – 0.2V < VCM < (VS+) – 1.3V
85
73
dB
dB
CMRR
VCM = –0.2V 至 1.8V
输入偏置电流
IB
输入偏置电流
输入失调电流
±1
±1
pA
pA
IOS
噪声
输入电压噪声（峰峰值）
输入电压噪声密度
f=0.1Hz 至 10Hz
f=10kHz
6
22
26
5
μVPP
nV/√Hz
nV/√Hz
fA/√Hz
en
f = 1kHz
in
输入电流噪声密度
f=1kHz
输入电容
差分电压
共模
1
5
pF
pF
CIN
开环增益
AOL
0.1V < VO < (V+) – 0.1V，RL = 10kΩ
110
110
dB
dB
开环电压增益
0.05V < VO < (V+) – 0.05V，RL = 100kΩ
(1) 除非另外注明，否则具有规格上限或下限的参数都在 25ºC 下经过 100% 生产检测。过热限值基于特性和统计分析。
10
Copyright © 2016–2017, Texas Instruments Incorporated
TLV313, TLV2313, TLV4313
www.ti.com.cn
ZHCSF45B –JUNE 2016–REVISED FEBRUARY 2017
电气特性：1.8V (continued)
TA = 25°C，RL = 10kΩ（连接至 VS / 2），VCM = VS+ – 1.3V，且 VOUT = VS / 2（除非另有说明）(1)
参数
测试条件
最小值
典型值
最大值
单位
频率响应
GBW
SR
增益带宽积
CL = 10pF
G = 1
0.9
MHz
压摆率
0.45
V/μs
输出
RL = 100kΩ(2)
RL = 2kΩ(2)
5
25
mV
mV
mA
Ω
VO
相对于电源轨的电压输出摆幅
ISC
RO
短路电流
±6
开环输出阻抗
2300
(2) 由设计和特性指定；未经生产测试。
版权 © 2016–2017, Texas Instruments Incorporated
11
TLV313, TLV2313, TLV4313
ZHCSF45B –JUNE 2016–REVISED FEBRUARY 2017
www.ti.com.cn
7.9 典型特性：图形列表
表 1. 图形列表
标题
图表
图 1
开环增益和相位与频率间的关系
静态电流与电源电压间的关系
图 2
失调电压产生分布
图 3
失调电压与共模电压间的关系（最大电源电压）
CMRR 和 PSRR 与频率间的关系 (RTI)
0.1Hz 至 10Hz 输入电压噪声 (5.5V)
输入电压噪声频谱密度与频率间的关系 (1.8V，5.5V)
输入偏置和失调电流与温度间的关系
开环输出阻抗与频率间的关系
图 4
图 5
图 6
图 7
图 8
图 9
最大输出电压与频率和电源电压间的关系
输出电压摆幅与输出电流间的关系（过热）
闭环增益与频率间的关系，G = 1、–1、10 (1.8V)
小信号阶跃响应，同相 (1.8V)
图 10
图 11
图 12
图 13
图 14
图 15
图 16
图 17
图 18
小信号阶跃响应，同相 (5.5V)
大信号阶跃响应，同相 (1.8V)
大信号阶跃响应，同相 (5.5V)
无相位反转
EMIRR IN+ 与频率间的关系
12
版权 © 2016–2017, Texas Instruments Incorporated
TLV313, TLV2313, TLV4313
www.ti.com.cn
ZHCSF45B –JUNE 2016–REVISED FEBRUARY 2017
7.10 典型特性
TA = 25°C，VS = 5V，RL = 10kΩ（连接至 VS / 2），且 VCM = VOUT = VS / 2（除非另有说明）
140
120
100
80
180
135
90
45
0
60
58
56
54
52
50
48
46
44
42
40
Gain
Phase
CL = 10 pF
60
40
20
CL = 100 pF
0
-20
1
10
100
1k
10k 100k 1M
10M 100M
1.5
2
2.5
3
3.5
4
4.5
5
5.5
6
Frequency (Hz)
C003
Supply Voltage (V)
图 1. 开环增益和相位与频率间的关系
图 2. 静态电流与电源电压间的关系
1500
9
8
7
6
5
4
3
2
1
0
1200
900
600
300
0
-300
-600
-900
-1200
-1500
0
0.5
1
1.5
2
2.5
3
3.5
4
4.5
5
5.5
Common-Mode Voltage (V)
Offset Voltage (mV)
C007
C005
典型单位，VS = 5.5V
图 3. 失调电压产生分布
图 4. 失调电压与共模电压间的关系
120
100
80
60
40
20
0
+PSRR
CMRR
-PSRR
Time (1 s/div)
10
100
1k
10k
100k
1M
C009
C011
Frequency (Hz)
图 5. CMRR 和 PSRR 与频率间的关系
图 6. 0.1Hz 至 10Hz 输入电压噪声
（以输入为参考）
版权 © 2016–2017, Texas Instruments Incorporated
13
TLV313, TLV2313, TLV4313
ZHCSF45B –JUNE 2016–REVISED FEBRUARY 2017
www.ti.com.cn
典型特性 (接下页)
TA = 25°C，VS = 5V，RL = 10kΩ（连接至 VS / 2），且 VCM = VOUT = VS / 2（除非另有说明）
1000
100
10
200
150
100
50
VS = 1.8 V
IBN
IBP
0
VS = 5.5 V
IOS
-50
-100
1
1
10
100
1k
10k
100k
C012
-50
-25
0
25
50
75
100
125
C014
Frequency (Hz)
Temperature (oC)
图 7. 输入电压噪声频谱密度与频率间的关系
图 8. 输入偏置和失调电流与温度间的关系
100k
6
5
4
3
2
1
0
VS = 5.5 V
VS = 1.8 V
VS = 1.8 V
10k
VS = 5.5 V
1000
1000
10k
100k
1M
1
10
100
1k
10k
100k
Frequency (Hz)
C016
Frequency (Hz)
C015
RL = 10kΩ
CL = 10pF
图 9. 开环输出阻抗与频率间的关系
图 10. 最大输出电压与频率和电源电压间的关系
3
40
20
0
G = +10 V/V
2
1
G = +1 V/V
o
o
-40 o
C
+125C
+25 C
0
-1
-2
-3
G = -1 V/V
-20
10
100
1k
10k
100k
1M
10M
100M
0
5
10
Output Current (mA)
15
20
Frequency (Hz)
C018
C017
VS = 1.8V
图 11. 输出电压摆幅与输出电流间的关系
图 12. 闭环增益与频率间的关系
（过热）
（最小供电电压）
14
版权 © 2016–2017, Texas Instruments Incorporated
TLV313, TLV2313, TLV4313
www.ti.com.cn
ZHCSF45B –JUNE 2016–REVISED FEBRUARY 2017
典型特性 (接下页)
TA = 25°C，VS = 5V，RL = 10kΩ（连接至 VS / 2），且 VCM = VOUT = VS / 2（除非另有说明）
CL = 100 pF
CL = 100 pF
VIN
VIN
CL = 10 pF
CL = 10 pF
Time (1 µs/div)
C004
Time (1 µs/div)
C023
G = 1V/V
VS = 1.8V
VCM = 0.5V
G = 1V/V
VS = 5.5V
RL = 10kΩ
RL = 10kΩ
图 13. 小信号脉冲响应
图 14. 小信号脉冲响应
（最小供电电压）
（最大供电电压）
VOUT
VOUT
VIN
VIN
Time (2.5 µs/div)
Time (2.5 µs/div)
C024
C025
G = 1V/V
VS = 1.8V
RL = 10kΩ
G = 1V/V
VS = 5.5V
RL = 10kΩ
图 15. 大信号脉冲响应
图 16. 大信号脉冲响应
（最小供电电压）
（最大供电电压）
120
100
80
60
40
20
0
VOUT
VIN
Time (125 µs/div)
10
100
1000
10000
Frequency (MHz)
C033
C028
PRF = –10dBm
VSUPPLY = 5V
VCM = 2.5V
图 18. EMIRR IN+ 与频率间的关系
图 17. 无相位反转
版权 © 2016–2017, Texas Instruments Incorporated
15
TLV313, TLV2313, TLV4313
ZHCSF45B –JUNE 2016–REVISED FEBRUARY 2017
www.ti.com.cn
8 详细 说明
8.1 概要
TLVx313 系列运算放大器是通用器件，适用于各种便携式、低成本 应用。此运算放大器具有轨至轨输入和输出摆
幅、低静态电流和宽动态范围的特点，非常适用于驱动采样模数转换器 (ADC) 和其他单电源 应用。
8.2 功能框图
V+
Reference
Current
VIN+
VIN–
VBIAS1
Class AB
Control
Circuitry
VO
VBIAS2
V–
(Ground)
Copyright © 2017, Texas Instruments Incorporated
16
版权 © 2016–2017, Texas Instruments Incorporated
TLV313, TLV2313, TLV4313
www.ti.com.cn
ZHCSF45B –JUNE 2016–REVISED FEBRUARY 2017
8.3 特性 说明
8.3.1 工作电压
TLV313 系列的额定工作电压范围是 1.8V 至 5.5V（±0.9V 至 ±2.75V），并在此范围内经过测试。典型特性 部分
中显示了随电源电压变化的参数。
8.3.2 轨至轨输入
TLV313 系列的输入共模电压范围在电源轨基础上向外扩展了 200mV。此性能由一个互补输入级实现：与 P 通道
差分对并联的 N 通道输入差分对，如功能框图 部分所示。当输入电压靠近正轨（通常为 (V+) – 1.3V 到高于正电源
电压 200mV）时，N 通道对有效；而当输入为低于负电源电压 200mV 到大约 (V+) – 1.3V 范围时，P 通道对打
开。在一个通常介于 (V+) – 1.4V 到 (V+) – 1.2V 的小转换区域内，两个对都打开。此 200mV 转换区域可能会随工
艺不同而变化高达 300mV。因此，此转换区域（两个级都打开）在低端上的范围介于 (V+) – 1.7V 至 (V+) – 1.5V
之间，在高端上的范围高达 (V+) – 1.1V 至 (V+) – 0.9V 之间。在此转换区域内，与器件在该区域外运行相
比，PSRR、CMRR、失调电压和 THD 可能会减小。
8.3.3 轨至轨输出
TLV313 器件设计为一种微功耗、低噪声运算放大器，可提供强大的输出驱动能力。它采用一个具有共源晶体管的
AB 类输出级来实现完全的轨至轨输出摆幅功能。对于高达 100kΩ 的电阻负载，无论施加的电源电压是多少，输出
摆幅通常在两个电源轨的 5mV 以内。不同的负载情况会改变放大器向靠近电源轨附近摆动的能力，如图 12 所示。
8.3.4 共模抑制比 (CMRR)
TLV313 器件的 CMRR 是以多种方式指定的，因此可为给定应用提供最佳匹配；请参阅电气特性。首先，给出了
低于转换区域 (VCM < (V+) – 1.3V) 的共模范围内的器件 CMRR。当应用需要使用差分输入对中的一个时，这个技
术规格是器件功能的最好指示。其次，指定了在（VCM = –0.2V 至 5.7V）时整个共模范围内的 CMRR。最后的这
个值包含转换区域内的变化，如 图 4所示。
8.3.5 容性负载和稳定性
TLV313 器件旨在用于 需要驱动 容性负载的应用。与所有运算放大器一样，在某些特定情况下，TLV313 器件可能
会变得不稳定。当确定放大器是否在运行中保持稳定时，需要考虑特定运算放大器电路配置、布局布线、增益和输
出负载等因素。相对于运行在较高噪声增益上的放大器，一个用单位增益 (+1V/V) 配置来驱动电容负载的的运算放
大器不稳定的可能性更大。与运算放大器输出电阻结合在一起的电容负载在反馈环路内生成一个使相位裕量降级的
极点。相位裕量的减小随着负载电容的增加而增加。在单位增益配置下运行时，TLV313 器件在纯容性负载达到大
约 1nF 时仍然保持稳定。某些电容器（CL 大于 1μF）的等效串联电阻 (ESR) 足以改变反馈环路内的相位特性，从
而使放大器保持稳定。增加放大器闭环增益使得放大器能够驱动更大的电容。当在更高电压增益上观察放大器的过
冲响应时，这个增加的驱动能力会十分明显。
版权 © 2016–2017, Texas Instruments Incorporated
17
TLV313, TLV2313, TLV4313
ZHCSF45B –JUNE 2016–REVISED FEBRUARY 2017
www.ti.com.cn
特性 说明 (接下页)
当放大器在单位增益配置下运行时，增大其电容负载驱动能力的一种方法就是插入一个小电阻器（一般为 10Ω 到
20Ω），使其与输出串联（如 图 19 中所示）。这个电阻器将大大减少与大电容负载相关的过冲和振铃。但这个方
法可能会带来一个问题，即增加的串联电阻和任一与容性负载并联的电阻会生成一个分压器。此分压器在输出上引
入一个减少输出摆幅的增益误差。
V+
RS
VOUT
Device
VIN
10 W to
20 W
RL
CL
图 19. 改进容性负载驱动
8.3.6 EMI 敏感性和输入滤波
各种运算放大器对于电磁干扰 (EMI) 的易感性会有所不同。如果传导 EMI 进入运算放大器，放大器输出中观察到
的直流失调电压在有 EMI 时可能偏离标称值。这个偏离是由于内部半导体结相关的信号校正引起的。虽然所有的运
算放大器引脚功能都可能受到 EMI 的影响，但是信号输入引脚可能是最易受影响的。TLV313 系列 整合了内部输
入低通滤波器，可降低放大器对 EMI 的响应。此滤波器提供共模和差模滤波。此滤波器支持大约 35MHz (–3dB)
的共模截止频率，具有每十倍频 20dB 的下降率。
德州仪器 (TI) 已经开发出在 10MHz 至 6GHz 宽频谱范围内准确测量和量化运算放大器抗扰度的功能。EMI 抑制比
(EMIRR) 度量可实现运算放大器与 EMI 抗扰度的直接比较。图 18 显示了对 TLV313 系列执行此测试的结果。如需
详细信息，请参阅《运算放大器的 EMI 抑制比》，下载地址为 www.ti.com.cn。
8.4 器件功能模式
TLV313 器件具有单功能模式。只要电源电压在 1.8V (±0.9V) 与 5.5V (±2.75V) 之间，这些器件就处于通电状态。
18
版权 © 2016–2017, Texas Instruments Incorporated
TLV313, TLV2313, TLV4313
www.ti.com.cn
ZHCSF45B –JUNE 2016–REVISED FEBRUARY 2017
9 应用和实现
注
以下应用部分中的 信息 不属于 TI 组件规格的范围，TI 不担保其准确性和完整性。TI 的客
户应负责确定组件是否适用于其应用。客户应验证并测试其设计实现，以确认系统功能。
9.1 应用信息
TLVx313 系列器件是专门为便携式应用而设计的低功耗、轨至轨输入和输出运算 放大器。这些器件的工作电压范
围为 1.8V 至 5.5V，具有单位增益稳定特性，并且适用于各种通用 应用。AB 类输出级能够驱动连接至 V+ 和接地
间任一点的小于或等于 10kΩ 的负载。输入共模电压范围包括两个电源轨，并支持将 TLV313 系列用于几乎任何单
电源应用。
9.2 典型应用
运算放大器的典型应用是反相放大器（如 图 20 中所示）。反相放大器在输入端采用正电压，然后输出与输入端反
相的信号，生成相同幅度的负电压。这种放大器还以相同方式使负输入电压在输出端变为正电压。此外，通过选择
输入电阻器 (RI) 和反馈电阻器 (RF)，可以增加放大效果。
RF
VSUP+
RI
VOUT
+
VIN
VSUPœ
Copyright © 2016, Texas Instruments Incorporated
图 20. 应用电路原理图
9.2.1 设计要求
选择的电源电压必须大于输入电压范围和期望输出范围。还必须考虑输入共模范围的限值 (VCM) 以及相对于电源轨
的输出电压摆幅 (VO)。例如，此应用将 ±0.5V (1V) 的信号扩展到 ±1.8V (3.6V)。将电源设置在 ±2.5V 就足以适应
此应用。
9.2.2 详细设计流程
使用 公式 1 和 公式 2 来确定反相放大器需要的增益：
VOUT
AV
=
V
IN
(1)
(2)
1.8
AV
=
= -3.6
-0.5
版权 © 2016–2017, Texas Instruments Incorporated
19
TLV313, TLV2313, TLV4313
ZHCSF45B –JUNE 2016–REVISED FEBRUARY 2017
www.ti.com.cn
典型应用 (接下页)
确定所需增益后，请选择 RI 或 RF 的值。由于放大器电路使用毫安范围的电流，因此通用 应用 需要选择千欧姆范
围的值。此毫安电流范围确保了该器件不会消耗过多电流。需要权衡的一点是，极大的电阻器（十万欧姆级别）消
耗的电流最小，但生成的噪声最大。小电阻器（百欧姆级别）生成的噪声小，但消耗电流大。此示例使用的 RI
10kΩ，这意味着对 RF 使用的值为 36kΩ。这些值是通过 公式 3 确定的：
为
RF
AV = -
RI
(3)
9.2.3 应用曲线
2
Input
Output
1.5
1
0.5
0
-0.5
-1
-1.5
-2
Time
图 21. 反相放大器输入和输出
9.3 系统示例
当接收到低电平信号时，经常需要限制即将进入系统的信号的带宽。建立这个受限带宽的最简单的方法是在放大器
的同相端子上放置一个 RC 滤波器，如 图 22 中所示。
RG
RF
R1
VOUT
VIN
C1
1
2pR1C1
f
=
-3 dB
VOUT
VIN
RF
1
1 + sR1C1
=
1 +
(
(
RG
图 22. 单极点低通滤波器
20
版权 © 2016–2017, Texas Instruments Incorporated
TLV313, TLV2313, TLV4313
www.ti.com.cn
ZHCSF45B –JUNE 2016–REVISED FEBRUARY 2017
系统示例 (接下页)
如果需要更多的衰减，需要多个极点滤波器。对于此任务，可使用 Sallen-Key 滤波器，如图 23 中所示。为了获得
最佳结果，放大器的带宽必须是滤波器频率带宽的 8 到 10 倍。不遵守这一准则可能导致放大器出现相移。
C1
R1 = R2 = R
C1 = C2 = C
R1
R2
Q = Peaking factor
(Butterworth Q = 0.707)
VIN
VOUT
C2
1
2pRC
f
=
-3 dB
RF
RF
RG
=
1
2 -
RG
(
(
Q
图 23. 两极低通 Sallen-Key 滤波器
10 电源建议
TLVx313 系列的额定工作电压范围是 1.8V 至 5.5V（±0.9V 至 ±2.75V）；许多规格在 –40°C 至 +125°C 的温度下
适用。典型特性 部分提供的参数可能随工作电压或温度的不同出现显著变化。
CAUTION
电源电压大于 7V 可能对器件造成永久损坏（请参阅绝对最大额定值 表）。
将 0.1μF 旁路电容器置于电源引脚附近，提供低阻态回路降低电源从噪声源等耦合来的噪声。有关旁路电容放置位
置的详细信息，请参见布局指南部分。
10.1 输入和 ESD 保护
TLVx313 系列在所有引脚上均整合了内部静电放电 (ESD) 保护电路。就输入和输出引脚而言，这种保护主要包括
输入引脚和电源引脚之间连接的导流二极管。只要电流如绝对最大额定值 中所述限制为 10mA，这些 ESD 保护二
极管还能提供电路内的输入过驱保护。图 24 显示了如何通过将串联输入电阻器添加到被驱动的输入端来限制输入
电流。添加的电阻器会增加放大器输入端的热噪声；在对噪声敏感的 应用中，该值必须保持在最低水平。
V+
IOVERLOAD
10-mA max
VOUT
Device
VIN
5 kW
图 24. 输入电流保护
版权 © 2016–2017, Texas Instruments Incorporated
21
TLV313, TLV2313, TLV4313
ZHCSF45B –JUNE 2016–REVISED FEBRUARY 2017
www.ti.com.cn
11 布局
11.1 布局指南
为了实现器件的最佳运行性能，应使用良好的印刷电路板 (PCB) 布局规范，包括：
•
噪声可通过电路电源引脚以及运算放大器传入模拟电路。通过使用旁路电容器提供模拟电路的本地低阻抗电
源，可减少耦合噪声。
–
在每个电源引脚和接地端之间连接低 ESR 0.1µF 陶瓷旁路电容器，放置位置尽量靠近器件。从 V+ 到接
地端的单个旁路电容器适用于单通道电源 应用。
•
将电路的模拟和数字部分单独接地是最简单和最有效的噪声抑制方法之一。多层 PCB 中通常将一层或多层
专门作为接地层。接地平面有助于散热和降低 EMI 噪声拾取。请小心地对数字接地和模拟接地进行物理隔
离，同时应注意接地电流。有关更多详细信息，请参阅《电路板布局技巧》。
•
•
为了减少寄生耦合，请让输入走线尽可能远离电源或输出走线。如果这些走线不能保持分离状态，让敏感走
线与有噪声的走线垂直相交要比平行相交好得多。
外部组件的位置应尽量靠近器件。请让 RF 和 RG 接近反相输入，以便最大限度减小寄生电容（如图 25 中
所示）。
•
•
尽可能缩短输入走线。切记，输入走线是电路中最敏感的部分。
考虑在关键走线周围设定驱动型低阻抗保护环。这样可显著减少附近不同电势下的走线所产生的泄漏电流。
11.2 布局示例
Run the input traces
as far away from
the supply lines
as possible.
VS+
VIN
VSœ
+IN
V+
Use a low-ESR,
ceramic bypass
capacitor.
Vœ
Use a low-ESR,
ceramic bypass
capacitor.
GND
RG
OUT
œIN
VOUT
GND
RF
Place components
close to the device and
to each other to reduce
parasitic errors.
Copyright © 2017, Texas Instruments Incorporated
图 25. 同相配置的运算放大器电路板布局
VIN
+
VOUT
RG
RF
图 26. 图 25 的原理图表示
22
版权 © 2016–2017, Texas Instruments Incorporated
TLV313, TLV2313, TLV4313
www.ti.com.cn
ZHCSF45B –JUNE 2016–REVISED FEBRUARY 2017
12 器件和文档支持
12.1 文档支持
12.1.1 相关文档
请参阅如下相关文档：
•
•
《运算放大器的电磁干扰 (EMI) 抑制比》
《电路板布局布线技巧》
12.2 接收文档更新通知
要接收文档更新通知，请导航至 TI.com.cn 上的器件产品文件夹。单击右上角的通知我 进行注册，即可每周接收产
品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。
12.3 相关链接
表 2 列出了快速访问链接。类别包括技术文档、支持与社区资源、工具和软件，以及申请样片或购买产品的快速链
接。
表 2. 相关链接
器件
产品文件夹
请单击此处
请单击此处
请单击此处
立即订购
请单击此处
请单击此处
请单击此处
技术文档
请单击此处
请单击此处
请单击此处
工具与软件
请单击此处
请单击此处
请单击此处
支持和社区
请单击此处
请单击此处
请单击此处
TLV313
TLV2313
TLV4313
12.4 社区资源
下列链接提供到 TI 社区资源的连接。链接的内容由各个分销商“按照原样”提供。这些内容并不构成 TI 技术规范，
并且不一定反映 TI 的观点；请参阅 TI 的 《使用条款》。
TI E2E™ 在线社区 TI 的工程师对工程师 (E2E) 社区。此社区的创建目的在于促进工程师之间的协作。在
e2e.ti.com 中，您可以咨询问题、分享知识、拓展思路并与同行工程师一道帮助解决问题。
设计支持
TI 参考设计支持 可帮助您快速查找有帮助的 E2E 论坛、设计支持工具以及技术支持的联系信息。
12.5 商标
E2E is a trademark of Texas Instruments.
All other trademarks are the property of their respective owners.
12.6 静电放电警告
ESD 可能会损坏该集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理措施和安装程序 , 可
能会损坏集成电路。
ESD 的损坏小至导致微小的性能降级 , 大至整个器件故障。 精密的集成电路可能更容易受到损坏 , 这是因为非常细微的参数更改都可
能会导致器件与其发布的规格不相符。
12.7 术语表
SLYZ022 — TI 术语表。
这份术语表列出并解释术语、缩写和定义。
13 机械、封装和可订购信息
以下页面包含机械、封装和可订购信息。这些信息是指定器件的最新可用数据。数据如有变更，恕不另行通知，且
不会对此文档进行修订。如需获取此数据表的浏览器版本，请查阅左侧的导航栏。
版权 © 2016–2017, Texas Instruments Incorporated
23
PACKAGE OPTION ADDENDUM
www.ti.com
25-May-2023
PACKAGING INFORMATION
Orderable Device
Status Package Type Package Pins Package
Eco Plan
Lead finish/
Ball material
MSL Peak Temp
Op Temp (°C)
Device Marking
Samples
Drawing
Qty
(1)
(2)
(3)
(4/5)
(6)
TLV2313IDGKR
TLV2313IDGKT
TLV2313IDR
ACTIVE
ACTIVE
ACTIVE
ACTIVE
ACTIVE
ACTIVE
ACTIVE
ACTIVE
VSSOP
VSSOP
SOIC
DGK
DGK
D
8
8
2500 RoHS & Green
250 RoHS & Green
NIPDAUAG | SN
Level-2-260C-1 YEAR
Level-2-260C-1 YEAR
Level-2-260C-1 YEAR
Level-2-260C-1 YEAR
Level-2-260C-1 YEAR
Level-1-260C-UNLIM
Level-1-260C-UNLIM
Level-2-260C-1 YEAR
-40 to 125
-40 to 125
-40 to 125
-40 to 125
-40 to 125
-40 to 125
-40 to 125
-40 to 125
13AV
13AV
Samples
Samples
Samples
Samples
Samples
Samples
Samples
Samples
NIPDAUAG | SN
NIPDAU
8
2500 RoHS & Green
3000 RoHS & Green
V2313
15F2
TLV313IDBVR
TLV313IDBVT
TLV313IDCKR
TLV313IDCKT
TLV4313IPWR
SOT-23
SOT-23
SC70
DBV
DBV
DCK
DCK
PW
5
NIPDAU | SN
NIPDAU | SN
NIPDAU
5
250
3000 RoHS & Green
250 RoHS & Green
2000 RoHS & Green
RoHS & Green
15F2
5
14E
SC70
5
NIPDAU
14E
TSSOP
14
NIPDAU
TLV4313
(1) The marketing status values are defined as follows:
ACTIVE: Product device recommended for new designs.
LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.
NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.
PREVIEW: Device has been announced but is not in production. Samples may or may not be available.
OBSOLETE: TI has discontinued the production of the device.
(2) RoHS: TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance
do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may
reference these types of products as "Pb-Free".
RoHS Exempt: TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.
Green: TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based
flame retardants must also meet the <=1000ppm threshold requirement.
(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.
(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.
(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuation
of the previous line and the two combined represent the entire Device Marking for that device.
Addendum-Page 1
PACKAGE OPTION ADDENDUM
www.ti.com
25-May-2023
(6)
Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two
lines if the finish value exceeds the maximum column width.
Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information
provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and
continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals.
TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.
In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.
OTHER QUALIFIED VERSIONS OF TLV2313, TLV313 :
Automotive : TLV2313-Q1, TLV313-Q1
•
NOTE: Qualified Version Definitions:
Automotive - Q100 devices qualified for high-reliability automotive applications targeting zero defects
•
Addendum-Page 2
PACKAGE MATERIALS INFORMATION
www.ti.com
9-Aug-2022
TAPE AND REEL INFORMATION
REEL DIMENSIONS
TAPE DIMENSIONS
K0
P1
W
B0
Reel
Diameter
Cavity
A0
A0 Dimension designed to accommodate the component width
B0 Dimension designed to accommodate the component length
K0 Dimension designed to accommodate the component thickness
Overall width of the carrier tape
W
P1 Pitch between successive cavity centers
Reel Width (W1)
QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE
Sprocket Holes
Q1 Q2
Q3 Q4
Q1 Q2
Q3 Q4
User Direction of Feed
Pocket Quadrants
*All dimensions are nominal
Device
Package Package Pins
Type Drawing
SPQ
Reel
Reel
A0
B0
K0
P1
W
Pin1
Diameter Width (mm) (mm) (mm) (mm) (mm) Quadrant
(mm) W1 (mm)
TLV2313IDGKR
TLV2313IDGKR
TLV2313IDGKT
TLV2313IDGKT
TLV2313IDR
VSSOP
VSSOP
VSSOP
VSSOP
SOIC
DGK
DGK
DGK
DGK
D
8
8
2500
2500
250
330.0
330.0
330.0
330.0
330.0
178.0
178.0
178.0
178.0
330.0
12.4
12.4
12.4
12.4
12.4
9.0
5.3
5.3
5.3
5.3
6.4
3.3
3.3
2.4
2.4
6.9
3.4
3.4
3.4
3.4
5.2
3.2
3.2
2.5
2.5
5.6
1.4
1.4
1.4
1.4
2.1
1.4
1.4
1.2
1.2
1.6
8.0
8.0
8.0
8.0
8.0
4.0
4.0
4.0
4.0
8.0
12.0
12.0
12.0
12.0
12.0
8.0
Q1
Q1
Q1
Q1
Q1
Q3
Q3
Q3
Q3
Q1
8
8
250
8
2500
3000
250
TLV313IDBVR
TLV313IDBVT
TLV313IDCKR
TLV313IDCKT
TLV4313IPWR
SOT-23
SOT-23
SC70
DBV
DBV
DCK
DCK
PW
5
5
9.0
8.0
5
3000
250
9.0
8.0
SC70
5
9.0
8.0
TSSOP
14
2000
12.4
12.0
Pack Materials-Page 1
PACKAGE MATERIALS INFORMATION
www.ti.com
9-Aug-2022
TAPE AND REEL BOX DIMENSIONS
Width (mm)
H
W
L
*All dimensions are nominal
Device
Package Type Package Drawing Pins
SPQ
Length (mm) Width (mm) Height (mm)
TLV2313IDGKR
TLV2313IDGKR
TLV2313IDGKT
TLV2313IDGKT
TLV2313IDR
VSSOP
VSSOP
VSSOP
VSSOP
SOIC
DGK
DGK
DGK
DGK
D
8
8
2500
2500
250
366.0
366.0
366.0
366.0
340.5
180.0
180.0
180.0
180.0
356.0
364.0
364.0
364.0
364.0
336.1
180.0
180.0
180.0
180.0
356.0
50.0
50.0
50.0
50.0
25.0
18.0
18.0
18.0
18.0
35.0
8
8
250
8
2500
3000
250
TLV313IDBVR
TLV313IDBVT
TLV313IDCKR
TLV313IDCKT
TLV4313IPWR
SOT-23
SOT-23
SC70
DBV
DBV
DCK
DCK
PW
5
5
5
3000
250
SC70
5
TSSOP
14
2000
Pack Materials-Page 2
PACKAGE OUTLINE
DBV0005A
SOT-23 - 1.45 mm max height
S
C
A
L
E
4
.
0
0
0
SMALL OUTLINE TRANSISTOR
C
3.0
2.6
0.1 C
1.75
1.45
1.45
0.90
B
A
PIN 1
INDEX AREA
1
2
5
(0.1)
2X 0.95
1.9
3.05
2.75
1.9
(0.15)
4
3
0.5
5X
0.3
0.15
0.00
(1.1)
TYP
0.2
C A B
NOTE 5
0.25
GAGE PLANE
0.22
0.08
TYP
8
0
TYP
0.6
0.3
TYP
SEATING PLANE
4214839/G 03/2023
NOTES:
1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing
per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Refernce JEDEC MO-178.
4. Body dimensions do not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not
exceed 0.25 mm per side.
5. Support pin may differ or may not be present.
www.ti.com
EXAMPLE BOARD LAYOUT
DBV0005A
SOT-23 - 1.45 mm max height
SMALL OUTLINE TRANSISTOR
PKG
5X (1.1)
1
5
5X (0.6)
SYMM
(1.9)
2
3
2X (0.95)
4
(R0.05) TYP
(2.6)
LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:15X
SOLDER MASK
OPENING
SOLDER MASK
OPENING
METAL UNDER
SOLDER MASK
METAL
EXPOSED METAL
EXPOSED METAL
0.07 MIN
ARROUND
0.07 MAX
ARROUND
NON SOLDER MASK
DEFINED
SOLDER MASK
DEFINED
(PREFERRED)
SOLDER MASK DETAILS
4214839/G 03/2023
NOTES: (continued)
6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
www.ti.com
EXAMPLE STENCIL DESIGN
DBV0005A
SOT-23 - 1.45 mm max height
SMALL OUTLINE TRANSISTOR
PKG
5X (1.1)
1
5
5X (0.6)
SYMM
(1.9)
2
3
2X(0.95)
4
(R0.05) TYP
(2.6)
SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:15X
4214839/G 03/2023
NOTES: (continued)
8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate
design recommendations.
9. Board assembly site may have different recommendations for stencil design.
www.ti.com
PACKAGE OUTLINE
D0008A
SOIC - 1.75 mm max height
SCALE 2.800
SMALL OUTLINE INTEGRATED CIRCUIT
C
SEATING PLANE
.228-.244 TYP
[5.80-6.19]
.004 [0.1] C
A
PIN 1 ID AREA
6X .050
[1.27]
8
1
2X
.189-.197
[4.81-5.00]
NOTE 3
.150
[3.81]
4X (0 -15 )
4
5
8X .012-.020
[0.31-0.51]
B
.150-.157
[3.81-3.98]
NOTE 4
.069 MAX
[1.75]
.010 [0.25]
C A B
.005-.010 TYP
[0.13-0.25]
4X (0 -15 )
SEE DETAIL A
.010
[0.25]
.004-.010
[0.11-0.25]
0 - 8
.016-.050
[0.41-1.27]
DETAIL A
TYPICAL
(.041)
[1.04]
4214825/C 02/2019
NOTES:
1. Linear dimensions are in inches [millimeters]. Dimensions in parenthesis are for reference only. Controlling dimensions are in inches.
Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not
exceed .006 [0.15] per side.
4. This dimension does not include interlead flash.
5. Reference JEDEC registration MS-012, variation AA.
www.ti.com
EXAMPLE BOARD LAYOUT
D0008A
SOIC - 1.75 mm max height
SMALL OUTLINE INTEGRATED CIRCUIT
8X (.061 )
[1.55]
SYMM
SEE
DETAILS
1
8
8X (.024)
[0.6]
SYMM
(R.002 ) TYP
[0.05]
5
4
6X (.050 )
[1.27]
(.213)
[5.4]
LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:8X
SOLDER MASK
OPENING
SOLDER MASK
OPENING
METAL UNDER
SOLDER MASK
METAL
EXPOSED
METAL
EXPOSED
METAL
.0028 MAX
[0.07]
.0028 MIN
[0.07]
ALL AROUND
ALL AROUND
SOLDER MASK
DEFINED
NON SOLDER MASK
DEFINED
SOLDER MASK DETAILS
4214825/C 02/2019
NOTES: (continued)
6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
www.ti.com
EXAMPLE STENCIL DESIGN
D0008A
SOIC - 1.75 mm max height
SMALL OUTLINE INTEGRATED CIRCUIT
8X (.061 )
[1.55]
SYMM
1
8
8X (.024)
[0.6]
SYMM
(R.002 ) TYP
[0.05]
5
4
6X (.050 )
[1.27]
(.213)
[5.4]
SOLDER PASTE EXAMPLE
BASED ON .005 INCH [0.125 MM] THICK STENCIL
SCALE:8X
4214825/C 02/2019
NOTES: (continued)
8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate
design recommendations.
9. Board assembly site may have different recommendations for stencil design.
www.ti.com
PACKAGE OUTLINE
DCK0005A
SOT - 1.1 max height
S
C
A
L
E
5
.
6
0
0
SMALL OUTLINE TRANSISTOR
C
2.4
1.8
0.1 C
1.4
1.1
B
1.1 MAX
A
PIN 1
INDEX AREA
1
2
5
NOTE 4
(0.15)
(0.1)
2X 0.65
1.3
2.15
1.85
1.3
4
3
0.33
5X
0.23
0.1
0.0
(0.9)
TYP
0.1
C A B
0.15
0.22
0.08
GAGE PLANE
TYP
0.46
0.26
8
0
TYP
TYP
SEATING PLANE
4214834/C 03/2023
NOTES:
1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing
per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Refernce JEDEC MO-203.
4. Support pin may differ or may not be present.
www.ti.com
EXAMPLE BOARD LAYOUT
DCK0005A
SOT - 1.1 max height
SMALL OUTLINE TRANSISTOR
PKG
5X (0.95)
1
5
5X (0.4)
SYMM
(1.3)
2
3
2X (0.65)
4
(R0.05) TYP
(2.2)
LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:18X
SOLDER MASK
OPENING
SOLDER MASK
OPENING
METAL UNDER
SOLDER MASK
METAL
EXPOSED METAL
EXPOSED METAL
0.07 MIN
ARROUND
0.07 MAX
ARROUND
NON SOLDER MASK
DEFINED
SOLDER MASK
DEFINED
(PREFERRED)
SOLDER MASK DETAILS
4214834/C 03/2023
NOTES: (continued)
4. Publication IPC-7351 may have alternate designs.
5. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
www.ti.com
EXAMPLE STENCIL DESIGN
DCK0005A
SOT - 1.1 max height
SMALL OUTLINE TRANSISTOR
PKG
5X (0.95)
1
5
5X (0.4)
SYMM
(1.3)
2
3
2X(0.65)
4
(R0.05) TYP
(2.2)
SOLDER PASTE EXAMPLE
BASED ON 0.125 THICK STENCIL
SCALE:18X
4214834/C 03/2023
NOTES: (continued)
6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate
design recommendations.
7. Board assembly site may have different recommendations for stencil design.
www.ti.com
重要声明和免责声明
TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，
不保证没有瑕疵且不做出任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担
保。
这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验
证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。
这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的应用。严禁对这些资源进行其他复制或展示。
您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成
本、损失和债务，TI 对此概不负责。
TI 提供的产品受 TI 的销售条款或 ti.com 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改
TI 针对 TI 产品发布的适用的担保或担保免责声明。
TI 反对并拒绝您可能提出的任何其他或不同的条款。IMPORTANT NOTICE
邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2023，德州仪器 (TI) 公司
相关型号：
TLV313IDCKT
Single, 5.5-V, 1-MHz, low quiescent current (65-μA), RRIO operational amplifier | DCK | 5 | -40 to 125
TI
TLV313QDCKRQ1
Automotive-grade, single, 5.5-V, 1-MHz, RRIO operational amplifier | DCK | 5 | -40 to 125
TI
TLV313QDCKTQ1
Automotive-grade, single, 5.5-V, 1-MHz, RRIO operational amplifier | DCK | 5 | -40 to 125
TI
TLV314IDBVR
Single, 5.5-V, 3-MHz, low quiescent current (65-μA), RRIO operational amplifier | DBV | 5 | -40 to 125
TI
TLV314IDBVT
Single, 5.5-V, 3-MHz, low quiescent current (65-μA), RRIO operational amplifier | DBV | 5 | -40 to 125
TI
TLV314IDCKR
Single, 5.5-V, 3-MHz, low quiescent current (65-μA), RRIO operational amplifier | DCK | 5 | -40 to 125
TI
TLV314IDCKT
Single, 5.5-V, 3-MHz, low quiescent current (65-μA), RRIO operational amplifier | DCK | 5 | -40 to 125
TI
TLV314QDBVRQ1
Automotive-grade, single, 5.5-V, 3-MHz, low quiescent current (65-μA), RRIO operational amplifier | DBV | 5 | -40 to 125
TI
TLV314QDBVTQ1
Automotive-grade, single, 5.5-V, 3-MHz, low quiescent current (65-μA), RRIO operational amplifier | DBV | 5 | -40 to 125
TI
©2020 ICPDF网 联系我们和版权申明