TMS320F28375SZWTT [TI]
具有 400MIPS、1xCPU、1xCLA、FPU、TMU、1024KB 闪存、EMIF、12 位 ADC 的 C2000™ 32 位 MCU | ZWT | 337 | -40 to 105;
| 型号： | TMS320F28375SZWTT |
| 厂家： | 
TEXAS INSTRUMENTS |
| 描述： | 具有 400MIPS、1xCPU、1xCLA、FPU、TMU、1024KB 闪存、EMIF、12 位 ADC 的 C2000™ 32 位 MCU | ZWT | 337 | -40 to 105 时钟 外围集成电路 装置 闪存 |
| 文件： | 总231页 (文件大小：6203K) |
| 中文： | 中文翻译 | 下载： | 下载PDF数据表文档文件 |
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
TMS320F2837xS 微控制器
– 两个多通道缓冲串行端口(McBSP)
– 四个串行通信接口(SCI/UART)（引脚可引导）
– 两个I2C 接口（引脚可引导）
• 模拟子系统
1 特性
• TMS320C28x 32 位CPU
– 200MHz
– 多达四个模数转换器(ADC)
• 16 位模式
– IEEE 754 单精度浮点单元(FPU)
– 三角函数加速器(TMU)
– Viterbi/复杂数学单元(VCU-II)
• 可编程控制律加速器(CLA)
– 每个为1.1MSPS（系统吞吐量高达
4.4MSPS）
– 差分输入
– 200MHz
– 多达12 个外部通道
• 12 位模式
– IEEE 754 单精度浮点指令
– 独立于主CPU 执行代码
• 片上存储器
– 每个为3.5MSPS（系统吞吐量高达
14MSPS）
– 单端输入
– 512KB (256KW) 或1MB (512KW) 闪存（ECC
保护）
– 132KB (66KW) 或164KB (82KW) RAM
（ECC 保护或奇偶校验保护）
– 支持第三方开发的双区安全
– 唯一识别号
– 多达24 个外部通道
• 每个ADC 上有一个采样保持(S/H) 电路
• ADC 转换的硬件集成后处理
– 饱和失调电压校准
– 设定点计算的误差
• 时钟和系统控制
– 具有中断功能的高电平、低电平和过零比
较
– 触发至采样延迟采集
– 两个内部零引脚10MHz 振荡器
– 片上晶体振荡器
– 窗口看门狗计时器模块
– 八个具有12 位数模转换器(DAC) 参考的窗口比
较器
– 三个12 位缓冲DAC 输出
• 增强型控制外设
– 丢失时钟检测电路
• 1.2V 内核、3.3V I/O 设计
• 系统外设
– 两个支持ASRAM 和SDRAM 的外部存储器接
口(EMIF)
– 具有增强特性的24 个PWM 通道
– 16 个高分辨率脉宽调制器(HRPWM) 通道
– 6 通道直接存储器存取(DMA) 控制器
– 多达169 个具有输入滤波功能的独立可编程、
多路复用通用输入/输出(GPIO) 引脚
– 扩展外设中断控制器(ePIE)
– 支持多个具有外部唤醒功能的低功耗模式(LPM)
• 通信外设
• 8 个PWM 模块的A、B 通道均具有高分辨率
• 死区支持（在标准分辨率和高分辨率上）
– 6 个增强型采集(eCAP) 模块
– 3 个增强型正交编码器脉冲(eQEP) 模块
– 8 个Δ-Σ滤波器模块(SDFM) 输入通道，每通
道有2 个并联滤波器
– USB 2.0 (MAC + PHY)
– 支持12 引脚3.3V 兼容通用并行端口(uPP) 接
口
– 两个控制器局域网(CAN) 模块（引脚可引导）
– 三个高速（高达50MHz）SPI 端口（引脚可引
导）
• 标准SDFM 数据滤波
• 比较器滤波器，用于在超出范围情况下进行
快速响应
• 可配置逻辑块(CLB)
– 增强现有外设功能
– 支持Position Manager （位置管理器）解决方
案
• 功能安全合规型
– 为功能安全应用而开发
– 提供的文档有助于使ISO 26262 系统设计符合
ASIL D、IEC 61508 SIL 3、IEC 60730 C 类和
UL 1998 2 类标准
– 硬件完整性高达ASIL B 和SIL 2 级
• 安全相关认证
本文档旨在为方便起见，提供有关TI 产品中文版本的信息，以确认产品的概要。有关适用的官方英文版本的最新信息，请访问
www.ti.com，其内容始终优先。TI 不保证翻译的准确性和有效性。在实际设计之前，请务必参考最新版本的英文版本。
English Data Sheet: SPRS881
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
– 通过TUV SUD 进行， ISO 26262 认证达到
ASIL B 级且IEC 61508 认证达到SIL 2 级
• 封装选项：
• 牵引逆变器电机控制
• HVAC 大型商用电机控制
• 自动分拣设备
• CNC 控制
– 无铅，绿色环保封装
– 337 焊球全新细间距球阵列(nFBGA) [后缀
ZWT]
• 交流充电（桩）站
• 直流充电（桩）站
• 电动汽车充电站电源模块
• 能量存储电源转换系统(PCS)
• 中央逆变器
– 176 引脚PowerPAD™ 热增强型低剖面四通道扁
平封装(HLQFP)
[PTP 后缀]
– 100 引脚PowerPAD 热增强型薄型四通道扁平
封装(HTQFP) [PZP 后缀]
• 温度选项：
• 太阳能电源优化器
• 串式逆变器
• 逆变器和电机控制
• 车载充电器(OBC) 和无线充电器
• 线性电机分段控制器
• 伺服驱动器控制模块
• 交流输入BLDC 电机驱动器
• 直流输入BLDC 电机驱动器
• 工业交流/直流电源
• 三相UPS
– T：–40°C 至105°C 结温
– S：–40°C 至125°C 结温
– Q： –40°C 至125°C 的自然通风下
（汽车应用的AEC Q100 合格认证）
2 应用
• 中/短程雷达
3 说明
C2000™ 32 位微控制器针对处理、感应和驱动进行了优化，以提高实时控制应用（如工业电机驱动器、光伏逆变
器和数字电源、电动汽车和运输、电机控制以及感应和信号处理）的闭环性能。C2000 系列包含高级性能 MCU
和入门级性能MCU。
TMS320F2837xS 是一款功能强大的 32 位浮点微控制器单元 (MCU)，专为工业电机驱动器、光伏逆变器和数字
电源、电动汽车和运输以及感应和信号处理等高级闭环控制应用而设计。为了加速应用开发，提供了适用于
C2000 MCU 的 DigitalPower 软件开发套件 (SDK) 和适用于 C2000™ MCU 的 MotorControl 软件开发套件
(SDK)。
实时控制子系统基于 TI 的 32 位 C28x 浮点 CPU，提供 200MHz 的信号处理性能。C28x CPU 的性能通过新型
TMU 加速器和 VCU 加速器得到了进一步提升，TMU 加速器能够快速执行变换和转矩环路计算中常见的三角运算
的算法；VCU 加速器能够缩短编码应用中常见的复杂数学运算的时间。
F2837xS 微控制器产品系列具有 CLA 实时控制协处理器。CLA 是一款独立的 32 位浮点处理器，运行速度与主
CPU 相同。该 CLA 对外设触发器作出响应，并与主 C28x CPU 同时执行代码。这种并行处理功能可以有效地将
实时控制系统的计算性能提高一倍。通过利用CLA 为时间关键型功能提供服务，主C28x CPU 可以自由地执行其
他任务，如通信和诊断。
TMS320F2837xS 支持高达 1MB (512KW) 且具有误差校正代码（ECC）的板载闪存以及高达 164KB (82KW) 的
SRAM。CPU 上还有两个128 位安全区用于代码保护。
F2837xS MCU 上还集成了高性能模拟和控制外设，以进一步实现系统整合。四个独立的 16 位 ADC 可准确、高
效地管理多个模拟信号，从而最终提高系统吞吐量。新型Σ-Δ滤波器模块(SDFM) 与Σ-Δ调制器配合使用可实
现隔离式电流并联测量。带有窗口比较器的比较器子系统 (CMPSS) 允许在超过或未满足电流限制条件的情况下对
功率级进行保护。其他模拟和控制外设包含DAC、PWM、eCAP、eQEP 以及其他外设。
EMIF、CAN 模块（符合 ISO 11898-1/CAN 2.0B 标准）等外设以及新型 uPP 接口扩展了 F2837xS 的连接性。
uPP 接口是 C2000™ MCU 的新功能，支持利用相似的 uPP 接口与 FPGA 或其他处理器实现高速并行连接。最
后，具有MAC 和PHY 的USB 2.0 端口使用户能够轻松地将通用串行总线(USB) 连接功能添加到其应用中。
如需了解C2000 MCU 的更多信息，请访问“C2000 概述”，网址为www.ti.com/c2000。
Copyright © 2022 Texas Instruments Incorporated
2
Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
器件信息
器件型号(1)
TMS320F28379SZWT
TMS320F28377SZWT
TMS320F28376SZWT
TMS320F28375SZWT
TMS320F28374SZWT
TMS320F28379SPTP
TMS320F28378SPTP
TMS320F28377SPTP
TMS320F28376SPTP
TMS320F28375SPTP
TMS320F28374SPTP
TMS320F28379SPZP
TMS320F28378SPZP
TMS320F28377SPZP
TMS320F28376SPZP
TMS320F28375SPZP
TMS320F28374SPZP
封装
封装尺寸
nFBGA (337)
nFBGA (337)
nFBGA (337)
nFBGA (337)
nFBGA (337)
HLQFP (176)
HLQFP (176)
HLQFP (176)
HLQFP (176)
HLQFP (176)
HLQFP (176)
HTQFP (100)
HTQFP (100)
HTQFP (100)
HTQFP (100)
HTQFP (100)
HTQFP (100)
16.0mm × 16.0mm
16.0mm × 16.0mm
16.0mm × 16.0mm
16.0mm × 16.0mm
16.0mm × 16.0mm
24.0mm × 24.0mm
24.0mm × 24.0mm
24.0mm × 24.0mm
24.0mm × 24.0mm
24.0mm × 24.0mm
24.0mm × 24.0mm
14.0mm × 14.0mm
14.0mm × 14.0mm
14.0mm × 14.0mm
14.0mm × 14.0mm
14.0mm × 14.0mm
14.0mm × 14.0mm
(1) 有关这些器件的更多信息，请参阅机械、封装和可订购信息。
功能方框图
图4-1 显示了CPU 系统及相关外设。
MEMCPU1
Low-Power
Mode Control
CPU1.CLA1 to CPU1
128x16 MSG RAM
GPIO MUX
INTOSC1
C28 CPU-1
CPU1.CLA1
User-Configurable
DCSM
OTP
CPU1 to CPU1.CLA1
128x16 MSG RAM
PSWD
FPU
VCU-II
TMU
Dual
Code
Security
Module
+
Emulation
Code
Security
Logic
(ECSL)
1K x 16
Watchdog
Flash Bank 0
256K x 16
Secure
Flash Bank 1
256K x 16
Secure
CPU1 Local Shared
6x 2Kx16
LS0-LS5 RAMs
Secure Memories
shown in Red
PUMP
CPU1.D0 RAM 2Kx16
CPU1.D1 RAM 2Kx16
Flash Wrapper for
Bank 0
Flash Wrapper for
Bank 1
Main PLL
INTOSC2
WD Timer
NMI-WDT
External Crystal or
Oscillator
CPU Timer 0
CPU Timer 1
CPU Timer 2
CPU1.M0 RAM 1Kx16
CPU1.M1 RAM 1Kx16
A5:0
B5:0
C5:2
D5:0
16-/12-bit ADC
x4
A
B
C
D
Aux PLL
Global Shared
16x 4Kx16
GS0-GS15 RAMs
ePIE
(up to 192
AUXCLKIN
ADC
Result
Regs
Secure-ROM 32Kx16
Secure
Analog
MUX
interrupts)
TRST
Config
Boot-ROM 32Kx16
Nonsecure
TCK
TDI
JTAG
ADCIN14
ADCIN15
Data Bus
Bridge
TMS
TDO
CPU1.CLA1 Data ROM
(4Kx16)
CPU1.DMA
Comparator
Subsystem
(CMPSS)
DAC
x3
CPU1 Buses
Data Bus
Bridge
Data Bus
Bridge
Data Bus
Bridge
Data Bus
Bridge
Data Bus
Bridge
Peripheral Frame 1
Data Bus Bridge
Peripheral Frame 2
McBSP-A/B
SCI-
USB
Ctrl /
PHY
SPI-
A/B/C
(16L FIFO)
ePWM-1/../12
HRPWM-1/../8
CAN-
A/B
(32-MBOX)
RAM
I2C-A/B
A/B/C/D
(16L FIFO)
(16L FIFO)
eCAP-
1/../6
eQEP-1/2/3
SDFM-1/2
uPP
EMIF1
EMIF2
GPIO
GPIO MUX, Input X-BAR, Output X-BAR
图4-1. 功能方框图
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
3
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
内容
1 特性................................................................................... 1
2 应用................................................................................... 2
3 说明................................................................................... 2
4 修订历史记录.....................................................................4
5 器件比较............................................................................ 5
5.1 相关产品......................................................................7
6 终端配置和功能................................................................. 8
6.1 引脚图......................................................................... 8
6.2 信号说明....................................................................15
6.3 带有内部上拉和下拉的引脚.......................................40
6.4 引脚多路复用............................................................ 41
6.5 未使用引脚的连接..................................................... 48
7 规格................................................................................. 49
7.1 绝对最大额定值.........................................................49
7.2 ESD 等级- 商用........................................................50
7.3 ESD 等级- 汽车........................................................50
7.4 建议工作条件............................................................ 51
7.5 功耗摘要....................................................................52
7.6 电气特征....................................................................56
7.7 热阻特征....................................................................57
7.8 散热设计注意事项..................................................... 58
7.9 系统...........................................................................59
7.10 模拟外设..................................................................94
7.11 控制外设................................................................124
7.12 通信外设................................................................143
8 详细说明........................................................................ 176
8.1 概述.........................................................................176
8.2 功能方框图..............................................................176
8.3 存储器..................................................................... 178
8.4 识别.........................................................................189
8.5 总线架构- 外设连接................................................190
8.6 C28x 处理器............................................................190
8.7 控制律加速器.......................................................... 194
8.8 直接存储器访问.......................................................195
8.9 引导ROM 和外设引导............................................ 197
8.10 双代码安全模块.....................................................200
8.11 计时器................................................................... 201
8.12 带有看门狗计时器的非可屏蔽中断(NMIWD)........201
8.13 看门狗................................................................... 202
8.14 可配置逻辑块(CLB)..............................................203
8.15 功能安全................................................................205
9 应用、实现和布局..........................................................206
9.1 TI 参考设计............................................................. 206
10 器件和文档支持........................................................... 207
10.1 器件和开发支持工具命名规则............................... 207
10.2 标记.......................................................................208
10.3 工具与软件............................................................209
10.4 文档支持................................................................211
10.5 支持资源................................................................211
10.6 商标.......................................................................211
10.7 静电放电警告........................................................ 212
10.8 术语表................................................................... 212
11 机械、封装和可订购信息............................................. 213
11.1 封装信息................................................................213
4 修订历史记录
Changes from JUNE 25, 2020 to JANUARY 31, 2021 (from Revision I (June 2020) to Revision J
(January 2021))
Page
• 器件比较：更新了器件型号.................................................................................................................................5
• ESD 等级- 商用：更新了器件型号...................................................................................................................50
• ESD 等级- 汽车：更新了器件型号...................................................................................................................50
• 器件和开发支持工具命名规则：更新了器件命名规则图片，以显示-Q1 器件型号......................................... 207
Copyright © 2022 Texas Instruments Incorporated
4
Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
5 器件比较
表5-1 列出了每个2837xS 器件的特性。
表5-1. 器件比较
28377S
28375S
28375S-Q1
特性(1)
28379S
28378S
28376S
28374S
28377S-Q1
封装类型
337
焊球
ZWT
176
引脚
PTP
100
引脚
PZP
176
引脚
PTP
100
引脚
PZP
337
焊球
ZWT
176
引脚
PTP
100
引脚
PZP
337
焊球
ZWT
176
引脚
PTP
100
引脚
PZP
337
焊球
ZWT
176
引脚
PTP
100
引脚
PZP
337
焊球
ZWT
176
引脚
PTP
100
引脚
PZP
（ZWT 为nFBGA 封装。
PTP 为HLQFP 封装。
PZP 为HTQFP 封装。）
处理器和加速器
1
数量
200
频率(MHz)
C28x
浮点单元(FPU)
VCU-II
是
是
TMU - 0 类
数量
是
1
CLA - 1 类
200
频率(MHz)
1
6 通道DMA - 0 类
存储器
1MB (512KW)
1MB (512KW)
128KB (64KW)
1MB (512KW)
512KB (256KW)
36KB (18KW)
1MB (512KW)
512KB (256KW)
闪存（16 位字）
专用和本地共享RAM
RAM
（16 位字）
128KB (64KW)
128KB (64KW)
96KB (48KW)
128KB (64KW)
96KB (48KW)
全局共享RAM
总RAM
164KB
(82KW)
164KB (82KW)
164KB (82KW)
132KB (66KW)
164KB (82KW)
132KB (66KW)
片上闪存、RAM 和OTP 模块的代码安全
性
是
引导ROM
是
系统
可配置逻辑块(CLB)
4 个逻辑块
否
3
1
1
1
2
32 位CPU 计时器
看门狗计时器
非可屏蔽中断看门狗(NMIWD) 计时器
晶体振荡器/外部时钟输入
0 引脚内部振荡器
I/O 引脚（共
GPIO
169
97
41
97
41
169
97
41
169
5
97
41
169
97
41
169
97
41
用）
外部中断
EMIF1（16 位或32
位）
1
-
-
1
-
-
-
1
-
-
1
-
-
1
-
-
1
–
EMIF
1
-
1
-
1
-
1
-
1
-
-
EMIF2（16 位）
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
5
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
表5-1. 器件比较(continued)
28377S
28375S
28375S-Q1
特性(1)
28379S
28378S
28376S
28374S
28377S-Q1
封装类型
337
焊球
ZWT
176
引脚
PTP
100
引脚
PZP
176
引脚
PTP
100
引脚
PZP
337
焊球
ZWT
176
引脚
PTP
100
引脚
PZP
337
焊球
ZWT
176
引脚
PTP
100
引脚
PZP
337
焊球
ZWT
176
引脚
PTP
100
引脚
PZP
337
焊球
ZWT
176
引脚
PTP
100
引脚
PZP
（ZWT 为nFBGA 封装。
PTP 为HLQFP 封装。
PZP 为HTQFP 封装。）
模拟外设
MSPS
1.1
915
20
9
-
-
1.1
-
-
转换时间(ns)(2)
915
ADC 16 位模式
ADC 12 位模式
24
12
14
7
-
24
12
20
9
14
7
24
12
20
9
14
7
-
输入引脚
通道（差分）
MSPS
–
–
3.5
280
24
转换时间(ns)(2)
输入引脚
24
24
20
20
14
14
2
20
20
14
14
24
24
20
20
14
14
2
20
20
14
14
2
24
24
20
20
14
14
24
24
20
20
14
14
通道
（单端）
24
4
-
4
8
4
-
16 位或12 位ADC 的数量
仅12 位ADC 的数量
温度传感器
-
4
8
2
4
-
4
8
2
4
4
8
2
4
1
CMPSS（每个CMPSS 都有两个比较器
和两个内部DAC）
8
4
4
8
4
3
6
缓冲DAC
控制外设(3)
eCAP 输入- 0 类
24
3
15
2
24
3
15
2
24
15
2
24
3
15
2
24
3
15
2
24
3
15
2
增强型脉宽调制器(ePWM) 通道- 4 类
eQEP 模块- 0 类
3
16
8
9
16
8
9
16
8
9
16
8
9
16
8
9
16
8
9
高分辨率ePWM 通道- 4 类
SDFM 通道- 0 类
6
6
6
6
6
6
通信外设(3)
控制器局域网(CAN) - 0 类(4)
内部集成电路(I2C) - 0 类
多通道缓冲串行端口(McBSP) - 1 类
串行通信接口(SCI) - 0 类
串行外设接口(SPI) - 2 类
通用串行总线(USB) –0 类
uPP - 0 类
2
2
2
4
3
4
3
4
3
4
3
4
3
4
3
3
1
1
温度和合格认证
T：–40°C 至105°C
是
否
是
结温(TJ)
S：–40°C 至125°C
Q：-40°C 至150°C(5)
是
否
否
否
否
是
是
否
否
否
否
是
是
否
否
自然通风温
度(TA)
Q：-40°C 至125°C(5)
(1) 类型变化代表外设模块中的主要功能特性差异。在一个外设类型内，器件之间会有细微差异，但不会影响模块的基本功能性。有关更多
信息，请参阅C2000 实时控制外设参考指南。
(2) 从采样保持窗口开始到下一次转换的采样保持窗口开始之间的时间。
(3) 对于采用多个封装的器件，较小封装中列出的外设数量会减少，因为较小封装中的可用器件引脚较少。与器件型号内提供的最大封装相
比，器件内部存在的外设数量并未减少。有关确定哪些外设实例可以在较小封装中的引脚上访问，请参阅节6。
(4) CAN 模块使用称为D_CAN 的IP。本文档交替使用名称CAN 和D_CAN 来引用此外设。
(5) 字母“Q”是指针对汽车应用的AEC Q100 合格认证。
Copyright © 2022 Texas Instruments Incorporated
6
Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
5.1 相关产品
有关类似产品的信息，请参阅以下链接：
TMS320F2837xD 微控制器
F2837xD 系列为双路子系统的性能设置了新标准。每个子系统由C28x CPU 和并行控制律加速器(CLA) 组成，每
个子系统的运行频率为 200MHz 。增强性能的是 TMU 和 VCU 加速器。新功能包括多个 16 位/12 位模式 ADC、
DAC、Σ-Δ 滤波器、USB、可配置逻辑块 (CLB)、片上振荡器和所有外设的增强版。F2837xD 可提供高达 1MB
的闪存。其采用176 引脚QFP 或337 引脚BGA 封装。
TMS320F2837xS 微控制器
F2837xS 系列是 F2837xD 的引脚对引脚兼容版本，但仅启用了一个 C28x CPU 和 CLA 子系统。其还采用 100
引脚QFP，以实现与TMS320F2807x 系列的兼容性。
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
7
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
6 终端配置和功能
6.1 引脚图
图 6-1 至图 6-4 显示了 337 焊球 ZWT 全新细间距球栅阵列的终端分配。每个图显示了一个象限的终端分配。图
6-5 显示了 176 引脚 PTP PowerPAD Thermally Enhanced Low-Profile Quad Flatpack （热增强型低剖面四通道
扁平封装）上的引脚分配。图 6-6 显示了 100 引脚 PZP PowerPAD Thermally Enhanced Low-Profile Quad
Flatpack （热增强型低剖面四通道扁平封装）上的引脚分配。
1
2
3
4
5
6
7
8
9
10
GPIO116
VSSA
VREFHIB
VREFLOD
VSS
VDDIO
W
ADCINB1
ADCINB3
ADCINB5
GPIO128
W
V
U
T
VREFHIA
ADCINA0
ADCINA1
VREFHIC
VSSA
VREFHID
ADCIND1
ADCIND0
VSSA
VREFLOB
ADCIND3
ADCIND2
VDDA
VSSA
ADCIND5
ADCIND4
VSS
V
ADCINB0
ADCINA2
ADCINA3
VREFLOA
VREFLOC
GPIO109
GPIO110
GPIO106
ADCINB2
ADCINA4
ADCINA5
ADCINC2
ADCINC3
GPIO114
GPIO112
GPIO107
ADCINB4
ADCIN15
ADCIN14
ADCINC4
ADCINC5
GPIO113
GPIO111
GPIO108
GPIO124
GPIO123
GPIO122
VSS
GPIO127
GPIO126
GPIO125
VDDIO
GPIO131
GPIO130
GPIO129
VDD
U
T
R
P
N
M
L
R
P
VSSA
VDDA
VSS
VSS
VDDIO
VDD
7
8
9
10
VSS
VSS
VSS
N
VDDIO
VDDIO
VDDIO
VSS
VSS
VSS
M
M
VSS
VSS
VSS
VSS
VSS
GPIO27
L
L
VDD
VDD
VSS
VSS
VSS
K
GPIO26
GPIO25
GPIO24
GPIO23
K
K
1
2
3
4
5
6
8
9
10
A. GPIO 终端上仅显示GPIO 功能。有关完整的多路复用信号名称，请参阅节6.2.1。
图6-1. 337 焊球ZWT 全新细间距球栅阵列（底视图）- [象限A]
Copyright © 2022 Texas Instruments Incorporated
8
Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
11
12
13
14
15
16
17
18
19
VSS
W
GPIO29
FLT1
TDI
TMS
TDO
GPIO121
GPIO39
GPIO132
W
V
U
T
VDDIO
ERRORSTS
GPIO138
GPIO51
V
U
T
GPIO28
GPIO31
GPIO30
VDD3VFL
GPIO115
GPIO117
GPIO118
VDD3VFL
FLT2
GPIO32
GPIO33
VDD
TCK
GPIO120
GPIO119
VSS
GPIO36
GPIO37
GPIO38
GPIO48
GPIO52
GPIO56
GPIO59
GPIO61
GPIO40
GPIO41
GPIO136
GPIO49
GPIO53
GPIO58
GPIO60
GPIO64
GPIO134
GPIO135
GPIO137
GPIO50
GPIO54
GPIO57
GPIO141
VSS
TRST
GPIO34
GPIO35
VSS
R
R
P
N
M
L
VSS
VSS
VDD
VSS
VSS
P
GPIO55
11
12
13
N
VDDIO
VDDIO
GPIO139
GPIO140
GPIO142
VSS
VSS
VSS
VSS
M
M
VSS
VSS
VDDIO
VDDIO
L
L
VSS
VSS
VSS
VSS
K
K
GPIO65
GPIO66
GPIO44
GPIO45
K
11
12
14
15
16
17
18
19
A. GPIO 终端上仅显示GPIO 功能。有关完整的多路复用信号名称，请参阅节6.2.1。
图6-2. 337 焊球ZWT 全新细间距球栅阵列（底视图）- [象限B]
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
9
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
11
12
14
15
16
17
18
19
VSS
VSS
VDD
VDD
J
J
H
G
GPIO63
GPIO62
VREGENZ
X2
J
VSS
VSS
VSS
VSS
VDDOSC
VDDOSC
VSSOSC
GPIO133
GPIO143
GPIO47
GPIO146
GPIO68
GPIO69
VSSOSC
H
H
G
F
VDD
VDD
VSS
VSS
X1
11
12
13
VDD
VSS
VDDIO
VSS
VSS
VDDIO
F
E
D
C
B
A
GPIO144
GPIO145
GPIO147
GPIO74
GPIO71
XRS
VDD
VSS
VDDIO
VSS
VSS
VDDIO
GPIO46
GPIO42
GPIO43
GPIO67
E
D
C
B
A
GPIO87
GPIO86
GPIO85
GPIO156
GPIO155
GPIO154
GPIO152
GPIO151
GPIO150
GPIO148
GPIO83
GPIO82
GPIO80
GPIO79
GPIO78
GPIO75
GPIO76
GPIO72
VDDIO
VSS
GPIO84
GPIO153
GPIO149
GPIO81
GPIO77
GPIO73
GPIO70
11
12
13
14
15
16
17
18
19
A. GPIO 终端上仅显示GPIO 功能。有关完整的多路复用信号名称，请参阅节6.2.1。
图6-3. 337 焊球ZWT 全新细间距球栅阵列（底视图）- [象限C]
Copyright © 2022 Texas Instruments Incorporated
10
Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
1
2
3
4
5
6
8
9
10
VSS
VSS
VSS
VSS
VSS
J
H
G
F
GPIO103
GPIO100
GPIO99
GPIO98
GPIO16
GPIO13
GPIO11
VDDIO
GPIO104
GPIO105
GPIO22
J
J
VDDIO
VDDIO
VDDIO
VSS
VSS
VSS
VSS
GPIO101
GPIO102
NC
H
G
H
VDDIO
VDDIO
GPIO8
GPIO9
7
8
9
10
VDDIO
VSS
VDDIO
VSS
VDD
VDDIO
GPIO20
GPIO17
GPIO14
GPIO12
GPIO10
GPIO21
GPIO18
GPIO15
GPIO96
GPIO95
F
VSS
VSS
VDDIO
VSS
VDD
VDDIO
E
D
C
B
A
GPIO19
GPIO168
GPIO167
GPIO93
E
D
C
B
A
GPIO166
GPIO165
GPIO91
GPIO89
GPIO88
GPIO7
GPIO5
GPIO4
GPIO3
GPIO1
GPIO0
GPIO164
GPIO162
GPIO161
GPIO160
GPIO159
GPIO158
GPIO157
VSS
VDDIO
VSS
GPIO97
GPIO94
GPIO92
GPIO90
GPIO6
GPIO2
GPIO163
1
2
3
4
5
6
7
8
9
10
A. GPIO 终端上仅显示GPIO 功能。有关完整的多路复用信号名称，请参阅节6.2.1。
图6-4. 337 焊球ZWT 全新细间距球栅阵列（底视图）- [象限D]
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
11
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
V
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
169
170
171
172
173
174
175
176
88
87
86
85
84
83
82
81
80
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
48
47
46
45
GPIO68
GPIO69
GPIO70
GPIO71
DDIO
GPIO40
GPIO39
GPIO38
GPIO37
GPIO36
V
DD
V
DDIO
V
GPIO72
GPIO73
GPIO74
GPIO75
GPIO76
GPIO77
GPIO78
GPIO79
DDIO
TCK
TMS
TRST
TDO
TDI
V
DD
V
DDIO
V
DDIO
FLT2
FLT1
V
GPIO80
GPIO81
GPIO82
GPIO83
DD3VFL
GPIO35
GPIO34
GPIO33
V
DDIO
V
V
DDIO
DD
GPIO32
GPIO31
GPIO29
GPIO28
GPIO30
GPIO84
GPIO85
GPIO86
GPIO87
V
DD
V
V
DDIO
DDIO
V
GPIO0
GPIO1
GPIO2
GPIO3
GPIO4
GPIO5
GPIO6
GPIO7
DD
ADCIND4
ADCIND3
ADCIND2
ADCIND1
ADCIND0
V
REFHID
V
DDA
V
V
REFHIB
DDIO
V
V
SSA
DD
V
GPIO88
GPIO89
GPIO90
GPIO91
GPIO92
GPIO93
GPIO94
REFLOD
V
REFLOB
ADCINB3
ADCINB2
ADCINB1
ADCINB0
ADCIN15
A. GPIO 引脚上仅显示GPIO 功能。有关完整的多路复用信号名称，请参阅节6.2.1。
图6-5. 176 引脚PTP PowerPAD 热增强型低剖面四通道扁平封装（顶视图）
Copyright © 2022 Texas Instruments Incorporated
12
Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
GPIO70
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
TCK
TMS
GPIO71
VDD
TRST
TDO
TDI
VDDIO
GPIO72
GPIO73
VDD
VDDIO
GPIO78
VDDIO
FLT2
VDD
GPIO84
GPIO85
GPIO86
FLT1
VDD3VFL
VDDIO
VDD
VDDA
GPIO87
VDD
VREFHIB
VSSA
VDDIO
VSSA
GPIO2
GPIO3
VREFLOB
GPIO4
VDDIO
ADCINB5
ADCINB4
ADCINB3
ADCINB2
ADCINB1
ADCINB0
ADCIN15
ADCIN14
VDD
GPIO89
GPIO90
GPIO91
GPIO92
GPIO10
A. GPIO 引脚上仅显示GPIO 功能。有关完整的多路复用信号名称，请参阅节6.2.1。
图6-6. 100 引脚PZP PowerPAD HTQFP（顶视图）
备注
PowerPAD™ 封装的外露引线框裸片焊盘有两个功能：从芯片散热和为数字接地提供接地路径（通过专
用引脚提供模拟接地）。因此，PowerPAD 应焊接到PCB 的接地(GND) 平面，因为这将提供数字接地
路径和良好的热传导路径。为了使 PowerPAD 封装中设计的热效率得到最佳利用，在设计 PCB 时必须
考虑到这种技术。在 PowerPAD 主体正下方的 PCB 表面上需要散热焊盘。散热焊盘应焊接到
PowerPAD 封装的外露引线框裸片焊盘上；散热焊盘应尽可能大，以散发所需的热量。应使用一组散热
过孔将散热焊盘与电路板的内部 GND 平面连接。有关使用PowerPAD 封装的更多详细信息同，请参阅
PowerPAD™ 热增强型封装。
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
13
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
备注
PCB 封装和原理图符号都能以厂商中立格式下载，然后可以将其导出到先进的 EDA CAD/CAE 设计工
具。请参阅“封装”部分下每个器件的产品文件夹中的“CAD/CAE 符号”小节。也可以在 http://
webench.ti.com/cad/ 上搜索这些封装和符号。
Copyright © 2022 Texas Instruments Incorporated
14
Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
6.2 信号说明
节6.2.1 描述了这些信号。除非另有说明，否则复位时默认为GPIO 功能。下述列出的外设信号是备用功能。有些
外设功能并不在所有器件上提供。详细信息请参阅表5-1。所有GPIO 引脚都为I/O/Z 且有内部上拉电阻器，可在
每个引脚上有选择性地启用/禁用。这一特性只适用于GPIO 引脚。复位时上拉电阻器未启用。
6.2.1 信号说明
终端
I/O/Z(1)
ZWT
焊球
编号
PTP
引脚
编号
PZP
引脚
编号
说明
多路复用
器位置
名称
ADC、DAC 和比较器信号
ADC-A 高基准电压。必须由外部电路将此电压驱动至该引
脚。对于12 位模式，在此引脚上放置至少一个1µF 电容
器；对于16 位模式，则放置至少一个22µF 电容器。此电
容器应放置在VREFHIA 和VREFLOA 引脚之间且尽可能靠近
器件。
VREFHIA
VREFHIB
VREFHIC
V1
W5
R1
37
53
35
19
37
–
I
I
I
注意：请勿从外部加载此引脚。
ADC-B 高基准电压。必须由外部电路将此电压驱动至该引
脚。对于12 位模式，在此引脚上放置至少一个1µF 电容
器；对于16 位模式，则放置至少一个22µF 电容器。此电
容器应放置在VREFHIB 和VREFLOB 引脚之间且尽可能靠近
器件。
注意：请勿从外部加载此引脚。
ADC-C 高基准电压。必须由外部电路将此电压驱动至该引
脚。对于12 位模式，在此引脚上放置至少一个1µF 电容
器放置在此引脚上；对于16 位模式，则放置至少一个
22µF 电容器。此电容器应放置在VREFHIC 和VREFLOC 引
脚之间且尽可能靠近器件。
注意：请勿从外部加载此引脚。
ADC-D 高基准电压。必须由外部电路将此电压驱动至该引
脚。对于12 位模式，在此引脚上放置至少一个1µF 电容
器；对于16 位模式，则放置至少一个22µF 电容器。此电
容器应放置在VREFHID 和VREFLOD 引脚之间且尽可能靠近
器件。
VREFHID
V5
R2
55
33
I
I
–
注意：请勿从外部加载此引脚。
ADC-A 低基准电压。
VREFLOA
17
在PZP 封装上，引脚17 双键连接至VSSA 和VREFLOA
在PZP 封装上，引脚17 必须连接到系统板上的VSSA
。
。
VREFLOB
VREFLOC
VREFLOD
ADCIN14
V6
P2
50
32
51
34
–
–
I
I
I
I
ADC-B 低基准电压
ADC-C 低基准电压
ADC-D 低基准电压
W6
到所有ADC 的输入14。此引脚可用作通用ADCIN 引脚或
可用于通过外部基准对所有ADC 进行校准（无论是单端输
入还是差分输入）。
T4
44
26
CMPIN4P
ADCIN15
I
I
比较器4 正输入
到所有ADC 的输入15。此引脚可用作通用ADCIN 引脚或
可用于通过外部基准对ADC 进行校准（无论是单端输入还
是差分输入）。
U4
U1
45
43
27
25
CMPIN4N
ADCINA0
I
I
比较器4 负输入
ADC-A 输入0。在ADC 输入或DAC 输出模式中，此引脚
上有一个无法禁用的50kΩ内部下拉电阻器。
DACOUTA
O
DAC-A 输出
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
15
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
终端
I/O/Z(1)
ZWT
焊球
编号
PTP
引脚
编号
PZP
引脚
编号
说明
多路复用
器位置
名称
ADCINA1
I
ADC-A 输入1。在ADC 输入或DAC 输出模式中，此引脚
上有一个无法禁用的50kΩ内部下拉电阻器。
T1
42
24
DACOUTB
ADCINA2
CMPIN1P
ADCINA3
CMPIN1N
ADCINA4
CMPIN2P
ADCINA5
CMPIN2N
ADCINB0
O
I
DAC-B 输出
ADC-A 输入2
比较器1 正输入
ADC-A 输入3
比较器1 负输入
ADC-A 输入4
比较器2 正输入
ADC-A 输入5
比较器2 负输入
U2
T2
U3
T3
41
40
39
38
23
22
21
20
I
I
I
I
I
I
I
I
ADC-B 输入0。在ADC 输入或DAC 基准模式中，此引脚
上有一个连接至VSSA 且无法禁用的100pF 电容器。如果
将此引脚用作片上DAC 的基准，请在此引脚上放置至少一
个1µF 电容器。
V2
46
28
VDAC
I
片上DAC 的可选外部基准电压。在ADC 输入或DAC 基
准模式中，此引脚上有一个连接至VSSA 且无法禁用的
100pF 电容器。如果将此引脚用作片上DAC 的基准，请
在此引脚上放置至少一个1µF 电容器。
ADCINB1
I
ADC-B 输入1。在ADC 输入或DAC 输出模式中，此引脚
上有一个无法禁用的50kΩ内部下拉电阻器。
W2
47
29
DACOUTC
ADCINB2
CMPIN3P
ADCINB3
CMPIN3N
ADCINB4
ADCINB5
ADCINC2
CMPIN6P
ADCINC3
CMPIN6N
ADCINC4
CMPIN5P
ADCINC5
CMPIN5N
ADCIND0
CMPIN7P
ADCIND1
CMPIN7N
ADCIND2
CMPIN8P
ADCIND3
CMPIN8N
O
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
DAC-C 输出
ADC-B 输入2
比较器3 正输入
ADC-B 输入3
比较器3 负输入
ADC-B 输入4
ADC-B 输入5
ADC-C 输入2
比较器6 正输入
ADC-C 输入3
比较器6 负输入
ADC-C 输入4
比较器5 正输入
ADC-C 输入5
比较器5 负输入
ADC-D 输入0
比较器7 正输入
ADC-D 输入1
比较器7 负输入
ADC-D 输入2
比较器8 正输入
ADC-D 输入3
比较器8 负输入
V3
48
49
30
31
W3
V4
32
33
–
–
W4
R3
P3
R4
P4
T5
U5
T6
U6
31
30
29
–
–
–
–
–
–
–
–
–
56
57
58
59
Copyright © 2022 Texas Instruments Incorporated
16
Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
终端
I/O/Z(1)
ZWT
焊球
编号
PTP
引脚
编号
PZP
引脚
编号
说明
多路复用
器位置
名称
ADCIND4
ADCIND5
T7
U7
60
I
I
ADC-D 输入4
ADC-D 输入5
–
–
–
GPIO 和外设信号
0，4，8，
GPIO0
I/O
通用输入/输出0
12
C8
D8
160
161
–
EPWM1A
SDAA
1
6
O
增强型PWM1 输出A（支持HRPWM）
I2C-A 数据漏极开路双向端口
I/OD
I/O
0，4，8，
GPIO1
通用输入/输出1
12
EPWM1B
MFSRB
SCLA
1
3
6
O
增强型PWM1 输出B（支持HRPWM）
McBSP-B 接收帧同步
–
I/O
I/OD
I2C-A 时钟漏极开路双向端口
0，4，8，
GPIO2
I/O
通用输入/输出2
12
EPWM2A
1
5
6
O
增强型PWM2 输出A（支持HRPWM）
输出XBAR 的输出1
A7
162
91
OUTPUTXBAR1
SDAB
O
I/OD
I2C-B 数据漏极开路双向端口
0，4，8，
GPIO3
I/O
O
通用输入/输出3
12
EPWM2B
1
2
3
5
6
增强型PWM2 输出B（支持HRPWM）
输出XBAR 的输出2
OUTPUTXBAR2
MCLKRB
O
B7
163
92
I/O
O
McBSP-B 接收时钟
OUTPUTXBAR2
SCLB
输出XBAR 的输出2
I/OD
I2C-B 时钟漏极开路双向端口
0，4，8，
GPIO4
I/O
通用输入/输出4
12
EPWM3A
1
5
6
O
增强型PWM3 输出A（支持HRPWM）
输出XBAR 的输出3
C7
D7
164
165
93
OUTPUTXBAR3
CANTXA
O
O
CAN-A 发送
0，4，8，
GPIO5
I/O
O
通用输入/输出5
12
EPWM3B
1
2
3
6
增强型PWM3 输出B（支持HRPWM）
McBSP-A 接收帧同步
输出XBAR 的输出3
–
MFSRA
I/O
OUTPUTXBAR3
CANRXA
O
I
CAN-A 接收
0，4，8，
GPIO6
I/O
O
通用输入/输出6
12
EPWM4A
1
2
3
5
6
增强型PWM4 输出A（支持HRPWM）
输出XBAR 的输出4
OUTPUTXBAR4
EXTSYNCOUT
EQEP3A
O
A6
166
–
O
I
外部ePWM 同步脉冲输出
增强型QEP3 输入A
CANTXB
O
CAN-B 发送
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
17
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
终端
I/O/Z(1)
ZWT
焊球
编号
PTP
引脚
编号
PZP
引脚
编号
说明
多路复用
器位置
名称
0，4，8，
GPIO7
I/O
通用输入/输出7
12
EPWM4B
MCLKRA
1
2
3
5
6
O
I/O
O
I
增强型PWM4 输出B（支持HRPWM）
McBSP-A 接收时钟
B6
G2
G3
167
–
–
–
OUTPUTXBAR5
EQEP3B
输出XBAR 的输出5
增强型QEP3 输入B
CAN-B 接收
CANRXB
I
0，4，8，
GPIO8
I/O
通用输入/输出8
12
EPWM5A
CANTXB
1
2
3
5
6
O
O
增强型PWM5 输出A（支持HRPWM）
CAN-B 发送
18
ADCSOCAO
EQEP3S
O
外部ADC 的ADC 转换启动A 输出
增强型QEP3 选通
I/O
O
SCITXDA
SCI-A 发送数据
0，4，8，
GPIO9
I/O
通用输入/输出9
12
EPWM5B
1
2
3
5
6
O
O
O
I/O
I
增强型PWM5 输出B（支持HRPWM）
SCI-B 发送数据
SCITXDB
19
OUTPUTXBAR6
EQEP3I
输出XBAR 的输出6
增强型QEP3 索引
SCIRXDA
SCI-A 接收数据
0，4，8，
GPIO10
I/O
通用输入/输出10
12
EPWM6A
CANRXB
ADCSOCBO
EQEP1A
1
2
O
I
增强型PWM6 输出A（支持HRPWM）
CAN-B 接收
B2
1
100
3
O
I
外部ADC 的ADC 转换启动B 输出
增强型QEP1 输入A
5
SCITXDB
UPP-WAIT
6
O
I/O
SCI-B 发送数据
15
通用并行端口等待。接收器生效以请求暂停传输。
0，4，8，
GPIO11
I/O
通用输入/输出11
12
EPWM6B
1
2，6
3
O
I
增强型PWM6 输出B（支持HRPWM）
SCI-B 接收数据
SCIRXDB
C1
2
1
OUTPUTXBAR7
EQEP1B
O
I
输出XBAR 的输出7
5
增强型QEP1 输入B
UPP-START
15
I/O
通用并行端口开始。发送器在DMA 线开始时生效。
0，4，8，
GPIO12
I/O
通用输入/输出12
12
EPWM7A
CANTXB
MDXB
1
2
O
O
增强型PWM7 输出A（支持HRPWM）
CAN-B 发送
3
C2
4
3
O
McBSP-B 发送串行数据
增强型QEP1 选通
EQEP1S
SCITXDC
UPP-ENA
5
I/O
O
6
SCI-C 发送数据
15
I/O
通用并行端口使能。发送器在数据总线处于运行状态时生
效。
Copyright © 2022 Texas Instruments Incorporated
18
Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
终端
I/O/Z(1)
ZWT
焊球
编号
PTP
引脚
编号
PZP
引脚
编号
说明
多路复用
器位置
名称
0，4，8，
GPIO13
I/O
通用输入/输出13
12
EPWM7B
CANRXB
MDRB
1
2
O
I
增强型PWM7 输出B（支持HRPWM）
CAN-B 接收
D1
5
4
3
I
McBSP-B 接收串行数据
增强型QEP1 索引
EQEP1I
SCIRXDC
UPP-D7
5
I/O
I
6
SCI-C 接收数据
15
I/O
通用并行端口数据线7
0，4，8，
GPIO14
I/O
通用输入/输出14
12
EPWM8A
1
2
O
O
增强型PWM8 输出A（支持HRPWM）
SCI-B 发送数据
SCITXDB
D2
6
5
MCLKXB
3
I/O
O
McBSP-B 发送时钟
OUTPUTXBAR3
UPP-D6
6
输出XBAR 的输出3
15
I/O
通用并行端口数据线6
0，4，8，
GPIO15
I/O
通用输入/输出15
12
EPWM8B
SCIRXDB
MFSXB
1
2
O
I
增强型PWM8 输出B（支持HRPWM）
SCI-B 接收数据
D3
7
6
3
I/O
O
McBSP-B 发送帧同步
OUTPUTXBAR4
UPP-D5
6
输出XBAR 的输出4
15
I/O
通用并行端口数据线5
0，4，8，
GPIO16
I/O
通用输入/输出16
12
SPISIMOA
CANTXB
1
2
I/O
O
SPI-A 从器件输入，主器件输出
CAN-B 发送
E1
8
7
OUTPUTXBAR7
EPWM9A
SD1_D1
3
O
输出XBAR 的输出7
增强型PWM9 输出A
Σ-Δ1 通道1 数据输入
通用并行端口数据线4
5
O
7
I
UPP-D4
15
I/O
0，4，8，
GPIO17
I/O
通用输入/输出17
12
SPISOMIA
CANRXB
1
2
I/O
I
SPI-A 从器件输出，主器件输入
CAN-B 接收
E2
9
8
OUTPUTXBAR8
EPWM9B
SD1_C1
3
O
O
I
输出XBAR 的输出8
增强型PWM9 输出B
Σ-Δ1 通道1 时钟输入
通用并行端口数据线3
5
7
UPP-D3
15
I/O
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
19
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
终端
I/O/Z(1)
ZWT
焊球
编号
PTP
引脚
编号
PZP
引脚
编号
说明
多路复用
器位置
名称
0，4，8，
GPIO18
I/O
通用输入/输出18
12
SPICLKA
SCITXDB
CANRXA
EPWM10A
SD1_D2
1
2
I/O
O
I
SPI-A 时钟
SCI-B 发送数据
E3
E4
F2
F3
J4
10
12
13
14
22
9
3
CAN-A 接收
5
O
I
增强型PWM10 输出A
Σ-Δ1 通道2 数据输入
通用并行端口数据线2
7
UPP-D2
15
I/O
0，4，8，
GPIO19
I/O
通用输入/输出19
12
SPISTEA
SCIRXDB
CANTXA
EPWM10B
SD1_C2
1
2
I/O
I
SPI-A 从器件发送使能
SCI-B 接收数据
11
12
13
–
3
O
O
I
CAN-A 发送
5
增强型PWM10 输出B
Σ-Δ1 通道2 时钟输入
通用并行端口数据线1
7
UPP-D1
15
I/O
0，4，8，
GPIO20
I/O
通用输入/输出20
12
EQEP1A
MDXA
1
2
I
O
O
O
I
增强型QEP1 输入A
McBSP-A 发送串行数据
CAN-B 发送
CANTXB
EPWM11A
SD1_D3
UPP-D0
3
5
增强型PWM11 输出A
Σ-Δ1 通道3 数据输入
通用并行端口数据线0
7
15
I/O
0，4，8，
GPIO21
I/O
通用输入/输出21
12
EQEP1B
MDRA
1
2
I
I
增强型QEP1 输入B
McBSP-A 接收串行数据
CAN-B 接收
CANRXB
EPWM11B
SD1_C3
UPP-CLK
3
I
5
O
I
增强型PWM11 输出B
Σ-Δ1 通道3 时钟输入
通用并行端口发送时钟
7
15
I/O
0，4，8，
GPIO22
I/O
通用输入/输出22
12
EQEP1S
MCLKXA
SCITXDB
EPWM12A
SPICLKB
SD1_D4
1
2
3
5
6
7
I/O
I/O
O
增强型QEP1 选通
McBSP-A 发送时钟
SCI-B 发送数据
O
增强型PWM12 输出A
SPI-B 时钟
I/O
I
Σ-Δ1 通道4 数据输入
Copyright © 2022 Texas Instruments Incorporated
20
Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
终端
I/O/Z(1)
ZWT
焊球
编号
PTP
引脚
编号
PZP
引脚
编号
说明
多路复用
器位置
名称
0，4，8，
GPIO23
I/O
通用输入/输出23
12
EQEP1I
1
2
3
5
6
7
I/O
I/O
I
增强型QEP1 索引
MFSXA
McBSP-A 发送帧同步
SCI-B 接收数据
K4
23
–
SCIRXDB
EPWM12B
SPISTEB
SD1_C4
O
增强型PWM12 输出B
SPI-B 从器件发送使能
Σ-Δ1 通道4 时钟输入
I/O
I
0，4，8，
GPIO24
I/O
通用输入/输出24
12
OUTPUTXBAR1
EQEP2A
1
2
3
6
7
O
I
输出XBAR 的输出1
增强型QEP2 输入A
McBSP-B 发送串行数据
K3
24
–
MDXB
O
I/O
I
SPISIMOB
SD2_D1
SPI-B 从器件输入，主器件输出
Σ-Δ2 通道1 数据输入
0，4，8，
GPIO25
I/O
通用输入/输出25
12
OUTPUTXBAR2
EQEP2B
1
2
3
6
7
O
输出XBAR 的输出2
I
I
增强型QEP2 输入B
K2
25
–
MDRB
McBSP-B 接收串行数据
SPI-B 从器件输出，主器件输入
Σ-Δ2 通道1 时钟输入
SPISOMIB
SD2_C1
I/O
I
0，4，8，
GPIO26
I/O
通用输入/输出26
12
OUTPUTXBAR3
EQEP2I
1
2
3
5
6
7
O
I/O
I/O
O
输出XBAR 的输出3
增强型QEP2 索引
McBSP-B 发送时钟
输出XBAR 的输出3
SPI-B 时钟
K1
27
–
MCLKXB
OUTPUTXBAR3
SPICLKB
I/O
I
SD2_D2
Σ-Δ2 通道2 数据输入
0，4，8，
GPIO27
I/O
通用输入/输出27
12
OUTPUTXBAR4
EQEP2S
1
2
3
5
6
7
O
I/O
I/O
O
输出XBAR 的输出4
增强型QEP2 选通
L1
28
–
MFSXB
McBSP-B 发送帧同步
输出XBAR 的输出4
SPI-B 从器件发送使能
Σ-Δ2 通道2 时钟输入
OUTPUTXBAR4
SPISTEB
I/O
I
SD2_C2
0，4，8，
GPIO28
I/O
通用输入/输出28
12
SCIRXDA
EM1CS4
1
2
5
6
7
I
O
O
I
SCI-A 接收数据
外部存储器接口1 芯片选择4
输出XBAR 的输出5
增强型QEP3 输入A
Σ-Δ2 通道3 数据输入
V11
64
–
OUTPUTXBAR5
EQEP3A
SD2_D3
I
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
21
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
终端
I/O/Z(1)
ZWT
焊球
编号
PTP
引脚
编号
PZP
引脚
编号
说明
多路复用
器位置
名称
0，4，8，
GPIO29
I/O
通用输入/输出29
SCI-A 发送数据
12
SCITXDA
1
2
5
6
7
O
O
O
I
EM1SDCKE
OUTPUTXBAR6
EQEP3B
外部存储器接口1 SDRAM 时钟使能
输出XBAR 的输出6
W11
T11
U11
65
63
66
–
–
–
增强型QEP3 输入B
SD2_C3
I
Σ-Δ2 通道3 时钟输入
0，4，8，
GPIO30
I/O
通用输入/输出30
12
CANRXA
1
2
5
6
7
I
O
O
I/O
I
CAN-A 接收
EM1CLK
外部存储器接口1 时钟
输出XBAR 的输出7
增强型QEP3 选通
Σ-Δ2 通道4 数据输入
OUTPUTXBAR7
EQEP3S
SD2_D4
0，4，8，
GPIO31
I/O
通用输入/输出31
12
CANTXA
1
2
5
6
7
O
O
O
I/O
I
CAN-A 发送
EM1WE
外部存储器接口1 写入使能
输出XBAR 的输出8
增强型QEP3 索引
OUTPUTXBAR8
EQEP3I
SD2_C4
Σ-Δ2 通道4 时钟输入
0，4，8，
GPIO32
I/O
通用输入/输出32
12
U13
T13
67
69
–
–
SDAA
1
2
I/OD
O
I2C-A 数据漏极开路双向端口
外部存储器接口1 芯片选择0
EM1CS0
0，4，8，
GPIO33
I/O
通用输入/输出33
12
SCLA
1
2
I/OD
O
I2C-A 时钟漏极开路双向端口
外部存储器接口1 读/不写
EM1RNW
0，4，8，
GPIO34
I/O
通用输入/输出34
12
OUTPUTXBAR1
EM1CS2
1
2
6
O
O
输出XBAR 的输出1
U14
T14
V16
70
71
83
–
–
–
外部存储器接口1 芯片选择2
I2C-B 数据漏极开路双向端口
SDAB
I/OD
0，4，8，
GPIO35
I/O
通用输入/输出35
12
SCIRXDA
EM1CS3
SCLB
1
2
6
I
SCI-A 接收数据
O
外部存储器接口1 芯片选择3
I2C-B 时钟漏极开路双向端口
I/OD
0，4，8，
GPIO36
I/O
通用输入/输出36
12
SCITXDA
EM1WAIT
CANRXA
1
2
6
O
I
SCI-A 发送数据
外部存储器接口1 异步SRAM WAIT
CAN-A 接收
I
Copyright © 2022 Texas Instruments Incorporated
22
Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
终端
I/O/Z(1)
ZWT
焊球
编号
PTP
引脚
编号
PZP
引脚
编号
说明
多路复用
器位置
名称
0，4，8，
GPIO37
I/O
通用输入/输出37
12
OUTPUTXBAR2
EM1OE
1
2
6
O
O
O
输出XBAR 的输出2
U16
T16
84
85
–
–
外部存储器接口1 输出使能
CAN-A 发送
CANTXA
0，4，8，
GPIO38
I/O
通用输入/输出38
12
EM1A0
2
5
6
O
O
O
外部存储器接口1 地址线0
SCI-C 发送数据
SCITXDC
CANTXB
CAN-B 发送
0，4，8，
GPIO39
I/O
通用输入/输出39
12
EM1A1
2
5
6
O
I
外部存储器接口1 地址线1
SCI-C 接收数据
W17
V17
86
87
–
–
SCIRXDC
CANRXB
I
CAN-B 接收
0，4，8，
GPIO40
I/O
通用输入/输出40
12
EM1A2
SDAB
2
6
O
外部存储器接口1 地址线2
I2C-B 数据漏极开路双向端口
I/OD
I/O
GPIO41
0，4，8，
通用输入/输出41。对于使用休眠低功耗模式的应用，此引
脚用作GPIOHIBWAKE 信号。有关详细信息，请参阅
TMS320F2837xS 微控制器技术参考手册的“系统控制”
一章中的“低功耗模式”小节。
12
U17
89
51
EM1A3
SCLB
2
6
O
外部存储器接口1 地址线3
I2C-B 时钟漏极开路双向端口
I/OD
0，4，8，
GPIO42
I/O
通用输入/输出42
12
SDAA
6
I/OD
O
I2C-A 数据漏极开路双向端口
SCI-A 发送数据
D19
C19
130
131
73
74
SCITXDA
USB0DM
15
I/O
USB PHY 差分数据
模拟
0，4，8，
GPIO43
I/O
通用输入/输出43
12
SCLA
6
I/OD
I
I2C-A 时钟漏极开路双向端口
SCI-A 接收数据
SCIRXDA
USB0DP
15
I/O
USB PHY 差分数据
模拟
0，4，8，
GPIO44
EM1A4
GPIO45
EM1A5
GPIO46
I/O
O
通用输入/输出44
12
K18
K19
113
115
–
–
2
外部存储器接口1 地址线4
通用输入/输出45
0，4，8，
I/O
O
12
2
外部存储器接口1 地址线5
通用输入/输出46
0，4，8，
I/O
12
E19
128
–
EM1A6
2
6
O
I
外部存储器接口1 地址线6
SCI-D 接收数据
SCIRXDD
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
23
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
终端
I/O/Z(1)
ZWT
焊球
编号
PTP
引脚
编号
PZP
引脚
编号
说明
多路复用
器位置
名称
0，4，8，
GPIO47
I/O
通用输入/输出47
12
E18
129
–
EM1A7
2
6
O
O
外部存储器接口1 地址线7
SCI-D 发送数据
SCITXDD
0，4，8，
GPIO48
I/O
通用输入/输出48
12
OUTPUTXBAR3
EM1A8
1
2
6
7
O
O
O
I
输出XBAR 的输出3
外部存储器接口1 地址线8
SCI-A 发送数据
R16
90
–
SCITXDA
SD1_D1
Σ-Δ1 通道1 数据输入
0，4，8，
GPIO49
I/O
通用输入/输出49
12
OUTPUTXBAR4
EM1A9
1
2
6
7
O
O
I
输出XBAR 的输出4
外部存储器接口1 地址线9
SCI-A 接收数据
R17
R18
R19
P16
93
94
95
96
–
–
–
–
SCIRXDA
SD1_C1
I
Σ-Δ1 通道1 时钟输入
0，4，8，
GPIO50
I/O
通用输入/输出50
12
EQEP1A
EM1A10
SPISIMOC
SD1_D2
1
2
6
7
I
O
I/O
I
增强型QEP1 输入A
外部存储器接口1 地址线10
SPI-C 从器件输入，主器件输出
Σ-Δ1 通道2 数据输入
0，4，8，
GPIO51
I/O
通用输入/输出51
12
EQEP1B
EM1A11
SPISOMIC
SD1_C2
1
2
6
7
I
O
I/O
I
增强型QEP1 输入B
外部存储器接口1 地址线11
SPI-C 从器件输出，主器件输入
Σ-Δ1 通道2 时钟输入
0，4，8，
GPIO52
I/O
通用输入/输出52
12
EQEP1S
EM1A12
SPICLKC
SD1_D3
1
2
6
7
I/O
O
增强型QEP1 选通
外部存储器接口1 地址线12
SPI-C 时钟
I/O
I
Σ-Δ1 通道3 数据输入
0，4，8，
GPIO53
I/O
通用输入/输出53
12
EQEP1I
EM1D31
EM2D15
SPISTEC
SD1_C3
1
2
3
6
7
I/O
I/O
I/O
I/O
I
增强型QEP1 索引
外部存储器接口1 数据线31
外部存储器接口2 数据线15
SPI-C 从器件发送使能
Σ-Δ1 通道3 时钟输入
P17
97
–
Copyright © 2022 Texas Instruments Incorporated
24
Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
终端
I/O/Z(1)
ZWT
焊球
编号
PTP
引脚
编号
PZP
引脚
编号
说明
多路复用
器位置
名称
0，4，8，
GPIO54
I/O
通用输入/输出54
12
SPISIMOA
EM1D30
EM2D14
EQEP2A
SCITXDB
SD1_D4
1
2
3
5
6
7
I/O
I/O
I/O
I
SPI-A 从器件输入，主器件输出
外部存储器接口1 数据线30
外部存储器接口2 数据线14
增强型QEP2 输入A
P18
P19
N16
N18
98
–
–
–
–
O
SCI-B 发送数据
I
Σ-Δ1 通道4 数据输入
0，4，8，
GPIO55
I/O
通用输入/输出55
12
SPISOMIA
EM1D29
EM2D13
EQEP2B
SCIRXDB
SD1_C4
1
2
3
5
6
7
I/O
SPI-A 从器件输出，主器件输入
外部存储器接口1 数据线29
外部存储器接口2 数据线13
增强型QEP2 输入B
I/O
100
101
102
I/O
I
I
I
SCI-B 接收数据
Σ-Δ1 通道4 时钟输入
0，4，8，
GPIO56
I/O
通用输入/输出56
12
SPICLKA
EM1D28
EM2D12
EQEP2S
SCITXDC
SD2_D1
1
2
3
5
6
7
I/O
I/O
I/O
I/O
O
SPI-A 时钟
外部存储器接口1 数据线28
外部内存接口2 数据线12
增强型QEP2 选通
SCI-C 发送数据
I
Σ-Δ2 通道1 数据输入
0，4，8，
GPIO57
I/O
通用输入/输出57
12
SPISTEA
EM1D27
EM2D11
EQEP2I
SCIRXDC
SD2_C1
1
2
3
5
6
7
I/O
I/O
I/O
I/O
I
SPI-A 从器件发送使能
外部存储器接口1 数据线27
外部存储器接口2 数据线11
增强型QEP2 索引
SCI-C 接收数据
I
Σ-Δ2 通道1 时钟输入
0，4，8，
GPIO58
I/O
通用输入/输出58
12
MCLKRA
1
2
I/O
I/O
I/O
O
McBSP-A 接收时钟
EM1D26
外部存储器接口1 数据线26
外部存储器接口2 数据线10
输出XBAR 的输出1
EM2D10
3
N17
103
52
OUTPUTXBAR1
SPICLKB
SD2_D2
5
6
I/O
I
SPI-B 时钟
7
Σ-Δ2 通道2 数据输入
SPI-A 从器件输入，主器件输出(2)
SPISIMOA
15
I/O
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
25
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
终端
I/O/Z(1)
ZWT
焊球
编号
PTP
引脚
编号
PZP
引脚
编号
说明
多路复用
器位置
名称
GPIO59
0，4，8，
通用输入/输出59(3)
I/O
12
MFSRA
EM1D25
EM2D9
1
2
I/O
I/O
I/O
O
McBSP-A 接收帧同步
外部存储器接口1 数据线25
外部存储器接口2 数据线9
输出XBAR 的输出2
3
M16
104
53
OUTPUTXBAR2
SPISTEB
5
6
I/O
I
SPI-B 从器件发送使能
SD2_C2
7
Σ-Δ2 通道2 时钟输入
SPI-A 从器件输出，主器件输入(2)
SPISOMIA
15
I/O
0，4，8，
GPIO60
I/O
通用输入/输出60
12
MCLKRB
EM1D24
1
2
I/O
I/O
I/O
O
McBSP-B 接收时钟
外部存储器接口1 数据线24
外部存储器接口2 数据线8
输出XBAR 的输出3
EM2D8
3
M17
105
54
OUTPUTXBAR3
SPISIMOB
SD2_D3
5
6
I/O
I
SPI-B 从器件输入，主器件输出
Σ-Δ2 通道3 数据输入
SPI-A 时钟(2)
7
SPICLKA
GPIO61
15
I/O
0，4，8，
通用输入/输出61(3)
I/O
12
MFSRB
1
2
I/O
I/O
I/O
O
McBSP-B 接收帧同步
EM1D23
外部存储器接口1 数据线23
外部存储器接口2 数据线7
输出XBAR 的输出4
EM2D7
3
L16
J17
J16
107
108
109
56
57
58
OUTPUTXBAR4
SPISOMIB
SD2_C3
5
6
I/O
I
SPI-B 从器件输出，主器件输入
Σ-Δ2 通道3 时钟输入
SPI-A 从器件发送使能(2)
7
SPISTEA
15
I/O
0，4，8，
GPIO62
I/O
通用输入/输出62
12
SCIRXDC
EM1D22
EM2D6
1
2
3
5
6
7
I
SCI-C 接收数据
I/O
外部存储器接口1 数据线22
外部存储器接口2 数据线6
增强型QEP3 输入A
CAN-A 接收
I/O
EQEP3A
CANRXA
SD2_D4
I
I
I
Σ-Δ2 通道4 数据输入
0，4，8，
GPIO63
I/O
通用输入/输出63
12
SCITXDC
EM1D21
EM2D5
1
2
O
I/O
I/O
I
SCI-C 发送数据
外部存储器接口1 数据线21
外部存储器接口2 数据线5
增强型QEP3 输入B
3
EQEP3B
CANTXA
SD2_C4
SPISIMOB
5
6
O
CAN-A 发送
7
I
Σ-Δ2 通道4 时钟输入
SPI-B 从器件输入，主器件输出(2)
15
I/O
Copyright © 2022 Texas Instruments Incorporated
26
Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
终端
I/O/Z(1)
ZWT
焊球
编号
PTP
引脚
编号
PZP
引脚
编号
说明
多路复用
器位置
名称
GPIO64
0，4，8，
通用输入/输出64(3)
I/O
12
EM1D20
EM2D4
2
3
I/O
I/O
I/O
I
外部存储器接口1 数据线20
外部内存接口2 数据线4
增强型QEP3 选通
L17
110
59
EQEP3S
SCIRXDA
SPISOMIB
5
6
SCI-A 接收数据
SPI-B 从器件输出，主器件输入(2)
15
I/O
0，4，8，
GPIO65
I/O
通用输入/输出65
12
EM1D19
EM2D3
2
3
I/O
I/O
I/O
O
外部存储器接口1 数据线19
外部内存接口2 数据线3
增强型QEP3 索引
SCI-A 发送数据
K16
111
60
EQEP3I
SCITXDA
SPICLKB
GPIO66
5
6
SPI-B 时钟(2)
15
I/O
0，4，8，
通用输入/输出66(3)
I/O
12
EM1D18
EM2D2
SDAB
2
3
I/O
I/O
外部存储器接口1 数据线18
外部内存接口2 数据线2
I2C-B 数据漏极开路双向端口
SPI-B 从器件发送使能(2)
K17
112
61
6
I/OD
I/O
SPISTEB
15
0，4，8，
GPIO67
I/O
通用输入/输出67
12
B19
C18
132
133
–
–
EM1D17
EM2D1
2
3
I/O
I/O
外部存储器接口1 数据线17
外部内存接口2 数据线1
0，4，8，
GPIO68
I/O
通用输入/输出68
12
EM1D16
EM2D0
2
3
I/O
I/O
外部存储器接口1 数据线16
外部内存接口2 数据线0
0，4，8，
GPIO69
I/O
通用输入/输出69
12
EM1D15
SCLB
2
6
I/O
I/OD
I/O
外部存储器接口1 数据线15
I2C-B 时钟漏极开路双向端口
SPI-C 从器件输入，主器件输出(2)
B18
A17
134
135
75
76
SPISIMOC
GPIO70
15
0，4，8，
通用输入/输出70(3)
I/O
12
EM1D14
2
5
I/O
I
外部存储器接口1 数据线14
CAN-A 接收
CANRXA
SCITXDB
SPISOMIC
6
O
SCI-B 发送数据
SPI-C 从器件输出，主器件输入(2)
15
I/O
0，4，8，
GPIO71
I/O
通用输入/输出71
12
EM1D13
CANTXA
SCIRXDB
SPICLKC
2
5
I/O
O
外部存储器接口1 数据线13
CAN-A 发送
B17
136
77
6
I
SCI-B 接收数据
SPI-C 时钟(2)
15
I/O
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
27
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
终端
I/O/Z(1)
ZWT
焊球
编号
PTP
引脚
编号
PZP
引脚
编号
说明
多路复用
器位置
名称
GPIO72
0，4，8，
通用输入/输出72。(3)这是出厂默认引导模式选择引脚1。
I/O
12
EM1D12
CANTXB
SCITXDC
SPISTEC
2
5
I/O
O
外部存储器接口1 数据线12
CAN-B 发送
B16
139
80
6
O
SCI-C 发送数据
SPI-C 从器件发送使能(2)
15
I/O
0，4，8，
GPIO73
I/O
通用输入/输出73
12
EM1D11
2
3
I/O
外部存储器接口1 数据线11
XCLKOUT
O/Z
外部时钟输出。此引脚从器件中输出所选时钟信号的分频
版本。使用CLKSRCCTL3.XCLKOUTSEL 位字段选择时
钟信号，而使用XCLKOUTDIVSEL.XCLKOUTDIV 位字段
选择分频比。
A16
140
81
CANRXB
SCIRXDC
5
6
I
I
CAN-B 接收
SCI-C 接收
0，4，8，
GPIO74
EM1D10
GPIO75
EM1D9
GPIO76
I/O
I/O
I/O
I/O
I/O
通用输入/输出74
12
C17
D16
141
142
–
–
2
外部存储器接口1 数据线10
通用输入/输出75
0，4，8，
12
2
外部存储器接口1 数据线9
通用输入/输出76
0，4，8，
12
C16
A15
B15
C15
D15
A14
143
144
145
146
148
149
–
–
82
EM1D8
2
6
I/O
O
外部存储器接口1 数据线8
SCI-D 发送数据
SCITXDD
0，4，8，
GPIO77
I/O
通用输入/输出77
12
EM1D7
2
6
I/O
I
外部存储器接口1 数据线7
SCI-D 接收数据
SCIRXDD
0，4，8，
GPIO78
I/O
通用输入/输出78
12
EM1D6
2
6
I/O
I
外部存储器接口1 数据线6
增强型QEP2 输入A
EQEP2A
0，4，8，
GPIO79
I/O
通用输入/输出79
12
–
–
–
EM1D5
2
6
I/O
I
外部存储器接口1 数据线5
增强型QEP2 输入B
EQEP2B
0，4，8，
GPIO80
I/O
通用输入/输出80
12
EM1D4
2
6
I/O
I/O
外部存储器接口1 数据线4
增强型QEP2 选通
EQEP2S
0，4，8，
GPIO81
I/O
通用输入/输出81
12
EM1D3
EQEP2I
2
6
I/O
I/O
外部存储器接口1 数据线3
增强型QEP2 索引
Copyright © 2022 Texas Instruments Incorporated
28
Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
终端
I/O/Z(1)
ZWT
焊球
编号
PTP
引脚
编号
PZP
引脚
编号
说明
多路复用
器位置
名称
0，4，8，
GPIO82
EM1D2
GPIO83
EM1D1
GPIO84
I/O
I/O
I/O
I/O
I/O
通用输入/输出82
12
B14
C14
150
151
–
–
2
外部存储器接口1 数据线2
通用输入/输出83
0，4，8，
12
2
外部存储器接口1 数据线1
0，4，8，
通用输入/输出84。这是出厂默认引导模式选择引脚0。
12
SCITXDA
MDXB
5
6
O
O
O
SCI-A 发送数据
A11
B11
154
155
85
86
McBSP-B 发送串行数据
McBSP-A 发送串行数据
MDXA
15
0，4，8，
GPIO85
I/O
通用输入/输出85
12
EM1D0
SCIRXDA
MDRB
2
5
I/O
外部存储器接口1 数据线0
SCI-A 接收数据
I
I
I
6
McBSP-B 接收串行数据
McBSP-A 接收串行数据
MDRA
15
0，4，8，
GPIO86
I/O
通用输入/输出86
12
EM1A13
EM1CAS
SCITXDB
MCLKXB
MCLKXA
2
3
O
O
外部存储器接口1 地址线13
外部存储器接口1 列地址选通
SCI-B 发送数据
C11
156
87
5
O
6
I/O
I/O
McBSP-B 发送时钟
15
McBSP-A 发送时钟
0，4，8，
GPIO87
I/O
通用输入/输出87
12
EM1A14
EM1RAS
SCIRXDB
MFSXB
2
3
O
O
外部存储器接口1 地址线14
外部存储器接口1 行地址选通
SCI-B 接收数据
D11
157
88
5
I
6
I/O
I/O
McBSP-B 发送帧同步
McBSP-A 发送帧同步
MFSXA
15
0，4，8，
GPIO88
I/O
通用输入/输出88
12
C6
D6
170
171
–
EM1A15
2
3
O
O
外部存储器接口1 地址线15
EM1DQM0
外部存储器接口1 字节0 的输入/输出掩码
0，4，8，
GPIO89
I/O
通用输入/输出89
12
EM1A16
2
3
6
O
O
O
外部存储器接口1 地址线16
外部内存接口1 字节1 的输入/输出掩码
SCI-C 发送数据
96
EM1DQM1
SCITXDC
0，4，8，
GPIO90
I/O
通用输入/输出90
12
EM1A17
2
3
6
O
O
I
外部存储器接口1 地址线17
外部存储器接口1 字节2 的输入/输出掩码
SCI-C 接收数据
A5
172
97
EM1DQM2
SCIRXDC
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
29
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
终端
I/O/Z(1)
ZWT
焊球
编号
PTP
引脚
编号
PZP
引脚
编号
说明
多路复用
器位置
名称
0，4，8，
GPIO91
I/O
通用输入/输出91
12
EM1A18
EM1DQM3
SDAA
2
3
6
O
O
外部存储器接口1 地址线18
B5
173
98
外部存储器接口1 字节3 的输入/输出掩码
I2C-A 数据漏极开路双向端口
I/OD
0，4，8，
GPIO92
I/O
通用输入/输出92
12
EM1A19
EM1BA1
SCLA
2
3
6
O
O
外部存储器接口1 地址线19
外部存储器接口1 存储库地址1
I2C-A 时钟漏极开路双向端口
A4
B4
174
175
99
I/OD
0，4，8，
GPIO93
I/O
通用输入/输出93
12
–
EM1BA0
3
6
O
O
外部存储器接口1 存储库地址0
SCI-D 发送数据
SCITXDD
0，4，8，
GPIO94
SCIRXDD
GPIO95
I/O
I
通用输入/输出94
SCI-D 接收数据
通用输入/输出95
12
A3
B3
176
–
–
6
0，4，8，
I/O
–
12
0，4，8，
GPIO96
I/O
通用输入/输出96
12
C3
A2
F1
G1
–
–
–
17
–
–
–
14
EM2DQM1
EQEP1A
3
5
O
I
外部存储器接口2 字节1 的输入/输出掩码
增强型QEP1 输入A
0，4，8，
GPIO97
I/O
通用输入/输出97
12
EM2DQM0
EQEP1B
3
5
O
I
外部存储器接口2 字节0 的输入/输出掩码
增强型QEP1 输入B
0，4，8，
GPIO98
I/O
通用输入/输出98
12
EM2A0
3
5
O
外部存储器接口2 地址线0
增强型QEP1 选通
EQEP1S
I/O
0，4，8，
GPIO99
I/O
通用输入/输出99
12
EM2A1
3
5
O
外部存储器接口2 地址线1
增强型QEP1 索引
EQEP1I
I/O
0，4，8，
GPIO100
I/O
通用输入/输出100
12
EM2A2
3
5
6
O
I
外部存储器接口2 地址线2
增强型QEP2 输入A
H1
H2
–
–
–
–
EQEP2A
SPISIMOC
I/O
SPI-C 从器件输入，主器件输出
0，4，8，
GPIO101
I/O
通用输入/输出101
12
EM2A3
3
5
6
O
I
外部存储器接口2 地址线3
增强型QEP2 输入B
EQEP2B
SPISOMIC
I/O
SPI-C 从器件输出，主器件输入
Copyright © 2022 Texas Instruments Incorporated
30
Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
终端
I/O/Z(1)
ZWT
焊球
编号
PTP
引脚
编号
PZP
引脚
编号
说明
多路复用
器位置
名称
0，4，8，
GPIO102
I/O
通用输入/输出102
12
EM2A4
3
5
6
O
外部存储器接口2 地址线4
增强型QEP2 选通
SPI-C 时钟
H3
J1
–
–
–
–
EQEP2S
SPICLKC
I/O
I/O
0，4，8，
GPIO103
I/O
通用输入/输出103
12
EM2A5
3
5
6
O
外部存储器接口2 地址线5
增强型QEP2 索引
EQEP2I
SPISTEC
I/O
I/O
SPI-C 从器件发送使能
0，4，8，
GPIO104
I/O
通用输入/输出104
12
SDAA
1
3
5
6
I/OD
I2C-A 数据开漏双向端口
外部存储器接口2 地址线6
增强型QEP3 输入A
SCI-D 发送数据
J2
–
–
EM2A6
EQEP3A
SCITXDD
O
I
O
0，4，8，
GPIO105
I/O
通用输入/输出105
12
SCLA
1
3
5
6
I/OD
I2C-A 时钟漏极开路双向端口
外部存储器接口2 地址线7
增强型QEP3 输入B
J3
–
–
EM2A7
EQEP3B
SCIRXDD
O
I
I
SCI-D 接收数据
0，4，8，
GPIO106
I/O
通用输入/输出106
12
EM2A8
3
5
6
O
I/O
O
外部存储器接口2 地址线8
增强型QEP3 选通
L2
L3
–
–
–
–
EQEP3S
SCITXDC
SCI-C 发送数据
0，4，8，
GPIO107
I/O
通用输入/输出107
12
EM2A9
3
5
6
O
I/O
I
外部存储器接口2 地址线9
增强型QEP3 索引
EQEP3I
SCIRXDC
SCI-C 接收数据
0，4，8，
GPIO108
EM2A10
GPIO109
EM2A11
GPIO110
EM2WAIT
GPIO111
EM2BA0
I/O
O
通用输入/输出108
12
L4
N2
M2
M4
–
–
–
–
–
–
–
–
3
外部存储器接口2 地址线10
通用输入/输出109
0，4，8，
I/O
O
12
3
外部存储器接口2 地址线11
通用输入/输出110
0，4，8，
I/O
I
12
3
外部存储器接口2 异步SRAM WAIT
通用输入/输出111
0，4，8，
I/O
O
12
3
外部存储器接口2 库地址0
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
31
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
终端
I/O/Z(1)
ZWT
焊球
编号
PTP
引脚
编号
PZP
引脚
编号
说明
多路复用
器位置
名称
0，4，8，
GPIO112
EM2BA1
GPIO113
EM2CAS
GPIO114
EM2RAS
GPIO115
EM2CS0
GPIO116
EM2CS2
GPIO117
I/O
O
通用输入/输出112
12
M3
N4
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
3
外部存储器接口2 库地址1
通用输入/输出113
0，4，8，
I/O
O
12
3
外部存储器接口2 列地址选通
通用输入/输出114
0，4，8，
I/O
O
12
N3
3
外部存储器接口2 行地址选通
通用输入/输出115
0，4，8，
I/O
O
12
V12
W10
U12
T12
T15
3
外部存储器接口2 芯片选择0
通用输入/输出116
0，4，8，
I/O
O
12
3
外部存储器接口2 芯片选择2
通用输入/输出117
0，4，8，
I/O
O
12
EM2SDCKE
GPIO118
EM2CLK
GPIO119
EM2RNW
GPIO120
3
外部存储器接口2 SDRAM 时钟使能
通用输入/输出118
0，4，8，
I/O
O
12
3
外部存储器接口2 时钟
通用输入/输出119
0，4，8，
I/O
O
12
3
外部存储器接口2 读/不写
通用输入/输出120
0，4，8，
I/O
12
U15
W16
T8
–
–
–
–
–
–
–
–
–
–
–
–
EM2WE
3
O
外部存储器接口2 写入使能
USB0PFLT
15
I/O
USB 外部稳压器电源故障指示器
0，4，8，
GPIO121
I/O
通用输入/输出121
12
EM2OE
3
O
外部存储器接口2 输出使能
USB 外部稳压器使能
USB0EPEN
15
I/O
0，4，8，
GPIO122
I/O
通用输入/输出122
12
SPISIMOC
SD1_D1
6
7
I/O
I
SPI-C 从器件输入，主器件输出
Σ-Δ1 通道1 数据输入
0，4，8，
GPIO123
I/O
通用输入/输出123
12
U8
SPISOMIC
SD1_C1
6
7
I/O
I
SPI-C 从器件输出，主器件输入
Σ-Δ1 通道1 时钟输入
0，4，8，
GPIO124
I/O
通用输入/输出124
12
V8
SPICLKC
SD1_D2
6
7
I/O
I
SPI-C 时钟
Σ-Δ1 通道2 数据输入
0，4，8，
GPIO125
I/O
通用输入/输出125
12
T9
SPISTEC
SD1_C2
6
7
I/O
I
SPI-C 从器件发送使能
Σ-Δ1 通道2 时钟输入
Copyright © 2022 Texas Instruments Incorporated
32
Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
终端
I/O/Z(1)
ZWT
焊球
编号
PTP
引脚
编号
PZP
引脚
编号
说明
多路复用
器位置
名称
0，4，8，
GPIO126
SD1_D3
GPIO127
SD1_C3
GPIO128
SD1_D4
GPIO129
SD1_C4
GPIO130
SD2_D1
GPIO131
SD2_C1
GPIO132
I/O
I
通用输入/输出126
12
U9
V9
–
–
–
–
–
–
–
–
–
–
–
–
–
–
7
Σ-Δ1 通道3 数据输入
通用输入/输出127
0，4，8，
I/O
I
12
7
Σ-Δ1 通道3 时钟输入
通用输入/输出128
0，4，8，
I/O
I
12
W9
7
Σ-Δ1 通道4 数据输入
通用输入/输出129
0，4，8，
I/O
I
12
T10
U10
V10
W18
7
Σ-Δ1 通道4 时钟输入
通用输入/输出130
0，4，8，
I/O
I
12
7
Σ-Δ2 通道1 数据输入
通用输入/输出131
0，4，8，
I/O
I
12
7
Σ-Δ2 通道1 时钟输入
通用输入/输出132
0，4，8，
I/O
12
SD2_D2
7
I
Σ-Δ2 通道2 数据输入
GPIO133/AUXCLKIN
0，4，8，
I/O
通用输入/输出133。此GPIO 引脚的AUXCLKIN 功能可
用于为辅助锁相环(AUXPLL) 提供单端3.3V 电平时钟信
号，其输出用于USB 模块。AUXCLKIN 时钟也可用于
CAN 模块。
12
G18
118
–
SD2_C2
GPIO134
SD2_D3
GPIO135
7
I
Σ-Δ2 通道2 时钟输入
通用输入/输出134
0，4，8，
I/O
I
12
V18
U18
–
–
–
–
7
Σ-Δ2 通道3 数据输入
通用输入/输出135
0，4，8，
I/O
12
SCITXDA
SD2_C3
6
7
O
I
SCI-A 发送数据
Σ-Δ2 通道3 时钟输入
0，4，8，
GPIO136
I/O
通用输入/输出136
12
T17
T18
–
–
–
–
SCIRXDA
SD2_D4
6
7
I
I
SCI-A 接收数据
Σ-Δ2 通道4 数据输入
0，4，8，
GPIO137
I/O
通用输入/输出137
12
SCITXDB
SD2_C4
6
7
O
I
SCI-B 发送数据
Σ-Δ2 通道4 时钟输入
0，4，8，
GPIO138
SCIRXDB
GPIO139
SCIRXDC
I/O
通用输入/输出138
SCI-B 接收数据
通用输入/输出139
SCI-C 接收数据
12
T19
N19
–
–
–
–
6
I
I/O
I
0，4，8，
12
6
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
33
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
终端
I/O/Z(1)
ZWT
焊球
编号
PTP
引脚
编号
PZP
引脚
编号
说明
多路复用
器位置
名称
0，4，8，
GPIO140
SCITXDC
GPIO141
SCIRXDD
GPIO142
SCITXDD
GPIO143
I/O
O
通用输入/输出140
SCI-C 发送数据
通用输入/输出141
SCI-D 接收数据
通用输入/输出142
SCI-D 发送数据
通用输入/输出143
12
M19
M18
L19
–
–
–
–
–
–
6
0，4，8，
I/O
I
12
6
0，4，8，
I/O
O
12
6
0，4，8，
F18
F17
I/O
–
–
–
–
12
0，4，8，
GPIO144
I/O
通用输入/输出144
通用输入/输出145
12
0，4，8，
GPIO145
EPWM1A
GPIO146
EPWM1B
GPIO147
EPWM2A
GPIO148
EPWM2B
GPIO149
EPWM3A
GPIO150
EPWM3B
GPIO151
EPWM4A
GPIO152
EPWM4B
GPIO153
EPWM5A
GPIO154
EPWM5B
GPIO155
EPWM6A
GPIO156
EPWM6B
I/O
O
12
E17
D18
D17
D14
A13
B13
C13
D13
A12
B12
C12
D12
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
1
增强型PWM1 输出A（支持HRPWM）
通用输入/输出146
0，4，8，
I/O
O
12
1
增强型PWM1 输出B（支持HRPWM）
通用输入/输出147
0，4，8，
I/O
O
12
1
增强型PWM2 输出A（支持HRPWM）
通用输入/输出148
0，4，8，
I/O
O
12
1
增强型PWM2 输出B（支持HRPWM）
通用输入/输出149
0，4，8，
I/O
O
12
1
增强型PWM3 输出A（支持HRPWM）
通用输入/输出150
0，4，8，
I/O
O
12
1
增强型PWM3 输出B（支持HRPWM）
通用输入/输出151
0，4，8，
I/O
O
12
1
增强型PWM4 输出A（支持HRPWM）
通用输入/输出152
0，4，8，
I/O
O
12
1
增强型PWM4 输出B（支持HRPWM）
通用输入/输出153
0，4，8，
I/O
O
12
1
增强型PWM5 输出A（支持HRPWM）
通用输入/输出154
0，4，8，
I/O
O
12
1
增强型PWM5 输出B（支持HRPWM）
通用输入/输出155
0，4，8，
I/O
O
12
1
增强型PWM6 输出A（支持HRPWM）
通用输入/输出156
0，4，8，
I/O
O
12
1
增强型PWM6 输出B（支持HRPWM）
Copyright © 2022 Texas Instruments Incorporated
34
Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
终端
I/O/Z(1)
ZWT
焊球
编号
PTP
引脚
编号
PZP
引脚
编号
说明
多路复用
器位置
名称
0，4，8，
GPIO157
EPWM7A
GPIO158
EPWM7B
GPIO159
EPWM8A
GPIO160
EPWM8B
GPIO161
EPWM9A
GPIO162
EPWM9B
GPIO163
EPWM10A
GPIO164
EPWM10B
GPIO165
EPWM11A
GPIO166
EPWM11B
GPIO167
EPWM12A
GPIO168
EPWM12B
I/O
O
通用输入/输出157
12
B10
C10
D10
B9
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
1
增强型PWM7 输出A（支持HRPWM）
通用输入/输出158
0，4，8，
I/O
O
12
1
增强型PWM7 输出B（支持HRPWM）
通用输入/输出159
0，4，8，
I/O
O
12
1
增强型PWM8 输出A（支持HRPWM）
通用输入/输出160
0，4，8，
I/O
O
12
1
增强型PWM8 输出B（支持HRPWM）
通用输入/输出161
0，4，8，
I/O
O
12
C9
D9
A8
1
增强型PWM9 输出A
通用输入/输出162
0，4，8，
I/O
O
12
1
增强型PWM9 输出B
通用输入/输出163
0，4，8，
I/O
O
12
1
增强型PWM10 输出A
通用输入/输出164
0，4，8，
I/O
O
12
B8
1
增强型PWM10 输出B
通用输入/输出165
0，4，8，
I/O
O
12
C5
D5
C4
D4
1
增强型PWM11 输出A
通用输入/输出166
0，4，8，
I/O
O
12
1
增强型PWM11 输出B
通用输入/输出167
0，4，8，
I/O
O
12
1
增强型PWM12 输出A
通用输入/输出168
0，4，8，
I/O
O
12
1
增强型PWM12 输出B
复位
器件复位（输入）和看门狗复位（输出）。器件具有内置
上电复位(POR) 电路。在上电条件下，此引脚由器件驱动
为低电平。外部电路也可能会驱动此引脚使器件复位生
效。当看门狗复位或NMI 看门狗复位时，此引脚也由
MCU 驱动为低电平。在看门狗复位期间，XRS 引脚在
512 个OSCCLK 周期的看门狗复位持续时间内被驱动为低
电平。应在XRS 和VDDIO 之间放置一个值为2.2kΩ至
10kΩ的电阻器。如果在XRS 和VSS 之间放置一个电容器
用于噪声滤除，则该电容器的值应为100nF 或更小。当看
门狗复位生效时，这些值允许看门狗在512 个OSCCLK
周期内正确地驱动XRS 引脚至VOL。此引脚的输出缓冲器
是一个具有内部上拉电阻器的漏极开路。如果此引脚由外
部器件驱动，则应使用漏极开路器件进行驱动。
XRS
F19
124
69
I/OD
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
35
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
终端
I/O/Z(1)
ZWT
焊球
编号
PTP
引脚
编号
PZP
引脚
编号
说明
多路复用
器位置
名称
时钟
片上晶体振荡器输入。为了使用此振荡器，必须在X1 和
X2 之间连接一个石英晶体。如果此引脚未使用，则必须被
连接至GND。
X1
G19
123
68
I
此引脚也可用于馈入单端3.3V 电平时钟。在这种情况下，
X2 无连接(NC)。
片上晶体振荡器输出。可连接在X1 和X2 之间连接一个石
英晶体。如果X2 未使用，则必须处于未连接状态。
X2
J19
H4
121
66
O
无连接
NC
无连接。BGA 焊球处于电气开路状态，未与裸片连接。
–
–
JTAG
TCK
TDI
V15
81
77
50
46
I
I
带有内部上拉电阻器的JTAG 测试时钟（请参阅节7.6）
带有内部上拉电阻器的JTAG 测试数据输入(TDI)。在
TCK 的上升沿上，TDI 被计时至所选择的寄存器中（指令
或数据）。
W13
JTAG 扫描输出，测试数据输出(TDO)。所选寄存器（指
令或数据）的内容在TCK 下降沿从TDO 移出。(3)
TDO
TMS
W15
W14
78
80
47
49
O/Z
I
带有内部上拉电阻器的JTAG 测试模式选择(TMS)。此串
行控制输入在TCK 上升沿被计时到TAP 控制器。
使用内部下拉电阻器进行JTAG 测试复位。驱动为高电平
时，TRST 使扫描系统控制器件的运行。如果此信号被驱
动至低电平，则此器件在功能模式下工作，且忽略测试复
位信号。注意：在器件正常工作期间，TRST 必须始终保
持低电平。此引脚上需要一个外部下拉电阻器。此电阻器
的阻值应该基于适用于该设计的调试程序Pod 的驱动强
度。一个2.2kΩ或更小阻值的电阻器一般可提供足够的保
护。电阻器的阻值特定于应用。TI 建议对每个目标板进行
验证，以确保调试程序和应用正确运行。此引脚具有一个
内部50ns（标称值）干扰滤波器。
TRST
V14
79
48
I
内部稳压器控制
64
具有内部下拉电阻的内部稳压器使能。内部VREG 不受支
VREGENZ
J18
119
I
持，必须禁用。将VREGENZ 连接至VDDIO
。
模拟、数字和I/O 电源
E9
E11
F9
16
21
16
39
45
63
71
78
84
89
95
–
–
–
–
–
61
F11
G14
G15
J14
J15
K5
76
117
126
137
153
158
169
–
1.2V 数字逻辑电源引脚。TI 建议在每个VDD 引脚附近放
置一个最小总电容值约为20uF 的去耦电容器。去耦电容
器的确切值应由您的系统电压调节解决方案确定。
VDD
K6
P10
P13
R10
R13
–
–
–
Copyright © 2022 Texas Instruments Incorporated
36
Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
终端
I/O/Z(1)
ZWT
焊球
编号
PTP
引脚
编号
PZP
引脚
编号
说明
多路复用
器位置
名称
R11
R12
P6
72
41
3.3V 闪存电源引脚。在每个引脚上放置一个最小值为
0.1µF 的去耦电容器。
VDD3VFL
–
36
–
18
38
2
3.3V 模拟电源引脚。在每个引脚上放置一个最小值为
2.2µF 且连接至VSSA 的去耦电容器。
VDDA
R6
54
A9
3
A18
B1
11
10
15
40
44
55
62
72
79
83
90
94
15
E7
20
E10
E13
E16
F4
26
62
68
75
F7
82
F10
F13
F16
G4
88
91
99
106
114
116
127
138
147
152
159
168
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
65
3.3V 数字I/O 电源引脚。在每个引脚上放置一个最小值为
0.1µF 的去耦电容器。去耦电容器的确切值应由您的系统
电压调节解决方案决定。
G5
VDDIO
G6
H5
H6
L14
L15
M1
M5
M6
N14
N15
P9
–
–
–
–
R9
–
V19
W8
H16
–
–
120
3.3V 片上晶体振荡器（X1 和X2）的电源引脚以及两个内
部零引脚振荡器(INTOSC)。在每个引脚上放置一个0.1µF
（最小值）的去耦电容器。
VDDOSC
H17
125
70
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
37
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
终端
I/O/Z(1)
ZWT
焊球
编号
PTP
引脚
编号
PZP
引脚
编号
说明
多路复用
器位置
名称
A1
A10
A19
E5
E6
E8
E12
E14
E15
F5
F6
F8
F12
F14
F15
G16
G17
H8
H9
H10
H11
H12
H14
H15
J5
PWR
焊盘
PWR
焊盘
器件接地。对于四通道扁平封装(QFP)，必须将封装底部
的PowerPAD 焊接到PCB 的接地层。
VSS
J6
J8
J9
J10
J11
J12
K8
K9
K10
K11
K12
K14
K15
L5
L6
L8
L9
Copyright © 2022 Texas Instruments Incorporated
38
Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
终端
I/O/Z(1)
ZWT
焊球
编号
PTP
引脚
编号
PZP
引脚
编号
说明
多路复用
器位置
名称
L10
L11
L12
L18
M8
M9
M10
M11
M12
M14
M15
N1
N5
PWR
焊盘
PWR
焊盘
器件接地。对于四通道扁平封装(QFP)，必须将封装底部
的PowerPAD 焊接到PCB 的接地层。
VSS
N6
P7
P8
P11
P12
P14
P15
R7
R8
R14
R15
W7
W19
H18
122
67
晶体振荡器（X1 和X2）接地引脚。使用外部晶体时，请
勿将此引脚连接至电路板接地，相反，将其连接至外部晶
体振荡器电路的接地基准。
VSSOSC
H19
–
–
如果未使用外部晶体，则此引脚可以连接至电路板接地。
P1
P5
R5
V7
W1
34
52
–
–
–
17
35
36
–
–
模拟接地。
在PZP 封装上，引脚17 双键连接至VSSA 和VREFLOA
此引脚必须连接至VSSA
VSSA
。
。
特殊功能
ERRORSTS
U19
92
O
–
错误状态输出。此引脚有内部下拉电阻器。
测试引脚
FLT1
FLT2
W12
V13
73
74
42
43
I/O
I/O
闪存测试引脚1。为TI 预留。必须保持未连接状态。
闪存测试引脚2。为TI 预留。必须保持未连接状态。
(1) I = 输入，O = 输出，OD = 漏极开路，Z = 高阻抗
(2) 支持高速SPI 的GPIO 多路复用器选项。在高速模式下使用SPI 时（在SPICCR 中，HS_MODE = 1），需要使用此引脚多路复用器选
项。在高速模式下未使用SPI 时（在SPICCR 中，HS_MODE = 0），此多路复用器选项仍然可用。
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
39
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
(3) 此引脚的输出阻抗可低至22Ω。根据系统PCB 特征，此输出可以具有快速边沿和振铃。如果这是个问题，用户应采取预防措施，例如
增加一个39Ω（容差为10%）串联终端电阻器或实现一些其他终端方案。还建议使用提供的IBIS 模型对系统级信号进行完整性分析。
如果此引脚用于输入功能，则不需要终端。
6.3 带有内部上拉和下拉的引脚
器件上的某些引脚具有内部上拉或下拉。表6-1 列出了拉动方向及其活动时间。默认情况下，GPIO 引脚的上拉被
禁用，可以通过软件启用。为了避免任何浮动的未绑定输入，引导 ROM 将在特定封装中对未绑定的 GPIO 引脚
启用内部上拉。表6-1 中提到的带有上拉和下拉的其他引脚始终处于打开状态且无法被禁用。
表6-1. 带有内部上拉和下拉的引脚
复位
(XRS = 0)
引脚
器件引导
应用软件
禁用上拉(1)
下拉有效
GPIOx
TRST
禁用上拉
上拉使能由应用定义
TCK
上拉有效
TMS
上拉有效
TDI
上拉有效
XRS
上拉有效
VREGENZ
ERRORSTS
其他引脚
下拉有效
下拉有效
上拉或下拉未存在
(1) 给定封装中未绑定的引脚将具有由引导ROM 启用内部上拉。
Copyright © 2022 Texas Instruments Incorporated
40
Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
6.4 引脚多路复用
6.4.1 GPIO 多路复用引脚
表 6-2 显示了 GPIO 多路复用引脚。每个引脚默认具有 GPIO 功能，可以通过设置 GPyGMUXn.GPIOz 和
GPyMUXn.GPIOz 寄存器位来选择辅助功能。GPyGMUXn 寄存器应在 GPyMUXn 之前配置，以避免交替的多路
复用选择对GPIO 产生瞬时脉冲。未显示栏和空白单元格保留为GPIO 多路复用器设置。
表6-2. GPIO 多路复用引脚
GPIO 多路复用器选择(1) (2)
0，4，8，
1
2
3
5
6
7
15
GPIO 索引
12
GPyGMUXn.
GPIOz =
00b，01b，
10b，11b
00b
10b
01b
11b
11b
GPyMUXn.
GPIOz =
00b
01b
11b
01b
10b
11b
GPIO0
EPWM1A (O)
EPWM1B (O)
EPWM2A (O)
EPWM2B (O)
EPWM3A (O)
EPWM3B (O)
EPWM4A (O)
EPWM4B (O)
EPWM5A (O)
EPWM5B (O)
EPWM6A (O)
EPWM6B (O)
EPWM7A (O)
EPWM7B (O)
EPWM8A (O)
EPWM8B (O)
SPISIMOA (I/O)
SPISOMIA (I/O)
SPICLKA (I/O)
SPISTEA (I/O)
EQEP1A (I)
SDAA (I/OD)
SCLA (I/OD)
SDAB (I/OD)
SCLB (I/OD)
CANTXA (O)
CANRXA (I)
CANTXB (O)
CANRXB (I)
SCITXDA (O)
SCIRXDA (I)
SCITXDB (O)
SCIRXDB (I)
SCITXDC (O)
SCIRXDC (I)
GPIO1
MFSRB (I/O)
MCLKRB (I/O)
GPIO2
OUTPUTXBAR1 (O)
OUTPUTXBAR2 (O)
OUTPUTXBAR3 (O)
GPIO3
OUTPUTXBAR2 (O)
MFSRA (I/O)
GPIO4
GPIO5
OUTPUTXBAR3 (O)
GPIO6
OUTPUTXBAR4 (O) EXTSYNCOUT (O)
EQEP3A (I)
EQEP3B (I)
EQEP3S (I/O)
EQEP3I (I/O)
EQEP1A (I)
EQEP1B (I)
EQEP1S (I/O)
EQEP1I (I/O)
GPIO7
MCLKRA (I/O)
CANTXB (O)
SCITXDB (O)
CANRXB (I)
SCIRXDB (I)
CANTXB (O)
CANRXB (I)
SCITXDB (O)
SCIRXDB (I)
CANTXB (O)
CANRXB (I)
SCITXDB (O)
SCIRXDB (I)
MDXA (O)
OUTPUTXBAR5 (O)
ADCSOCAO (O)
OUTPUTXBAR6 (O)
ADCSOCBO (O)
OUTPUTXBAR7 (O)
MDXB (O)
GPIO8
GPIO9
GPIO10
GPIO11
GPIO12
GPIO13
GPIO14
GPIO15
GPIO16
GPIO17
GPIO18
GPIO19
GPIO20
GPIO21
GPIO22
GPIO23
GPIO24
GPIO25
GPIO26
GPIO27
GPIO28
GPIO29
GPIO30
GPIO31
GPIO32
GPIO33
GPIO34
GPIO35
GPIO36
GPIO37
GPIO38
GPIO39
GPIO40
GPIO41
GPIO42
UPP-WAIT (I/O)
UPP-START (I/O)
UPP-ENA (I/O)
UPP-D7 (I/O)
UPP-D6 (I/O)
UPP-D5 (I/O)
UPP-D4 (I/O)
UPP-D3 (I/O)
UPP-D2 (I/O)
UPP-D1 (I/O)
UPP-D0 (I/O)
UPP-CLK (I/O)
MDRB (I)
MCLKXB (I/O)
MFSXB (I/O)
OUTPUTXBAR3 (O)
OUTPUTXBAR4 (O)
OUTPUTXBAR7 (O)
OUTPUTXBAR8 (O)
CANRXA (I)
EPWM9A (O)
EPWM9B (O)
EPWM10A (O)
EPWM10B (O)
EPWM11A (O)
EPWM11B (O)
EPWM12A (O)
EPWM12B (O)
SD1_D1 (I)
SD1_C1 (I)
SD1_D2 (I)
SD1_C2 (I)
SD1_D3 (I)
SD1_C3 (I)
SD1_D4 (I)
SD1_C4 (I)
SD2_D1 (I)
SD2_C1 (I)
SD2_D2 (I)
SD2_C2 (I)
SD2_D3 (I)
SD2_C3 (I)
SD2_D4 (I)
SD2_C4 (I)
CANTXA (O)
CANTXB (O)
EQEP1B (I)
MDRA (I)
CANRXB (I)
EQEP1S (I/O)
EQEP1I (I/O)
MCLKXA (I/O)
MFSXA (I/O)
EQEP2A (I)
EQEP2B (I)
EQEP2I (I/O)
EQEP2S (I/O)
EM1CS4 (O)
EM1SDCKE (O)
EM1CLK (O)
EM1WE (O)
EM1CS0 (O)
EM1RNW (O)
EM1CS2 (O)
EM1CS3 (O)
EM1WAIT (I)
EM1OE (O)
EM1A0 (O)
SCITXDB (O)
SCIRXDB (I)
SPICLKB (I/O)
SPISTEB (I/O)
SPISIMOB (I/O)
SPISOMIB (I/O)
SPICLKB (I/O)
SPISTEB (I/O)
EQEP3A (I)
OUTPUTXBAR1 (O)
OUTPUTXBAR2 (O)
OUTPUTXBAR3 (O)
OUTPUTXBAR4 (O)
SCIRXDA (I)
MDXB (O)
MDRB (I)
MCLKXB (I/O)
MFSXB (I/O)
OUTPUTXBAR3 (O)
OUTPUTXBAR4 (O)
OUTPUTXBAR5 (O)
OUTPUTXBAR6 (O)
OUTPUTXBAR7 (O)
OUTPUTXBAR8 (O)
SCITXDA (O)
CANRXA (I)
EQEP3B (I)
EQEP3S (I/O)
EQEP3I (I/O)
CANTXA (O)
SDAA (I/OD)
SCLA (I/OD)
OUTPUTXBAR1 (O)
SCIRXDA (I)
SDAB (I/OD)
SCLB (I/OD)
CANRXA (I)
CANTXA (O)
CANTXB (O)
CANRXB (I)
SDAB (I/OD)
SCLB (I/OD)
SDAA (I/OD)
SCITXDA (O)
OUTPUTXBAR2 (O)
SCITXDC (O)
SCIRXDC (I)
EM1A1 (O)
EM1A2 (O)
EM1A3 (O)
SCITXDA (O)
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
41
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
表6-2. GPIO 多路复用引脚(continued)
GPIO 多路复用器选择(1) (2)
0，4，8，
1
2
3
5
6
7
15
GPIO 索引
12
GPyGMUXn.
GPIOz =
00b，01b，
10b，11b
00b
10b
01b
11b
11b
GPyMUXn.
GPIOz =
00b
01b
11b
01b
10b
11b
GPIO43
GPIO44
GPIO45
GPIO46
GPIO47
GPIO48
GPIO49
GPIO50
GPIO51
GPIO52
GPIO53
GPIO54
GPIO55
GPIO56
GPIO57
GPIO58
GPIO59
GPIO60
GPIO61
GPIO62
GPIO63
GPIO64
GPIO65
GPIO66
GPIO67
GPIO68
GPIO69
GPIO70
GPIO71
GPIO72
GPIO73
GPIO74
GPIO75
GPIO76
GPIO77
GPIO78
GPIO79
GPIO80
GPIO81
GPIO82
GPIO83
GPIO84
GPIO85
GPIO86
GPIO87
GPIO88
GPIO89
GPIO90
GPIO91
GPIO92
SCLA (I/OD)
SCIRXDA (I)
EM1A4 (O)
EM1A5 (O)
EM1A6 (O)
SCIRXDD (I)
SCITXDD (O)
SCITXDA (O)
SCIRXDA (I)
EM1A7 (O)
OUTPUTXBAR3 (O)
OUTPUTXBAR4 (O)
EQEP1A (I)
EM1A8 (O)
SD1_D1 (I)
SD1_C1 (I)
SD1_D2 (I)
SD1_C2 (I)
SD1_D3 (I)
SD1_C3 (I)
SD1_D4 (I)
SD1_C4 (I)
SD2_D1 (I)
SD2_C1 (I)
SD2_D2 (I)
SD2_C2 (I)
SD2_D3 (I)
SD2_C3 (I)
SD2_D4 (I)
SD2_C4 (I)
EM1A9 (O)
EM1A10 (O)
EM1A11 (O)
EM1A12 (O)
EM1D31 (I/O)
EM1D30 (I/O)
EM1D29 (I/O)
EM1D28 (I/O)
EM1D27 (I/O)
EM1D26 (I/O)
EM1D25 (I/O)
EM1D24 (I/O)
EM1D23 (I/O)
EM1D22 (I/O)
EM1D21 (I/O)
EM1D20 (I/O)
EM1D19 (I/O)
EM1D18 (I/O)
EM1D17 (I/O)
EM1D16 (I/O)
EM1D15 (I/O)
EM1D14 (I/O)
EM1D13 (I/O)
EM1D12 (I/O)
EM1D11 (I/O)
EM1D10 (I/O)
EM1D9 (I/O)
EM1D8 (I/O)
EM1D7 (I/O)
EM1D6 (I/O)
EM1D5 (I/O)
EM1D4 (I/O)
EM1D3 (I/O)
EM1D2 (I/O)
EM1D1 (I/O)
SPISIMOC (I/O)
SPISOMIC (I/O)
SPICLKC (I/O)
SPISTEC (I/O)
SCITXDB (O)
SCIRXDB (I)
EQEP1B (I)
EQEP1S (I/O)
EQEP1I (I/O)
EM2D15 (I/O)
EM2D14 (I/O)
EM2D13 (I/O)
EM2D12 (I/O)
EM2D11 (I/O)
EM2D10 (I/O)
EM2D9 (I/O)
EM2D8 (I/O)
EM2D7 (I/O)
EM2D6 (I/O)
EM2D5 (I/O)
EM2D4 (I/O)
EM2D3 (I/O)
EM2D2 (I/O)
EM2D1 (I/O)
EM2D0 (I/O)
SPISIMOA (I/O)
SPISOMIA (I/O)
SPICLKA (I/O)
SPISTEA (I/O)
MCLKRA (I/O)
MFSRA (I/O)
EQEP2A (I)
EQEP2B (I)
EQEP2S (I/O)
SCITXDC (O)
SCIRXDC (I)
SPICLKB (I/O)
SPISTEB (I/O)
SPISIMOB (I/O)
SPISOMIB (I/O)
CANRXA (I)
EQEP2I (I/O)
OUTPUTXBAR1 (O)
OUTPUTXBAR2 (O)
OUTPUTXBAR3 (O)
OUTPUTXBAR4 (O)
EQEP3A (I)
SPISIMOA(3) (I/O)
SPISOMIA(3) (I/O)
SPICLKA(3) (I/O)
SPISTEA (3) (I/O)
MCLKRB (I/O)
MFSRB (I/O)
SCIRXDC (I)
SCITXDC (O)
EQEP3B (I)
CANTXA (O)
SCIRXDA (I)
SPISIMOB(3) (I/O)
SPISOMIB(3) (I/O)
SPICLKB(3) (I/O)
SPISTEB (3) (I/O)
EQEP3S (I/O)
EQEP3I (I/O)
SCITXDA (O)
SDAB (I/OD)
SCLB (I/OD)
SCITXDB (O)
SCIRXDB (I)
SCITXDC (O)
SCIRXDC (I)
SPISIMOC(3) (I/O)
SPISOMIC(3) (I/O)
SPICLKC(3) (I/O)
SPISTEC (3) (I/O)
CANRXA (I)
CANTXA (O)
CANTXB (O)
CANRXB (I)
XCLKOUT (O)
SCITXDD (O)
SCIRXDD (I)
EQEP2A (I)
EQEP2B (I)
EQEP2S (I/O)
EQEP2I (I/O)
SCITXDA (O)
SCIRXDA (I)
SCITXDB (O)
SCIRXDB (I)
MDXB (O)
MDRB (I)
MDXA (O)
MDRA (I)
EM1D0 (I/O)
EM1A13 (O)
EM1A14 (O)
EM1A15 (O)
EM1A16 (O)
EM1A17 (O)
EM1A18 (O)
EM1A19 (O)
EM1CAS (O)
EM1RAS (O)
EM1DQM0 (O)
EM1DQM1 (O)
EM1DQM2 (O)
EM1DQM3 (O)
EM1BA1 (O)
MCLKXB (I/O)
MFSXB (I/O)
MCLKXA (I/O)
MFSXA (I/O)
SCITXDC (O)
SCIRXDC (I)
SDAA (I/OD)
SCLA (I/OD)
Copyright © 2022 Texas Instruments Incorporated
42
Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
表6-2. GPIO 多路复用引脚(continued)
GPIO 多路复用器选择(1) (2)
0，4，8，
1
2
3
5
6
7
15
GPIO 索引
12
GPyGMUXn.
GPIOz =
00b，01b，
10b，11b
00b
10b
01b
11b
11b
GPyMUXn.
GPIOz =
00b
01b
11b
01b
10b
11b
GPIO93
EM1BA0 (O)
SCITXDD (O)
SCIRXDD (I)
GPIO94
GPIO95
GPIO96
EM2DQM1 (O)
EM2DQM0 (O)
EM2A0 (O)
EQEP1A (I)
EQEP1B (I)
EQEP1S (I/O)
EQEP1I (I/O)
EQEP2A (I)
EQEP2B (I)
EQEP2S (I/O)
EQEP2I (I/O)
EQEP3A (I)
EQEP3B (I)
EQEP3S (I/O)
EQEP3I (I/O)
GPIO97
GPIO98
GPIO99
EM2A1 (O)
GPIO100
GPIO101
GPIO102
GPIO103
GPIO104
GPIO105
GPIO106
GPIO107
GPIO108
GPIO109
GPIO110
GPIO111
GPIO112
GPIO113
GPIO114
GPIO115
GPIO116
GPIO117
GPIO118
GPIO119
GPIO120
GPIO121
GPIO122
GPIO123
GPIO124
GPIO125
GPIO126
GPIO127
GPIO128
GPIO129
GPIO130
GPIO131
GPIO132
EM2A2 (O)
SPISIMOC (I/O)
SPISOMIC (I/O)
SPICLKC (I/O)
SPISTEC (I/O)
SCITXDD (O)
SCIRXDD (I)
EM2A3 (O)
EM2A4 (O)
EM2A5 (O)
SDAA (I/OD)
SCLA (I/OD)
EM2A6 (O)
EM2A7 (O)
EM2A8 (O)
SCITXDC (O)
SCIRXDC (I)
EM2A9 (O)
EM2A10 (O)
EM2A11 (O)
EM2WAIT (I)
EM2BA0 (O)
EM2BA1 (O)
EM2CAS (O)
EM2RAS (O)
EM2CS0 (O)
EM2CS2 (O)
EM2SDCKE (O)
EM2CLK (O)
EM2RNW (O)
EM2WE (O)
EM2OE (O)
USB0PFLT
USB0EPEN
SPISIMOC (I/O)
SPISOMIC (I/O)
SPICLKC (I/O)
SPISTEC (I/O)
SD1_D1 (I)
SD1_C1 (I)
SD1_D2 (I)
SD1_C2 (I)
SD1_D3 (I)
SD1_C3 (I)
SD1_D4 (I)
SD1_C4 (I)
SD2_D1 (I)
SD2_C1 (I)
SD2_D2 (I)
GPIO133/
AUXCLKIN
SD2_C2 (I)
GPIO134
GPIO135
GPIO136
GPIO137
GPIO138
GPIO139
GPIO140
GPIO141
SD2_D3 (I)
SD2_C3 (I)
SD2_D4 (I)
SD2_C4 (I)
SCITXDA (O)
SCIRXDA (I)
SCITXDB (O)
SCIRXDB (I)
SCIRXDC (I)
SCITXDC (O)
SCIRXDD (I)
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
43
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
表6-2. GPIO 多路复用引脚(continued)
GPIO 多路复用器选择(1) (2)
0，4，8，
1
2
3
5
6
7
15
GPIO 索引
12
GPyGMUXn.
GPIOz =
00b，01b，
10b，11b
00b
10b
01b
11b
11b
GPyMUXn.
GPIOz =
00b
01b
11b
01b
10b
11b
GPIO142
GPIO143
GPIO144
GPIO145
GPIO146
GPIO147
GPIO148
GPIO149
GPIO150
GPIO151
GPIO152
GPIO153
GPIO154
GPIO155
GPIO156
GPIO157
GPIO158
GPIO159
GPIO160
GPIO161
GPIO162
GPIO163
GPIO164
GPIO165
GPIO166
GPIO167
GPIO168
SCITXDD (O)
EPWM1A (O)
EPWM1B (O)
EPWM2A (O)
EPWM2B (O)
EPWM3A (O)
EPWM3B (O)
EPWM4A (O)
EPWM4B (O)
EPWM5A (O)
EPWM5B (O)
EPWM6A (O)
EPWM6B (O)
EPWM7A (O)
EPWM7B (O)
EPWM8A (O)
EPWM8B (O)
EPWM9A (O)
EPWM9B (O)
EPWM10A (O)
EPWM10B (O)
EPWM11A (O)
EPWM11B (O)
EPWM12A (O)
EPWM12B (O)
(1) I = 输入，O = 输出，OD = 漏极开路
(2) 保留9、10、11、13 和14 的GPIO 索引设置。
(3) 支持高速SPI 的GPIO 多路复用器选项。在高速模式下使用SPI 时（在SPICCR 中，HS_MODE = 1），需要使用此引脚多路复用器选
项。在高速模式下未使用SPI 时（在SPICCR 中，HS_MODE = 0），此多路复用器选项仍然可用。
Copyright © 2022 Texas Instruments Incorporated
44
Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
6.4.2 输入X-BAR
输入 X-BAR 用于将任何 GPIO 输入路由到 ADC、eCAP 和 ePWM 外设以及外部中断 (XINT)（参阅图 6-7）。表
6-3 显示了输入 X-BAR 目标。有关配置输入 X-BAR 的详细信息，请参阅 TMS320F2837xS 微控制器技术参考手
册的“交叉开关(X-BAR)”一章。
INPUT7
INPUT8
INPUT9
INPUT10
eCAP1
eCAP2
eCAP3
eCAP4
eCAP5
eCAP6
GPIO0
GPIOx
Asynchronous
Synchronous
Sync. + Qual.
Input X-BAR
INPUT11
INPUT12
TZ1,TRIP1
TZ2,TRIP2
TZ3,TRIP3
XINT5
XINT4
XINT3
XINT2
XINT1
CPU PIE
CLA
TRIP4
TRIP5
ePWM
Modules
TRIP7
TRIP8
TRIP9
TRIP10
TRIP11
TRIP12
ePWM
X-BAR
TRIP6
ADCEXTSOC
ADC
EXTSYNCIN1
EXTSYNCIN2
ePWM and eCAP
Sync Chain
Output X-BAR
图6-7. 输入X-BAR
表6-3. 输入X-BAR 目标
目标
输入
输入1
输入2
输入3
输入4
输入5
输入6
输入7
输入8
输入9
输入10
输入11
输入12
输入13
输入14
EPWM[TZ1,TRIP1]、EPWM X-BAR、输出X-BAR
EPWM[TZ2,TRIP2]、EPWM X-BAR、输出X-BAR
EPWM[TZ3,TRIP3]、EPWM X-BAR、输出X-BAR
XINT1、EPWM X-BAR、输出X-BAR
XINT2、ADCEXTSOC、EXTSYNCIN1、EPWM X-BAR、输出X-BAR
XINT3、EPWM[TRIP6]、EXTSYNCIN2、EPWM X-BAR、输出X-BAR
ECAP1
ECAP2
ECAP3
ECAP4
ECAP5
ECAP6
XINT4
XINT5
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
45
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
6.4.3 输出X-BAR 和ePWM X-BAR
输出 X-BAR 有 8 个输出，可以在 GPIO 多路复用器上选择为 OUTPUTXBARx。ePWM X-BAR 有 8 个输出，与
ePWM 的 TRIPx 输入相连。输出 X-BAR 和 ePWM X-BAR 的源如图 6-8 所示。有关输出 X-BAR 和 ePWM X-
BAR 的详细信息，请参阅TMS320F2837xS 微控制器技术参考手册的“交叉开关(X-BAR)”一章。
CTRIPOUTH
CTRIPOUTL
(Output X-BAR only)
CMPSSx
CTRIPH
CTRIPL
(ePWM X-BAR only)
ePWM and eCAP
Sync
EXTSYNCOUT
OUTPUT1
OUTPUT2
ADCSOCAO
Select Ckt
OUTPUT3
OUTPUT4
ADCSOCAO
GPIO
Mux
Output
X-BAR
OUTPUT5
OUTPUT6
OUTPUT7
OUTPUT8
ADCSOCBO
Select Ckt
ADCSOCBO
ECAPxOUT
eCAPx
ADCx
EVT1
EVT2
EVT3
EVT4
TRIP4
TRIP5
TRIP7
TRIP8
TRIP9
TRIP10
TRIP11
TRIP12
All
ePWM
Modules
ePWM
X-BAR
INPUT1
INPUT2
INPUT3
INPUT4
INPUT5
INPUT6
Input X-Bar
OTHER DESTINATIONS
(see Input X-BAR)
X-BAR Flags
(shared)
FLT1.COMPH
FLT1.COMPL
SDFMx
FLT4.COMPH
FLT4.COMPL
图6-8. 输出X-BAR 和ePWM X-BAR
Copyright © 2022 Texas Instruments Incorporated
46
Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
6.4.4 USB 引脚多路复用
表6-4 显示了备用USB 功能映射的分配。可通过GPBAMSEL 寄存器对它们进行配置。
表6-4. 备用USB 功能
GPIO
GPBAMSEL 设置
GPBAMSEL[10] = 1b
GPBAMSEL[11] = 1b
USB 功能
USB0DM
USB0DP
GPIO42
GPIO43
6.4.5 高速SPI 引脚多路复用
该器件上的 SPI 模块具有高速模式。为了实现尽可能高的速度，在每个 SPI 的单一 GPIO 多路复用器选项上使用
了特殊的GPIO 配置。在未处于高速模式(HS_MODE=0) 下，SPI 也可以使用这些GPIO 。
如需选择启用SPI 高速模式的多路复用器选项，请配置GPyGMUX 和GPyMUX 寄存器，如表6-5 所示。
表6-5. 高速SPI 的GPIO 配置
GPIO
SPI 信号
多路复用器配置
SPIA
SPIB
SPIC
GPIO58
GPIO59
GPIO60
GPIO61
SPISIMOA
SPISOMIA
SPICLKA
SPISTEA
GPBGMUX2[21:20]=11b
GPBMUX2[21:20]=11b
GPBMUX2[23:22]=11b
GPBMUX2[25:24]=11b
GPBMUX2[27:26]=11b
GPBGMUX2[23:22]=11b
GPBGMUX2[25:24]=11b
GPBGMUX2[27:26]=11b
GPIO63
GPIO64
GPIO65
GPIO66
SPISIMOB
SPISOMIB
SPICLKB
SPISTEB
GPBGMUX2[31:30]=11b
GPCGMUX1[1:0]=11b
GPCGMUX1[3:2]=11b
GPCGMUX1[5:4]=11b
GPBMUX2[31:30]=11b
GPCMUX1[1:0]=11b
GPCMUX1[3:2]=11b
GPCMUX1[5:4]=11b
GPIO69
GPIO70
GPIO71
GPIO72
SPISIMOC
SPISOMIC
SPICLKC
SPISTEC
GPCGMUX1[11:10]=11b
GPCGMUX1[13:12]=11b
GPCGMUX1[15:14]=11b
GPCGMUX1[17:16]=11b
GPCMUX1[11:10]=11b
GPCMUX1[13:12]=11b
GPCMUX1[15:14]=11b
GPCMUX1[17:16]=11b
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
47
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
6.5 未使用引脚的连接
对于不需要使用器件所有功能的应用，表 6-6 列出了对任何未使用引脚的可接受条件。当表 6-6 中列出了多个选
项，则任何选项都可接受。表6-6 中未列的引脚必须根据节6.2.1 进行连接。
表6-6. 未使用引脚的连接
可接受的做法
信号名称
模拟
VREFHIx
连接至VDDA
连接至VSSA
VREFLOx
• 无连接
ADCINx
• 连接至VSSA
数字
• 无连接（启用内部上拉的输入模式）
• 无连接（禁用内部上拉的输出模式）
GPIOx
• 上拉或下拉电阻器（任意值电阻器，输入模式，禁用内部上拉）
X1
X2
连接至VSS
无连接
• 无连接
TCK
TDI
• 上拉电阻器
• 无连接
• 上拉电阻器
TDO
无连接
TMS
无连接
TRST
下拉电阻器（2.2kΩ或更小）
VREGENZ
ERRORSTS
FLT1
连接至VDDIO。不支持VREG。
无连接
无连接
FLT2
无连接
电源和接地
VDD
所有VDD 引脚必须按照节6.2.1 所述进行连接。
VDDA
如果未使用专用模拟电源，则连接到VDDIO
。
VDDIO
VDD3VFL
VDDOSC
VSS
所有VDDIO 引脚必须按照节6.2.1 所述进行连接。
必须连接到VDDIO
必须连接到VDDIO
所有VSS 引脚必须连接到电路板接地。
如果未使用专用模拟接地，则连接到VSS。
如果未使用外部晶体，则该引脚必须连接到电路板接地。
VSSA
VSSOSC
Copyright © 2022 Texas Instruments Incorporated
48
Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
7 规格
7.1 绝对最大额定值
在自然通风条件下的工作温度范围内测得（除非另有说明）
最大值(1) (2)
最小值
-0.3
-0.3
-0.3
-0.3
-0.3
-0.3
-0.3
单位
4.6
4.6
4.6
1.5
4.6
4.6
4.6
VDDIO，以VSS 为基准
VDD3VFL，以VSS 为基准
V
电源电压
VDDOSC，以VSS 为基准
VDD，以VSS 为基准
V
V
V
VDDA，以VSSA 为基准
模拟电压
VIN (3.3V)
VO
输入电压
输出电压
数字/模拟输入（每引脚），IIK
（VIN < VSS/VSSA 或VIN > VDDIO/VDDA
-20
-20
20
20
(3)
）
）
mA
输入钳位电流
所有输入的总计，IIKTOTAL
（VIN < VSS/VSSA 或VIN > VDDIO/VDDA
-20
-40
20
125
150
150
mA
°C
°C
°C
数字输出（每引脚），IOUT
输出电流
大气温度
工作结温
存储温度(4)
TA
TJ
-40
Tstg
–65
(1) 超出“绝对最大额定值”下列出的压力可能会对器件造成永久损坏。这些只是应力额定值，并不意味着在这些额定值下或者任何其他超
过节7.4 中所标明的条件下可正常工作。长时间处于最大绝对额定情况下会影响设备的可靠性。
(2) 除非另有说明，所有电压值均相对于VSS 。
(3) 每个引脚的连续钳位电流为±2mA。请勿在此条件下连续工作，因为VDDIO/VDDA 电压可能会在内部上升并影响其他电气规格。
(4) 长期高温存储或在最大温度条件下超期使用可能会导致总体器件寿命缩短。有关更多信息，请参阅半导体和IC 封装热指标。
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
49
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
7.2 ESD 等级- 商用
值
单位
采用337 焊球ZWT 封装的TMS320F28379S、TMS320F28376S、TMS320F28375S、TMS320F28375S-Q1 和TMS320F23874S
人体放电模型(HBM)，符合ANSI/ESDA/JEDEC JS-001 标准(1)
±2000
V(ESD）
V
静电放电(ESD)
±500
充电器件模型(CDM)，符合JEDEC 规范JESD22-C101 或ANSI/
ESDA/JEDEC JS-002(2)
采用176 引脚PTP 封装的TMS320F28379S、TMS320F28378S、TMS320F28376S、TMS320F28375S、TMS320F28375S-Q1 和
TMS320F23874S
人体放电模型(HBM)，符合ANSI/ESDA/JEDEC JS-001 标准(1)
±2000
V(ESD）
V
V
静电放电(ESD)
±500
充电器件模型(CDM)，符合JEDEC 规范JESD22-C101 或ANSI/
ESDA/JEDEC JS-002(2)
采用100 引脚PZP 封装的TMS320F28379S、TMS320F28378S、TMS320F28376S 和TMS320F23874S
人体放电模型(HBM)，符合ANSI/ESDA/JEDEC JS-001 标准(1)
±2000
±500
V(ESD）
静电放电(ESD)
充电器件模型(CDM)，符合JEDEC 规范JESD22-C101 或ANSI/
ESDA/JEDEC JS-002(2)
(1) JEDEC 文档JEP155 规定：500V HBM 可实现在标准ESD 控制流程下安全生产。
(2) JEDEC 文档JEP157 规定：250V CDM 可实现在标准ESD 控制流程下安全生产。
7.3 ESD 等级- 汽车
值
单位
采用337 焊球ZWT 封装的TMS320F28377S 和TMS320F28377S-Q1
±2000
人体放电模型(HBM)，符合AEC 所有引脚
Q100-002(1)
±500
±750
V(ESD）
V
充电器件模型(CDM)，
符合AEC Q100-011
所有引脚
静电放电
337 焊球ZWT 上的转角焊球：
A1、A19、W1、W19
采用176 引脚PTP 封装的TMS320F28377S 和TMS320F28377S-Q1
±2000
人体放电模型(HBM)，符合AEC 所有引脚
Q100-002(1)
±500
±750
充电器件模型(CDM)，
符合AEC Q100-011
所有引脚
V(ESD）
V
静电放电
176 引脚PTP 上的转角引脚：
1、44、45、88、89、132、
133、176
采用100 引脚PZP 封装的TMS320F28377S、TMS320F28377S-Q1 和TMS320F28375S
±2000
人体放电模型(HBM)，符合AEC 所有引脚
Q100-002(1)
±500
±750
充电器件模型(CDM)，
符合AEC Q100-011
所有引脚
V(ESD）
V
静电放电
100 引脚PZP 上的转角引脚：
1、25、26、50、51、75、76、
100
(1) AEC Q100-002 指示应当按照ANSI/ESDA/JEDEC JS-001 规范执行HBM 应力测试。
Copyright © 2022 Texas Instruments Incorporated
50
Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
7.4 建议工作条件
最小值
标称值
最大值
单位
(1)
3.14
3.3
3.47
V
器件电源电压，I/O，VDDIO
器件电源电压，VDD
电源接地，VSS
1.14
3.14
1.2
0
1.26
3.47
V
V
V
V
3.3
0
模拟电源电压，VDDA
模拟接地，VSSA
-40
-40
-40
-40
105
125
150
125
T 版本
结温，TJ
S 版本(2)
℃
Q 版本（AEC Q100 合格认证）(2)
Q 版本（AEC Q100 合格认证）
°C
大气温度，TA
(1)
VDDIO、VDD3VFL 和VDDOSC 之间应保持在0.3V 之内。
(2) 在TJ = 105°C 以上的温度下长时间运行将缩短器件的使用寿命。有关更多信息，请参阅计算嵌入式处理器的使用寿命。
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
51
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
7.5 功耗摘要
本小节中列出的电流值仅代表给定的测试条件下的值，而不是可能的绝对最大值。应用中的实际器件电流将随应
用代码和引脚配置的不同而变化。节7.5.1 显示了200MHz SYSCLK 下的器件电流消耗。
7.5.1 200MHz SYSCLK 下的器件电流消耗
(1)
IDD
IDDIO
IDDA
IDD3VFL
模式
测试条件
典型值(3) 最大值(2) 典型值(3) 最大值(2) 典型值(3) 最大值(2) 典型值(3) 最大值(2)
•
•
•
•
•
代码正在耗尽RAM。(4)
所有I/O 引脚都未连接。
未激活的外设的时钟被禁用。
闪存被读取，并处于运行状态。
XCLKOUT 在SYSCLK/4 下启用。
245mA
400mA
30mA
13mA
20mA
33mA
40mA
工作中
•
•
•
CPU1 处于空闲模式。
闪存被断电。
80mA
30mA
215mA
170mA
3mA
3mA
10mA
10mA
10µA
5µA
150µA
150µA
10µA
10µA
150µA
150µA
空闲
待机
XCLKOUT 被关闭。
•
•
•
CPU1 处于待机模式。
闪存被断电。
XCLKOUT 被关闭。
•
•
•
CPU1 看门狗正在运行。
闪存被断电。
1.5mA
300µA
120mA
5mA
750µA
750µA
2mA
2mA
5µA
5µA
150µA
75µA
10µA
1µA
150µA
50µA
停机
休眠
XCLKOUT 被关闭。
•
CPU1.M0 和CPU1.M1 RAM 处于低
功耗数据保留模式。
•
•
•
•
•
CPU1 从RAM 运行。
所有I/O 引脚都未连接。
外设时钟被禁用。
闪存
擦除/编程(5)
154mA
230mA
3mA
10mA
10µA
150µA
45mA
55mA
CPU1 正在执行闪存擦除和编程。
XCLKOUT 被关闭。
(1)
IDDIO 电流取决于I/O 引脚上的电气负载。
(2) 最大值：Vmax，125°C
(3) 典型值：Vnom，30°C
(4) 在CPU1 上的循环中执行以下操作：
• 所有通信外设都在环回模式下运行：CAN-A 至CAN-B；SPI-A 至SPI-C；SCI-A 至SCI-D；I2C-A 至I2C-B；McBSP-A 至McBSP-
B；USB
•
•
•
•
•
SDFM1 至SDFM4 激活
ePWM1 到ePWM12 在24 个引脚上生成400kHz PWM 输出
CPU 计时器激活
DMA 进行32 位突发传输
CLA1 进行乘法累加任务
• 所有ADC 执行连续转换
• 所有DAC 在150kHz 下斜升/斜降电压
•
•
•
•
CMPSS1 至CMPSS8 激活
VCU 使用并行负载进行复杂的乘法/累加
TMU 计算余弦
FPU 使用并行负载进行乘法/累加
(5) 闪存编程期间的欠压事件可能会损坏闪存数据。使用备用电源（例如USB 编程器）的编程环境必须能够为器件和其他系统组件提供额定
电流，并留有足够的裕度以避免电源欠压情况。
Copyright © 2022 Texas Instruments Incorporated
52
Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
7.5.2 电流消耗图
图7-1 和图7-2 是器件上的频率与电流消耗/功率之间关系的典型代表。节7.5.1 中的工作测试是在 Vmax 和高温下
跨频运行的。实际结果将因系统实现情况和具体条件而异。
0.5
0.45
0.4
0.35
0.3
0.25
0.2
0.15
0.1
0.05
0
10 20 30 40 50 60 70 80 90 100 110 120 130 140 150 160 170 180 190 200
SYSCLK (MHz)
VDD
VDDIO
VDDA
VDD3VFL
图7-1. 工作电流与频率间的关系
1
0.9
0.8
0.7
0.6
0.5
0.4
0.3
0.2
0.1
0
10 20 30 40 50 60 70 80 90 100 110 120 130 140 150 160 170 180 190 200
SYSCLK (MHz)
Power
图7-2. 功率与频率间的关系
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
53
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
漏电流将随工作温度的上升呈非线性增加。典型值和最大值条件下 VDD 电流的差异如图 7-3 所示。停机模式下的
电流消耗主要是漏电流，因为内部振荡器已断电时，就不会有有源开关。
图7-3 显示了温度范围内的典型漏电流。在标称电压条件下，该器件被置于停机模式。
图7-3. IDD 漏电流与温度间的关系
Copyright © 2022 Texas Instruments Incorporated
54
Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
7.5.3 减少电流消耗
F2837xS 器件提供了一些减少器件电流消耗的方法：
• 在应用的空闲期间，可以进入四种低功耗模式中的任何一种：空闲、待机、停机和休眠。
• 如果代码从RAM 中运行，闪存模块可能会断电。
• 禁用假定具有输出功能的引脚上的上拉电阻。
• 每个外设都有一个单独的时钟使能位(PCLKCRx)。通过关闭给定应用中未使用的任何外设的时钟，可以减少
电流消耗。表7-1 表明了通过使用PCLKCRx 寄存器禁用时钟可以实现的典型电流降低。
• 为了在低功耗模式下实现最低VDDA 电流消耗，请参阅TMS320F2837xS 微控制器技术参考手册中相应的模拟
章节，以确保每个模块也断电。
表7-1. 各种外设在VDD 电源上的电流(在200MHz 下)
IDD 电流
外设
模块(1) (2)
降低(mA)
3.3
3.3
1.4
1.4
0.3
0.6
2.9
0.6
2.9
2.6
4.5
1.7
1.7
1.3
1.6
0.9
2
ADC(3)
CAN
CLA
CMPSS(3)
CPUTIMER
DAC(3)
DMA
eCAP
EMIF1
EMIF2
ePWM1 至ePWM4(4)
ePWM5 至ePWM12(4)
HRPWM(4)
I2C
McBSP
SCI
SDFM
SPI
uPP
0.5
7.3
23.8
USB 和AUXPLL (60MHz)
(1) 在Vmax 和125°C 下。
(2) 复位时，所有外设均禁用。使用PCLKCRx 寄存器以单独地启用
外设。对于具有多个实例的外设，针对单个模块引用电流。
(3) 该数字代表了ADC、CMPSS 和DAC 模块的数字部分所消耗的
电流。
(4) ePWM 为SYSCLK 的一半。
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
55
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
7.6 电气特征
在推荐的工作条件下（除非另有说明）
参数
测试条件
IOH = IOH 最小值
IOH=-100μA
IOL=IOL 最大值
IOL = 100µA
最小值 典型值
VDDIO*0.8
最大值 单位
VOH
V
高电平输出电压
VDDIO-0.2
0.4
V
0.2
VOL
低电平输出电压
IOH
IOL
-4
mA
所有输出引脚的高电平输出拉电流
所有输出引脚的低电平输出灌电流
4
mA
GPIO0–GPIO7、
VDDIO*0.7
VDDIO+0.3
GPIO42–GPIO43、
GPIO46–GPIO47
VIH
V
高电平输入电压(3.3V)
2.0
VDDIO+0.3
0.8
所有其他引脚
VIL
VSS-0.3
V
低电平输入电压(3.3V)
VHYSTERESIS
150
120
mV
输入迟滞
VDDIO=3.3V
VIN=VDDIO
带下拉的数字输入(1)
启用上拉的数字输入(1)
数字
Ipulldown
Ipullup
µA
µA
输入电流
输入电流
VDDIO=3.3V
VIN=0V
150
禁用上拉
0V ≤VIN ≤VDDIO
2
模拟（除了ADCINB0
或DACOUTx）
2
ILEAK
µA
引脚泄漏
输入电容
0V ≤VIN ≤VDDA
ADCINB0
DACOUTx
2
66
2
11(2)
CI
pF
V
VDDIO-POR
2.3
V
DDIO 上电复位电压
(1) 有关具有上拉或下拉功能的引脚列表，请参阅表6-1。
(2) ADCINB0 上显示的最大输入漏电流是在高温条件下发生的。
Copyright © 2022 Texas Instruments Incorporated
56
Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
7.7 热阻特征
7.7.1 ZWT 封装
°C/W(1)
8.3
气流(lfm)(2)
RΘJC
结至外壳热阻
结至电路板热阻
结至大气热阻
不适用
不适用
0
11.6
21.5
19.0
17.8
16.5
0.2
RΘJB
RΘJA（高k PCB）
150
250
500
0
RΘJMA
结至流动空气热阻
0.3
150
250
500
0
PsiJT
结至封装顶部
0.4
0.5
11.4
11.3
11.2
11.0
150
250
500
PsiJB
结至电路板
(1) 以上值基于JEDEC 定义的2S2P 系统（基于JEDEC 定义的1S0P 系统的Theta JC [RΘJC] 值除外），将随环境和应用的变化而更
改。有关更多信息，请参阅以下EIA/JEDEC 标准：
•
•
•
•
JESD51-2，集成电路散热测试方法环境条件- 自然对流（静止空气）。
JESD51-3，用于引线表面贴装型封装的低效导热性测试板
JESD51-7，用于引线表面贴装型封装的高效导热性测试板
JESD51-9，用于区域阵列表面贴装封装散热测量的测试板
(2) lfm = 线性英尺/分钟
7.7.2 PTP 封装
°C/W(1)
6.97
6.05
17.8
12.8
11.4
10.1
0.11
0.24
0.33
0.42
6.1
气流(lfm)(2)
RΘJC
结至外壳热阻
结至电路板热阻
结至大气热阻
不适用
不适用
0
RΘJB
RΘJA（高k PCB）
150
250
500
0
RΘJMA
结至流动空气热阻
150
250
500
0
PsiJT
结至封装顶部
5.5
150
250
500
PsiJB
结至电路板
5.4
5.3
(1) 以上值基于JEDEC 定义的2S2P 系统（基于JEDEC 定义的1S0P 系统的Theta JC [RΘJC] 值除外），将随环境和应用的变化而更
改。有关更多信息，请参阅以下EIA/JEDEC 标准：
•
•
•
•
JESD51-2，集成电路散热测试方法环境条件- 自然对流（静止空气）。
JESD51-3，用于引线表面贴装封装的低效导热性测试板
JESD51-7，用于引线表面贴装型封装的高效导热性测试板
JESD51-9，用于区域阵列表面贴装封装散热测量的测试板
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
57
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
(2) lfm = 线性英尺/分钟
7.7.3 PZP 封装
°C/W(1)
4.3
气流(lfm)(2)
RΘJC
结至外壳热阻
结至电路板热阻
结至大气热阻
不适用
不适用
0
5.9
RΘJB
19.1
14.3
12.8
11.4
0.03
0.09
0.12
0.20
6.0
RΘJA（高k PCB）
150
250
500
0
RΘJMA
结至流动空气热阻
150
250
500
0
PsiJT
结至封装顶部
5.5
150
250
500
PsiJB
结至电路板
5.5
5.3
(1) 以上值基于JEDEC 定义的2S2P 系统（基于JEDEC 定义的1S0P 系统的Theta JC [RΘJC] 值除外），将随环境和应用的变化而更
改。有关更多信息，请参阅以下EIA/JEDEC 标准：
•
•
•
•
JESD51-2，集成电路散热测试方法环境条件- 自然对流（静止空气）。
JESD51-3，用于引线表面贴装型封装的低效导热性测试板
JESD51-7，用于引线表面贴装型封装的高效导热性测试板
JESD51-9，用于区域阵列表面贴装封装散热测量的测试板
(2) lfm = 线性英尺/分钟
7.8 散热设计注意事项
根据最终应用设计和运行情况，IDD 和 IDDIO 电流可能有所不同。最终产品中超过建议最大功率耗散的系统可能需
要额外的散热增强措施。环境温度 (TA) 随最终应用和产品设计的不同而不同。影响可靠性和功能性的关键参数是
结温TJ，而不是环境温度。因此，应该注意将TJ 保持在指定限值内。应该测量Tcase 以评估工作结温TJ。通常在
封装顶部表面的中心测量Tcase。热应用报告半导体和IC 封装热指标有助于理解热指标和相关定义。
Copyright © 2022 Texas Instruments Incorporated
58
Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
7.9 系统
7.9.1 电源时序
7.9.1.1 信号引脚要求
在为器件供电之前，不能对任何数字引脚施加比 VDDIO 高 0.3V 以上的电压，也不能对任何模拟引脚（包括
VREFHI）施加比VDDA 高0.3V 以上的电压。
7.9.1.2 VDDIO、VDDA、VDD3VFL 和VDDOSC 要求
3.3V 电源应一起上电，在正常工作期间彼此之间的差值应保持在0.3V 以内。
7.9.1.3 VDD 要求
不支持内部 VREG。必须将 VREGENZ 引脚连接至 VDDIO，并且外部电源用于为 VDD 提供 1.2V 电压。在斜升期
间， VDD 应保持在不高于VDDIO 0.3V 。
VDDOSC 和 VDD 必须同时加电和断电。当 VDD 处于断电状态时， VDDOSC 不应供电。对于未同时为 VDDOSC
和
VDD 供电的应用，请参阅： TMS320F2837xS MCU 器件勘误表 中的"INTOSC：未使用 VDD 为VDDOSC 供电可导
致INTOSC 频率漂移"公告。
当闪存组处于运行状态时，在 VDD3VFL 到 VDD 之间存在内部 12.8mA 电流源。当闪存组处于运行状态且器件处于
低态运行状态（如低功耗模式）时，此内部电流源可能导致 VDD 上升至大概为 1.3V。在这种情况下，外部系统
VDD 稳压器的电流负载将为零。对于大多数稳压器来说，这不是问题；但是，如果系统稳压器需要最小负载才能
正常运行，则可以在电路板中增加外部 82Ω 电阻器，以确保 VDD 具有最小电流负载。请参阅 TMS320F2837xS
MCU 器件勘误表中“低功耗模式：断电闪存或保持最少器件活动”公告。
7.9.1.4 电源斜升速率
电源应在10ms 内斜升至全部的电源轨。节7.9.1.4.1 显示了电源斜升速率。
7.9.1.4.1 电源斜升速率
最小值
最大值
单位
330
105
V/s
相对于VSS 的VDDIO、VDD、VDDA、VDD3VFL、VDDOSC
电源斜升速率
7.9.1.5 电源监控
内部上电复位 (POR) 电路在上电期间将 I/O 保持在高阻抗状态。外部电源电压监控器 (SVS) 可用于监控 3.3V 和
1.2V 电源轨上的电压，并在电源超出运行规格时将XRS 驱动至低电平。
备注
如果电源电压保持接近POR 阈值，则器件可能会在XRS 引脚上驱动定期复位。
7.9.2 复位时序
XRS 为器件复位引脚。它用作输入和漏极开路输出。该器件具有内置上电复位 (POR)。在加电期间，POR 电路
会驱动 XRS 引脚至低电平。看门狗或 NMI 看门狗复位也会驱动引脚至低电平。外部电路可能会驱动引脚使器件
复位生效。
应在 XRS 和 VDDIO 之间放置一个值为 2.2kΩ 至 10kΩ 的电阻器。应在 XRS 和 VSS 之间放置一个电容器用于噪
声滤除；电容应为 100nF 或更小。当看门狗复位生效时，这些值将允许看门狗在 512 个 OSCCLK 周期内正确地
驱动XRS 引脚至VOL。图7-4 显示了推荐的复位电路。
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
59
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
VDDIO
2.2 kW – 10 kW
XRS
£100 nF
图7-4. 复位电路
7.9.2.1 复位源
该器件上存在以下复位源：XRS、WDRS、NMIWDRS、SYSRS、SCCRESET 和 HIBRESET。请参阅
TMS320F2837xS 微控制器技术参考手册“系统控制”一章中的“复位信号”表。
参数th(boot-mode) 必须考虑从这些来源启动的复位。
CAUTION
有些复位源由器件内部驱动。其中一些来源将 XRS 驱动至低电平。借此可禁用驱动引导引脚的任何
其他器件。SCCRESET 和调试器复位源不会驱动 XRS；因此，用于引导模式的引脚不应由系统中的
其他器件主动驱动。引导配置规定更改 OTP 中的引导引脚；有关更多详细信息，请参阅
TMS320F2837xS 微控制器技术参考手册。
7.9.2.2 复位电气数据和时序
节 7.9.2.2.1 显示了复位 (XRS) 时序要求。节 7.9.2.2.2 显示了复位 (XRS) 开关特征。图 7-5 显示了上电复位。图
7-6 显示了热复位。
7.9.2.2.1 复位(XRS) 时序要求
最小值
1.5
最大值
单位
th（引导模式）
ms
引导模式引脚的保持时间
3.2
所有情况
脉冲持续时间，热复位时
XRS 处于低电平
tw(RSL2)
µs
应用中使用的低功耗模式，并且
SYSCLKDIV > 16
3.2*(SYSCLKDIV/16)
7.9.2.2.2 复位(XRS) 开关特征
在推荐的工作条件下（除非另有说明）
参数
脉冲持续时间，XRS 在电源稳定后由器件驱动为低电平
脉冲持续时间，由看门狗生成的复位脉冲
最小值
典型值
最大值
单位
tw(RSL1)
100
µs
tw(WDRS)
512tc(OSCCLK)
周期
Copyright © 2022 Texas Instruments Incorporated
60
Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
VDDIO, VDDA
(3.3 V)
VDD (1.2 V)
t
w(RSL1)
XRS(A)
Boot ROM
CPU
Execution
Phase
User-code
(B)
h(boot-mode)
t
User-code dependent
Boot-Mode
Pins
GPIO pins as input
Boot-ROM execution starts
Peripheral/GPIO function
Based on boot code
GPIO pins as input (pullups are disabled)
User-code dependent
I/O Pins
A. XRS 引脚可以由监控器或外部上拉电阻从外部驱动，请参阅节6.2.1。
B. 从任何源复位后（参阅节7.9.2.1），引导ROM 代码将对引导模式引脚进行采样。基于引导模式引脚的状态，引导代码分支到目的内存
或者引导代码功能。如果引导ROM 代码在上电条件后（在调试程序环境中）执行，则引导代码执行时间基于当前的SYSCLK 速度。
SYSCLK 将基于用户环境，可以启用或不启用PLL 。
图7-5. 上电复位
t
w(RSL2)
XRS
User Code
CPU
Execution
Phase
User Code
Boot ROM
Boot-ROM execution starts
(initiated by any reset source)
(A)
t
h(boot-mode)
Boot-Mode
Pins
Peripheral/GPIO Function
User-Code Dependent
GPIO Pins as Input
Peripheral/GPIO Function
User-Code Execution Starts
I/O Pins
GPIO Pins as Input (Pullups are Disabled)
User-Code Dependent
A. 从任何源复位后（参阅节7.9.2.1），引导ROM 代码将对引导模式引脚进行采样。基于引导模式引脚的状态，引导代码分支到目的内存
或者引导代码功能。如果引导ROM 代码在上电条件后（在调试程序环境中）执行，则引导代码执行时间基于当前的SYSCLK 速度。
SYSCLK 将基于用户环境，可以启用或不启用PLL 。
图7-6. 热复位
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
61
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
7.9.3 时钟规范
7.9.3.1 时钟源
表7-2 列出了四种可能的时钟源。图7-7 概述了器件计时系统。
表7-2. 可能的基准时钟源
时钟源
模块已计时
注释
INTOSC1
可用于为以下模块提供时钟：
• 看门狗模块
内部振荡器1。
零引脚开销10MHz 内部振荡器。
• 主PLL
•
CPU 计时器2
INTOSC2(1)
可用于为以下模块提供时钟：
• 主PLL
内部振荡器2。
零引脚开销10MHz 内部振荡器。
• 辅助PLL
•
CPU 计时器2
XTAL
可用于为以下模块提供时钟：
• 主PLL
外部晶体或谐振器连接在X1 和X2 引脚之间，或者单端时钟连接到
X1 引脚。
• 辅助PLL
•
CPU 计时器2
AUXCLKIN
可用于为以下模块提供时钟：
• 辅助PLL
单端3.3V 电平时钟源。GPIO133/AUXCLKIN 引脚应用于提供输入时
钟。
•
CPU 计时器2
(1) 复位时，内部振荡器2 (INTOSC2) 为系统PLL (OSCCLK) 和辅助PLL (AUXOSCCLK) 的默认时钟源。
Copyright © 2022 Texas Instruments Incorporated
62
Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
INTOSC1
WDCLK
To watchdog timer
CLKSRCCTL1
SYSPLLCTL1
SYSCLKDIVSEL
INTOSC2
X1(XTAL)
SYSCLK
Divider
To GS RAMs, GPIOs,
and NMIWDs
OSCCLK
PLLSYSCLK
System PLL
PLLRAWCLK
SYSCLK
CPU
CPU1.CPUCLK
CPU1.SYSCLK
To local memories
To ePIEs, LS RAMs,
CLA message RAMs,
and DCSMs
One per SYSCLK peripheral
PCLKCRx
PERx.SYSCLK
To peripherals
One per LSPCLK peripheral
PCLKCRx
LOSPCP
To SCIs, SPIs, and
McBSPs
PERx.LSPCLK
LSP
Divider
LSPCLK
One per ePWM
PCLKCRx
EPWMCLKDIV
/1
To ePWMs
EPWMCLK
PLLSYSCLK
/2
HRPWM
PCLKCRx
To HRPWMs
HRPWMCLK
One per CAN module
CLKSRCCTL2
CAN Bit Clock
To CANs
AUXCLKIN
CLKSRCCTL2
AUXPLLCTL1
AUXCLKDIVSEL
AUXCLK
Divider
AUXOSCCLK
AUXPLLCLK
To USB bit clock
Auxiliary PLL
AUXPLLRAWCLK
图7-7. 计时系统
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
63
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
7.9.3.2 时钟频率、要求和特征
本小节提供了输入时钟的频率和时序要求、PLL 锁定时间、内部时钟的频率以及输出时钟的频率和开关特征。
7.9.3.2.1 输入时钟频率和时序要求，PLL 锁定时间
节 7.9.3.2.1.1 显示了输入时钟的频率要求。表 7-3 显示了晶振等效串联电阻要求。节 7.9.3.2.1.2 显示了使用外部
时钟源时的 X1 输入电平特征。节 7.9.3.2.1.3 和节 7.9.3.2.1.4 显示了输入时钟的时序要求。节 7.9.3.2.1.5 显示了
主PLL 和USB PLL 的PLL 锁定时间。
7.9.3.2.1.1 输入时钟频率
最小值 最大值 单位
f(XTAL)
f(X1)
10
2
20 MHz
25 MHz
60 MHz
频率，X1/X2，来自外部晶体或谐振器
频率，X1，来自外部振荡器
f(AUXI)
2
频率，AUXCLKIN，来自外部振荡器
7.9.3.2.1.2 使用外部时钟源（非晶体）时的X1 输入电平特征
在推荐的工作条件下（除非另有说明）
参数
最小值
-0.3
最大值
0.3 * VDDIO
VDDIO + 0.3
单位
V
X1 VIL
X1 VIH
有效低电平输入电压
有效高电平输入电压
0.7 * VDDIO
V
7.9.3.2.1.3 X1 时序要求
最小值 最大值 单位
tf(X1)
6
6
ns
ns
下降时间，X1
tr(X1)
上升时间，X1
tw(X1L)
tw(X1H)
45%
45%
55%
55%
脉冲持续时间，X1 低电平占tc(X1) 的百分比
脉冲持续时间，X1 高电平占tc(X1) 的百分比
7.9.3.2.1.4 AUXCLKIN 时序要求
最小值 最大值 单位
tf(AUXI)
6
6
ns
ns
下降时间，AUXCLKIN
tr(AUXI)
tw(AUXL)
tw(AUXH)
上升时间，AUXCLKIN
45%
45%
55%
55%
脉冲持续时间，AUXCLKIN 低电平占tc(XCI) 的百分比
脉冲持续时间，AUXCLKIN 高电平占tc(XCI) 的百分比
7.9.3.2.1.5 PLL 锁定时间
最小值
标称值 最大值
单位
(1)
t(PLL)
t(USB)
50µs + 2500 * tc(OSCCLK)
50µs + 2500 * tc(OSCCLK)
µs
锁定时间，主PLL（X1，来自外部振荡器）
(1)
µs
锁定时间，USB PLL（AUXCLKIN，来自外部振荡器）
(1) 此处的PLL 锁定时间定义了TMS320F2837xS MCU 器件勘误表中所定义的PLL 权变措施的典型执行时间。周期计数包括PLL 初始化
例程的代码执行，这可能因编译器优化和闪存等待状态而异。TI 建议使用C2000Ware 的最新示例软件来初始化PLL。对于系统PLL，
请参阅InitSysPll() 或SysCtl_setClock()。对于辅助PLL，请参阅InitAuxPll() 或SysCtl_setAuxClock()。
Copyright © 2022 Texas Instruments Incorporated
64
Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
7.9.3.2.2 内部时钟频率
节7.9.3.2.2.1 提供了内部时钟的时钟频率。
7.9.3.2.2.1 内部时钟频率
最小值
标称值
最大值
单位
f(SYSCLK)
2
200(2)
MHz
频率，器件（系统）时钟
tc(SYSCLK)
5(2)
120
120
2
500
400
ns
周期，器件（系统）时钟
f(PLLRAWCLK)
f(AUXPLLRAWCLK)
f(AUXPLL)
MHz
MHz
MHz
MHz
MHz
ns
频率，系统PLL 输出（在SYSCLK 分频器之前）
频率，辅助PLL 输出（在AUXCLK 分频器之前）
频率，AUXPLLCLK
400
60
60
f(PLL)
2
200(2)
200(2)
500
频率，PLLSYSCLK
f(LSP)
2
频率，LSPCLK
tc(LSPCLK)
5(2)
周期，LSPCLK
频率，OSCCLK（INTOSC1、INTOSC2、XTAL
或X1）
f(OSCCLK)
MHz
参阅各自的时钟
频率，EPWMCLK(1)
f(EPWM)
100
100
MHz
MHz
f(HRPWM)
60
频率，HRPWMCLK
(1) 对于100MHz 以上的SYSCLK，EPWMCLK 必须是SYSCLK 的一半。
(2) 使用外部时钟源。如果使用INTOSC1 或INTOSC2 作为时钟源，那么最大频率为194MHz，最小周期为5.15ns。
7.9.3.2.3 输出时钟频率和开关特征
节7.9.3.2.3.1 提供了输出时钟的频率。节7.9.3.2.3.2 显示了输出时钟XCLKOUT 的开关特征。
7.9.3.2.3.1 输出时钟频率
最小值 最大值 单位
f(XCO)
50 MHz
频率，XCLKOUT
7.9.3.2.3.2 XCLKOUT 开关特征（旁路或启用PLL）
在推荐的工作条件下（除非额外注明）
参数(1) (2)
最小值
最大值
5
单位
ns
tf(XCO)
下降时间，XCLKOUT
tr(XCO)
5
ns
上升时间，XCLKOUT
tw(XCOL)
tw(XCOH)
H-2
H-2
H+2
H+2
ns
脉冲持续时间，XCLKOUT 低电平
脉冲持续时间，XCLKOUT 高电平
ns
(1) 假定这些参数的负载为40pF 。
(2) H=0.5tc(XCO)
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
65
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
7.9.3.3 输入时钟和PLL
除了内部 0 引脚振荡器，还提供了多个外部时钟源选项。图 7-8 显示了将晶振、谐振器和振荡器连接到引脚
X1/X2（也称为XTAL）和AUXCLKIN 的推荐方法。
X1
X2
X1
X2
v
v
ssosc
ssosc
RESONATOR
CRYSTAL
R
C
C
L1
D
L2
X1
X2
GPIO133/AUXCLKIN
v
ssosc
NC
3.3V
VDD
CLK
3.3V
VDD
CLK
OUT
GND
OUT
GND
3.3V OSCILLATOR
3.3V OSCILLATOR
图7-8. 将输入时钟连接到2837xS 器件
Copyright © 2022 Texas Instruments Incorporated
66
Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
7.9.3.4 晶体振荡器
使用石英晶体时，可能有必要在晶体电路中加入一个阻尼电阻 (RD)，以防止晶体过驱动（驱动电平可参阅晶体数
据表）。在高频应用（10MHz 或更高）中，通常不需要 RD。如果需要阻尼电阻，RD 应尽可能小，因为电阻的大
小会影响启动时间（较小的 RD = 更快的启动时间）。TI 建议晶体制造商使用应用板来表征晶体。节 7.9.3.4.1 显
示了晶体振荡器参数。表7-3 显示了晶体等效串联电阻(ESR) 要求。节7.9.3.4.2 显示了晶体振荡器电气特征。
7.9.3.4.1 晶体振荡器参数
最小值 最大值 单位
12
24
7
pF
pF
CL1、CL2
负载电容
C0
晶振并联电容
表7-3. 晶振等效串联电阻(ESR) 要求
最大ESR (Ω)
(CL1 = CL2 = 12pF)
最大ESR (Ω)
(CL1 = CL2 = 24pF)
晶体频率(MHz)(1) (2)
10
12
14
16
18
20
55
50
50
45
45
45
110
95
90
75
65
50
(1) 晶振并联电容(C0) 应小于或等于7pF。
(2) ESR = 负电阻/3
7.9.3.4.2 晶体振荡器电气特征
在推荐的工作条件下（除非另有说明）
参数
测试条件
最小值
典型值
最大值
单位
f = 20MHz
ESR MAX = 50Ω
CL1 = CL2 = 24pF
C0 = 7pF
启动时间(1)
2
ms
1
mW
晶振驱动电平(DL)
(1) 启动时间取决于晶体和振荡电路元件。TI 建议晶体供应商使用所选晶体来表征应用。
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
67
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
7.9.3.5 内部振荡器
为了减少电路板生产成本和缩短应用开发时间，所有 F2837xS 器件都包含两个独立的内部振荡器，称为
INTOSC1 和 INTOSC2。默认情况下，两个振荡器都在上电时启用。INTOSC2 设置为系统参考时钟 (OSCCLK)
源，INTOSC1 设置为备用时钟源。INTOSC1 也可以手动配置为系统参考时钟(OSCCLK)。节7.9.3.5.1 提供了内
部振荡器的电气特征以确定该模块是否符合应用的计时要求。
节7.9.3.5.1 提供了两个内部振荡器的电气特征。
备注
如果PLLSYSCLK 配置为频率高于194MHz，则该振荡器无法用作PLL 源。
7.9.3.5.1 内部振荡器电气特征
在推荐的工作条件下（除非另有说明）
参数
测试条件
最小值
典型值
最大值
单位
f(INTOSC)
9.7
10.0
10.3
MHz
频率，INTOSC1 和INTOSC2
±0.1%
±0.2%
30°C，标称VDD
室温下的频率稳定性
VDD 上的频率稳定性
频率稳定性
f(INTOSC-STABILITY)
30°C
3.0%
20
–3.0%
f(INTOSC-ST)
µs
启动和趋稳时间
Copyright © 2022 Texas Instruments Incorporated
68
Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
7.9.4 闪存参数
片上闪存与 CPU 紧密集成，允许通过 128 位宽的预取读取和流水线缓冲器直接从闪存执行代码。序列代码的闪
存性能等同于从 RAM 中执行。考虑到不连续性，相对于从 RAM 中执行的代码，大多数应用的运行效率约为
80%。这种闪存效率让设计人员在从上一代 MCU 迁移时实现了将性能提高了 2 倍。请注意，当从库 1 获取代码
或读取数据（与库0 相比）时，会自动添加额外的等待状态，即使是预取数据也是如此。
该器件还具有用于双代码安全模块(DCSM) 的OTP（一次性可编程）扇区，该扇区在编程后无法擦除。
表7-4 显示了不同频率下所需的最低闪存等待状态。节7.9.4.1 显示了闪存参数。
表7-4. 闪存等待状态
CPUCLK (MHz)
最低等待状态(1)
INTOSC1 或INTOSC2
145 < CPUCLK ≤194
97 < CPUCLK ≤145
48 < CPUCLK ≤97
CPUCLK ≤48
外部振荡器或晶体
150 < CPUCLK ≤200
100 < CPUCLK ≤150
50 < CPUCLK ≤100
CPUCLK ≤50
3
2
1
0
(1) 所需的最小FRDCNTL[RWAIT]。
7.9.4.1 闪存参数
参数
最小值 典型值 最大值
单位
40
90
300
180
µs
128 数据位+ 16 ECC 位
编程时间(1)
8KW 扇区
32KW 扇区
8KW 扇区
32KW 扇区
8KW 扇区
32KW 扇区
ms
ms
360
25
720
50
擦除时间(2)（< 25 个周期）
ms
ms
30
55
105
110
4000
4000
20000
20k 周期下的擦除时间(2)
写入/擦除周期
Nwec
周期
年
20
tretention
数据保留持续时间(TJ = 85°C)
(1) 编程时间是在最大器件频率下。编程时间包含闪存状态机的开销，但不包含将以下内容传输到RAM 的时间：
• 使用闪存API 对闪存进行编程的代码
• 闪存API 本身
• 待编程的闪存数据
换言之，器件RAM 中提供了所有必需的代码/数据，且为编程准备就绪后，此表中指示的时间才适用。传输时间将根据所用JTAG 调试
探针的速度而显著变化。
编程时间计算是基于以指定的工作频率一次编程144 位。编程时间包含CPU 对编程的验证。编程时间不会随着写入/擦除(W/E) 循环而
缩短，但擦除时间会缩短。
擦除时间包含CPU 对擦除的验证，不涉及任何数据传输。
(2) 擦除时间包含CPU 对擦除的验证。
备注
主阵列闪存编程必须与 64 位地址边界对齐，并且每个 64 位字在每个写/擦除周期只能编程一次。有关
更多详细信息，请参阅TMS320F2837xS MCU 器件勘误表中的“闪存：最小编程字大小”意见。
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
69
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
7.9.5 仿真/JTAG
JTAG 端口具有五个专用引脚：TRST、TMS、TDI、TDO 和 TCK。TRST 信号应始终通过电路板上的 2.2kΩ 下
拉电阻器下拉。此MCU 不支持14 引脚和20 引脚仿真接头上的EMU0 和EMU1 信号。这些信号应始终通过一对
范围为2.2kΩ至4.7kΩ（取决于调试器端口的驱动强度）的板载上拉电阻器在仿真接头处上拉。通常使用2.2kΩ
的阻值。
有关如何将 14 引脚JTAG 接头连接到 MCU 的JTAG 端口信号，请参阅图7-9。图7-10 显示了如何连接到 20 引
脚接头。20 引脚JTAG 接头终端EMU2、EMU3 和EMU4 未使用，应接地。
JTAG 调试探针接头的 PD（电源检测）终端应连接到电路板 3.3V 电源。接头 GND 终端应连接至电路板接地。
TDIS（电缆断开感应）也应连接至电路板接地。JTAG 时钟应从接头TCK 输出终端环回到接头的RTCK 输入终端
（以通过JTAG 调试探针检测时钟连续性）。接头终端 复位是JTAG 调试探针接头的开漏输出，通过JTAG 调试
探针命令使电路板元件复位（仅通过20 引脚接头可用）。
通常情况下，当 MCU 目标和 JTAG 接头之间的距离小于 6 英寸 (15.24cm)，并且 JTAG 链上没有其他器件时，
JTAG 信号上不需要缓冲器。否则，每个信号都应被缓冲。此外，对于大多数 10MHz 下的 JTAG 调试探针操作，
JTAG 信号上不需要串联电阻器。然而，如果期望高仿真速度（35MHz 左右），则应在每个 JTAG 信号上串联
22Ω电阻器。
有关硬件断点和观察点的更多信息，请参阅CCS 中C28x 的硬件断点和观察点。
有关JTAG 仿真的更多信息，请参阅XDS 目标连接指南。
Distance between the header and the target
should be less than 6 inches (15.24 cm).
2.2 kW
TRST
TMS
TDI
GND
2
1
3
TMS
TDI
TRST
TDIS
KEY
4
GND
100 W
MCU
5
6
3.3 V
PD
7
8
TDO
TCK
TDO
RTCK
TCK
GND
GND
GND
EMU1
9
10
12
14
11
13
4.7 kW
4.7 kW
3.3 V
EMU0
3.3 V
图7-9. 连接到14 引脚JTAG 接头
Copyright © 2022 Texas Instruments Incorporated
70
Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
Distance between the header and the target
should be less than 6 inches (15.24 cm).
2.2 kW
TRST
TMS
TDI
GND
GND
2
1
3
TMS
TDI
TRST
TDIS
4
100 W
MCU
5
6
3.3V
PD
KEY
7
8
TDO
TCK
TDO
GND
GND
GND
EMU1
GND
EMU3
GND
9
10
12
14
16
18
20
RTCK
TCK
11
13
15
17
19
4.7 kW
4.7 kW
3.3 V
EMU0
RESET
EMU2
EMU4
3.3 V
open
drain
A low pulse from the JTAG debug probe
can be tied with other reset sources
to reset the board.
GND
GND
图7-10. 连接到20 引脚JTAG 接头
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
71
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
7.9.5.1 JTAG 电气数据和时序
节7.9.5.1.1 列出了JTAG 时序要求。节7.9.5.1.2 列出了JTAG 开关特征。图7-11 显示了JTAG 时序。
7.9.5.1.1 JTAG 时序要求
编号
最小值
最大值
单位
1
tc(TCK)
66.66
ns
周期时间，TCK
1a
1b
tw(TCKH)
26.66
26.66
13
ns
ns
ns
ns
ns
ns
脉冲持续时间，TCK 高电平（tc 的40%）
脉冲持续时间，TCK 低电平（tc 的40%）
TDI 有效至TCK 高电平的输入设置时间
TMS 有效至TCK 高电平的输入设置时间
从TCK 高电平至TDI 有效的输入保持时间
从TCK 高电平至TMS 有效的输入保持时间
tw(TCKL)
tsu(TDI-TCKH)
tsu(TMS-TCKH)
th(TCKH-TDI)
th(TCKH-TMS)
3
4
13
7
7
7.9.5.1.2 JTAG 开关特征
在推荐的工作条件下（除非另有说明）
编号
参数
最小值
最大值
单位
2
td(TCKL-TDO)
6
25
ns
TCK 低电平到TDO 有效的延迟时间
1
1a
1b
TCK
2
TDO
3
4
TDI/TMS
图7-11. JTAG 时序
Copyright © 2022 Texas Instruments Incorporated
72
Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
7.9.6 GPIO 电气数据和时序
外设信号与通用输入/输出(GPIO) 信号多路复用。复位时，GPIO 引脚配置为输入。对于特定的输入，用户还能选
择输入限定周期的数量来滤除不必要的噪声干扰。
GPIO 模块包含输出 X-BAR，其允许将各种内部信号路由到 GPIO 多路复用器位置中的 GPIO 上，并表示为
OUTPUTXBARx。GPIO 模块还包含输入 X-BAR，用于将来自任何 GPIO 输入的信号路由到不同的 IP 块，例如
ADC、eCAP、ePWM 和外部中断。有关更多详细信息，请参阅 TMS320F2837xS 微控制器技术参考手册 中的
“X-BAR”一章。
7.9.6.1 GPIO - 输出时序
节7.9.6.1.1 显示了通用输出开关特征。图7-12 显示了通用输出时序。
7.9.6.1.1 通用输出开关特征
在推荐的工作条件下（除非另有说明）
参数
上升时间，GPIO 从低电平切换至高电平
下降时间，GPIO 从高电平切换至低电平
切换频率，GPO 引脚
最小值
最大值
单位
tr(GPO)
tf(GPO)
tfGPO
8(1)
ns
所有GPIO
所有GPIO
8(1)
25
ns
MHz
(1) 上升时间和下降时间随负载而变化。这些值假定负载为40pF。
GPIO
tr(GPO)
tf(GPO)
图7-12. 通用输出时序
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
73
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
7.9.6.2 GPIO - 输入时序
节7.9.6.2.1 显示了通用输入时序要求。图7-13 显示了采样模式。
7.9.6.2.1 通用输入时序要求
最小值
最大值
单位
周期
周期
周期
周期
周期
QUALPRD=0
1tc(SYSCLK)
tw(SP)
采样周期
2tc(SYSCLK)*QUALPRD
tw(SP)*(n(1)-1)
QUALPRD≠0
tw(IQSW)
输入限定符采样窗口
脉冲持续时间，GPIO 低电平/高电平
2tc(SYSCLK)
同步模式
(2)
tw(GPI)
tw(IQSW) + tw(SP) + 1tc(SYSCLK)
带输入限定符
(1) “n”代表由GPxQSELn 寄存器定义的合格样片的数量。
(2) 对于tw(GPI)，对低电平有效信号在VIL 至VIL 之间测量脉宽，而高电平有效信号，在VIH 至VIH 之间测量脉宽。
(A)
GPIO Signal
GPxQSELn = 1,0 (6 samples)
1
1
0
0
0
0
0
0
0
1
0
0
0
1
1
1
1
1
1
1
1
1
tw(SP)
Sampling Period determined
by GPxCTRL[QUALPRD](B)
tw(IQSW)
(SYSCLK cycle * 2 * QUALPRD) * 5(C)
Sampling Window
SYSCLK
QUALPRD = 1
(SYSCLK/2)
(D)
Output From
Qualifier
A. 输入限定符将忽略此短时脉冲波干扰。QUALPRD 位字段指定了限定采样周期。该位字段可以在00 至0xFF 之间变化。如果
QUALPRD=00，那么采样周期为1 个SYSCLK 周期。对于任何其他的“n”值，限定采样周期为2n SYSCLK 周期（也就是说，在每2n
个SYSCLK 周期上，GPIO 引脚将被采样）。
B. 通过GPxCTRL 寄存器选择的限定周期应用于8 个GPIO 引脚组。
C. 此限定块可取3 个或者6 个样片。GPxQSELn 寄存器选择使用哪种采样模式。
D. 在所示的示例中，为了使限定器检测到变化，输入应该在10 个SYSCLK 周期或者更长周期内保持稳定。换句话说，输入应该在(5 x
QUALPRD x 2) SYSCLK 周期内保持稳定。这将确保有5 个采样周期用于检测。由于外部信号是异步驱动的，因此13 SYSCLK 宽的脉
冲确保了可靠的识别。
图7-13. 采样模式
Copyright © 2022 Texas Instruments Incorporated
74
Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
7.9.6.3 输入信号的采样窗口宽度
下述小节总结了各种输入限定符配置下的输入信号的采样窗口宽度。
采样频率表明相对于SYSCLK 对信号进行采样的频率。
Sampling frequency = SYSCLK/(2 ´ QUALPRD), if QUALPRD ¹ 0
Sampling frequency = SYSCLK, if QUALPRD = 0
(1)
(2)
(3)
Sampling period = SYSCLK cycle ´ 2 ´ QUALPRD, if QUALPRD ¹ 0
在方程式1、方程式2 和方程式3 中，SYSCLK 周期表示SYSCLK 的时间周期。
如果QUALPRD=0，则采样周期= SYSCLK 周期
在给定的采样窗口中，采取输入信号的 3 个或者 6 个样片来确定信号的有效性。这是由写入到 GPxQSELn 寄存
器的值确定的。
情况1：
使用3 个样片进行限定
如果QUALPRD≠0，则采样窗口宽度=（SYSCLK 周期x 2 x QUALPRD）× 2
如果QUALPRD=0，则采样窗口宽度=（SYSCLK 周期）x 2
情况2：
使用6 个样片进行限定
如果QUALPRD≠0，则采样窗口宽度=（SYSCLK 周期x 2 x QUALPRD）× 5
如果QUALPRD=0，则采样窗口宽度=（SYSCLK 周期）x 5
图7-14 显示了通用输入时序。
SYSCLK
GPIOxn
tw(GPI)
图7-14. 通用输入时序
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
75
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
7.9.7 中断
图7-15 提供了中断架构的高级视图。
如图7-15 所示，器件支持五个外部中断（XINT1 到XINT5），这些中断可以映射到任何GPIO 引脚上。
在此器件中，16 个ePIE 块中断分组为1 个CPU 中断。共12 个CPU 中断组，每组16 个中断。
CPU1.TINT0
CPU1.TIMER0
CPU1.LPMINT
LPM Logic
CPU1.WAKEINT
CPU1.WD
NMI
CPU1.NMIWD
CPU1.WDINT
CPU1
INPUTXBAR4
CPU1.XINT1 Control
CPU1.XINT2 Control
CPU1.XINT3 Control
CPU1.XINT4 Control
CPU1.XINT5 Control
GPIO0
GPIO1
...
...
GPIOx
INPUTXBAR5
INPUTXBAR6
INPUTXBAR13
INPUTXBAR14
INT1
to
INT12
Input
X-BAR
CPU1.
ePIE
CPU1.TINT1
CPU1.TINT2
CPU1.TIMER1
CPU1.TIMER2
INT13
INT14
Peripherals
图7-15. 外部和ePIE 中断源
Copyright © 2022 Texas Instruments Incorporated
76
Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
7.9.7.1 外部中断(XINT) 电气数据和时序
节7.9.7.1.1 列出了外部中断时序要求。节7.9.7.1.2 列出了外部中断开关特征。图7-16 显示了外部中断时序。
7.9.7.1.1 外部中断时序要求
单位(1)
最小值
2tc(SYSCLK)
最大值
同步
周期
周期
tw(INT)
脉冲持续时间，INT 输入低电平/高电平
tw(IQSW) + tw(SP) + 1tc(SYSCLK)
带限定符
(1) 有关输入限定符参数的说明，请参阅节7.9.6.2.1。
7.9.7.1.2 外部中断开关特征
在推荐的工作条件下（除非另有说明）(1)
参数
最小值
最大值
单位
周期
延时时间，INT 低电平/高电平到中断矢量获取(2)
td(INT)
tw(IQSW) + 14tc(SYSCLK)
tw(IQSW) + tw(SP) + 14tc(SYSCLK)
(1) 有关输入限定符参数的说明，请参阅节7.9.6.2.1。
(2) 这是假设ISR 是在单周期存储器中。
tw(INT)
XINT1, XINT2, XINT3,
XINT4, XINT5
td(INT)
Address bus
(internal)
Interrupt Vector
图7-16. 外部中断时序
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
77
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
7.9.8 低功耗模式
该器件有三种时钟门控低功耗模式和一种特殊的电源门控模式。
有关所有低功耗模式的更多详细信息以及进入和退出程序，请参阅 TMS320F2837xS 微控制器技术参考手册 的
“低功耗模式”部分。
7.9.8.1 时钟门控低功耗模式
该器件上的空闲、待机和停机模式与其他 C28x 器件上的类似。表 7-5 描述了进入任何一种时钟门控低功耗模式
时对系统的影响。
表7-5. 时钟门控低功耗模式对器件的影响
模块/
时钟域
CPU1 空闲
CPU1 待机
停机
CPU1.CLKIN
运行
运行
门控
运行
门控
门控
门控
门控
门控
门控
门控
门控
CPU1.SYSCLK
CPU1.CPUCLK
连接到PERx.SYSCLK 的模块
的时钟
CPU1.WDCLK
AUXPLLCLK
PLL
运行
运行
供电
供电
供电
供电
供电
运行
运行
供电
供电
供电
供电
供电
如果CLKSRCCTL1.WDHALTI = 0，则进行门控
门控
软件必须在进入停机之前对PLL 进行断电
如果CLKSRCCTL1.WDHALTI = 0，则断电
如果CLKSRCCTL1.WDHALTI = 0，则断电
软件控制
INTOSC1
INTOSC2
闪存
X1/X2 晶体振荡器
断电
7.9.8.2 电源门控低功耗模式
休眠模式是该器件上的最低功耗模式。它是一种全局低功耗模式，可将电源电压选通到系统的大部分区域。休眠
本质上是一种具有远程唤醒功能的受控断电，可用于在长时间不活动期间节省电量。表 7-6 描述了进入休眠模式
时对系统的影响。
表7-6. 电源门控低功耗模式对器件的影响
休眠
模块/电源域
M0 和M1 存储器
●如果LPMCR.M0M1MODE = 0x00，则保持开启并保留内存
●当LPMCR.M0M1MODE = 0x01 时关闭
CPU1 数字外设
已断电
Dx、LSx、GSx 存储器
I/O
断电，存储器内容丢失
开启并保留输出状态
进入低功耗模式
振荡器、PLL、模拟外设、闪存
Copyright © 2022 Texas Instruments Incorporated
78
Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
7.9.8.3 低功耗模式唤醒时序
节7.9.8.3.1 显示了空闲模式时序要求，节7.9.8.3.2 显示了开关特征，图7-17 显示了空闲模式的时序图。
7.9.8.3.1 空闲模式时序要求
单位(1)
周期
最小值 最大值
2tc(SYSCLK)
无输入限定符
带输入限定符
tw(WAKE)
脉冲持续时间，外部唤醒信号
2tc(SYSCLK) + tw(IQSW)
(1) 有关输入限定符参数的说明，请参阅节7.9.6.2.1。
7.9.8.3.2 空闲模式开关特征
在推荐的工作条件下（除非另有说明）(1)
参数
测试条件
最小值
最大值
单位
周期
外部唤醒信号到程序恢复执行的延迟时间(2)
40tc(SYSCLK)
无输入限定符
带输入限定符
无输入限定符
带输入限定符
• 从闪存唤醒
– 激活状态中的闪存模块
40tc(SYSCLK) + tw(WAKE)
(3)
td(WAKE-IDLE)
6700tc(SYSCLK)
• 从闪存唤醒
6700tc(SYSCLK) (3) + tw(WAKE)
– 睡眠状态中的闪存模块
25tc(SYSCLK)
无输入限定符
带输入限定符
• 从RAM 唤醒
25tc(SYSCLK) + tw(WAKE)
(1) 有关输入限定符参数的说明，请参阅节7.9.6.2.1。
(2) 这个时间是在IDLE 指令之后立即开始指令执行的时间。ISR（由唤醒信号触发）的执行涉及额外延迟。
(3) 该值基于闪存上电时间，其是SYSCLK 频率、闪存等待状态(RWAIT) 和FPAC1[PSLEEP]的函数。有关更多信息，请参阅
TMS320F2837xS 微控制器技术参考手册的“闪存和OTP 断电模式与唤醒”部分。当SYSCLK 为200MHz，RWAIT 为3 且
FPAC1[PSLEEP] 为0x860 时，可实现该值。
td(WAKE-IDLE)
Address/Data
(internal)
XCLKOUT
tw(WAKE)
WAKE(A)
A. 唤醒可以是任一启用的中断，WDINT 或XRS。IDLE 指令执行后，在唤醒信号生效前需要5 个OSCCLK 周期（最少）的延迟。
图7-17. 空闲进入和退出时序图
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
79
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
节7.9.8.3.3 显示了待机模式时序要求，节7.9.8.3.4 显示了开关特征，图7-18 显示了待机模式的时序图。
7.9.8.3.3 待机模式时序要求
最小值 最大值
单位
周期
QUALSTDBY = 0 | 2tc(OSCCLK)
QUALSTDBY > 0 |
3tc(OSCCLK)
脉冲持续时间，外部唤醒信
号
tw(WAKE-INT)
(2 + QUALSTDBY) * tc(OSCCLK)
(1)
(2 + QUALSTDBY)tc(OSCCLK)
(1) QUALSTDBY 是LPMCR 寄存器中的一个6 位字段。
7.9.8.3.4 待机模式开关特征
在推荐的工作条件下（除非另有说明）
参数
测试条件
最小值
最大值
单位
周期
延迟时间，IDLE 指令被执行至XCLKOUT
停止的时间
td(IDLE-XCOS)
16tc(INTOSC1)
延迟时间，外部唤醒信号到程序执行重新
开始的时间(1)
• 从闪存唤醒
175tc(SYSCLK) + tw(WAKE-INT)
– 激活状态中的闪存模块
td(WAKE-STBY)
• 从闪存唤醒
周期
6700tc(SYSCLK) (2) + tw(WAKE-
– 睡眠状态中的闪存模块
INT)
3tc(OSC) + 15tc(SYSCLK)
+
• 从RAM 唤醒
tw(WAKE-INT)
(1) 这个时间是在IDLE 指令之后立即开始指令执行的时间。ISR（由唤醒信号触发）的执行涉及额外延迟。
(2) 该值基于闪存上电时间，其是SYSCLK 频率、闪存等待状态(RWAIT) 和FPAC1[PSLEEP]的函数。有关更多信息，请参阅
TMS320F2837xS 微控制器技术参考手册的“闪存和OTP 断电模式与唤醒”部分。当SYSCLK 为200MHz，RWAIT 为3 且
FPAC1[PSLEEP] 为0x860 时，可实现该值。
Copyright © 2022 Texas Instruments Incorporated
80
Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
(C)
(F)
(A)
(B)
(D)(E)
(G)
Device
Status
STANDBY
STANDBY
Normal Execution
Flushing Pipeline
Wake-up
Signal
tw(WAKE-INT)
td(WAKE-STBY)
OSCCLK
XCLKOUT
td(IDLE-XCOS)
A. 执行空闲指令将器件置于待机模式。
B. LPM 块响应待机信号，SYSCLK 在关闭之前最多保持16 个INTOSC1 时钟周期。此延迟使CPU 流水线和其他待处理的操作能够正确刷
新。
C. 外设的时钟被关闭。然而，PLL 和看门狗并未关闭。此器件现在处于待机模式。IDLE 指令执行后，在唤醒信号生效前需要5 个OSCCLK
周期（最小值）的延迟。
D. 外部唤醒信号被驱动为有效。
E. 馈送到GPIO 引脚的唤醒信号必须符合最小脉冲宽度要求。此外，此信号必须免受短时脉时波干扰。如果噪声信号馈送到GPIO 引脚，器
件的唤醒行为将不确定，并且对于后续的唤醒脉冲，器件可能不会退出低功耗模式。
F. 经过一个延迟周期后，退出待机模式。
G. 正常执行重新开始。此器件将响应中断（如果启用）。
图7-18. 待机模式进入和退出时序图
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
81
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
节7.9.8.3.5 显示了停机模式时序要求，节7.9.8.3.6 显示了开关特征，图7-19 显示了停机模式的时序图。
7.9.8.3.5 停机模式时序要求
最小值
最大值
单位
周期
周期
脉冲持续时间，GPIO 唤醒信号(1)
脉冲持续时间，XRS 唤醒信号(1)
tw(WAKE-GPIO)
tw(WAKE-XRS)
toscst + 2tc(OSCCLK)
toscst + 8tc(OSCCLK)
(1) 对于将X1/X2 用于OSCCLK 的应用，用户必须表征其特定的振荡器启动时间，因为它取决于器件外部的电路/布局。有关更多信息，请
参阅节7.9.3.4.2。对于将INTOSC1 或INTOSC2 用于OSCCLK 的应用，请参阅节7.9.3.5。振荡器启动时间不适用于在X1 引脚上使
用单端晶振的应用，因为它由器件外部供电。
7.9.8.3.6 停机模式开关特征
在推荐的工作条件下（除非另有说明）
参数
最小值
最大值
单位
周期
td(IDLE-XCOS)
16tc(INTOSC1)
延迟时间，IDLE 指令被执行至XCLKOUT 停止的时间
延迟时间，外部唤醒信号结束到CPU1 程序执行重新开始的时
间
• 从闪存唤醒
75tc(OSCCLK)
– 激活状态中的闪存模块
td(WAKE-HALT)
周期
• 从闪存唤醒
(1)
17500tc(OSCCLK)
– 睡眠状态中的闪存模块
• 从RAM 唤醒
75tc(OSCCLK)
(1) 该值基于闪存上电时间，其是SYSCLK 频率、闪存等待状态(RWAIT) 和FPAC1[PSLEEP]的函数。有关更多信息，请参阅
TMS320F2837xS 微控制器技术参考手册的“闪存和OTP 断电模式与唤醒”部分。当SYSCLK 为200MHz，RWAIT 为3 且
FPAC1[PSLEEP] 为0x860 时，可实现该值。
Copyright © 2022 Texas Instruments Incorporated
82
Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
(C)
(F)
(A)
(B)
(D)(E)
HALT
(G)
Device
Status
HALT
Flushing Pipeline
Normal
Execution
GPIOn
td(WAKE-HALT)
tw(WAKE-GPIO)
OSCCLK
Oscillator Start-up Time
XCLKOUT
td(IDLE-XCOS)
A. 执行IDLE 指令以将器件置于停机模式。
B. LPM 块响应HALT 信号，SYSCLK 在关闭之前最多保持16 个INTOSC1 时钟周期。此延迟使CPU 流水线和其他待处理的操作能够正确
刷新。
C. 到外设的时钟被关闭并且PLL 被关断。如果一个石英晶振或者陶瓷谐振器被用作时钟源，内部振荡器也被关断。器件现在处于停机模
式，并且功耗非常低。可以在停机模式中保持零引脚内部振荡器（INTOSC1 和INTOSC2）以及看门狗处于活动中。通过将1 写入
CLKSRCCTL1.WDHALTI 中来完成这一点。IDLE 指令执行后，在唤醒信号生效前需要5 个OSCCLK 周期（最少）的延迟。
D. 当GPIOn 引脚（用于使器件脱离停机模式）被驱动为低电平时，振荡器被打开并且振荡器唤醒序列被启动。只有当振荡器稳定后，
GPIO 才应被驱动为高电平。这使得在PLL 锁序列期间提供洁净的时钟信号。由于GPIO 引脚的下降沿异步开始唤醒程序，在进入和处
于HALT 模式期间就注意保持低噪声环境。
E. 馈送到GPIO 引脚的唤醒信号以唤醒器件必须符合最小脉冲宽度要求。此外，此信号必须免受短时脉冲波干扰。如果噪声信号馈送到
GPIO 引脚，器件的唤醒行为将不确定，并且对于后续的唤醒脉冲，器件可能不会退出低功耗模式。
F. 当内核的CLKIN 已启用时，器件将在一些延迟后响应中断（如果已启用）。现在退出停机模式。
G. 恢复正常运行。
H. 用户必须在停机唤醒时重新锁定PLL，以确保稳定的PLL 锁定。
图7-19. 停机模式进入和退出时序图
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
83
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
节7.9.8.3.7 显示了休眠模式时序要求，节7.9.8.3.8 显示了开关特征，图7-20 显示了休眠模式的时序图。
7.9.8.3.7 休眠模式时序要求
最小值
最大值
单位
tw(HIBWAKE)
tw(WAKEXRS)
40
µs
脉冲持续时间，休眠信号
40
µs
脉冲持续时间，XRS 唤醒信号
7.9.8.3.8 休眠模式开关特征
在推荐的工作条件下（除非另有说明）
参数
最小值
最大值
单位
周期
ms
td(IDLE-XCOS)
td(WAKE-HIB)
30tc(SYSCLK)
执行空闲指令至XCLKOUT 停止的延迟时间
外部唤醒信号到lORestore 功能开始的延迟时间
1.5
Copyright © 2022 Texas Instruments Incorporated
84
Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
(C)
(D)
(A)
(B)
(F)
(G)(H)
(I)(J)
(E)
CPU1 IDLE
Instruction
CPU1 HIB
config
Device Status Device Active
IoRestore() or Application Specific Operation
CPU1 Boot ROM
HIBERNATE
Td(WAKE-HIB)
GPIOHIBWAKEn,
XRSn
tw(HIBWAKEn),
tw(XRSn)
I/O Isolation
Bypassed &
Powered-Down
Application SpecificOperation
PLLs
Enabled
INTOSC1,INTOSC2,
X1/X2
Powering up
On
Powered Down
On
XCLKCOUT
Inactive
Application Specific Operation
td(IDLE-XCOS)
A. 如果需要，CPU1 会将必要的应用特定上下文保存到M0/M1 存储器。如果使用I/O 隔离， GPIO 状态包含在内。将CPU1 的LPMCR 寄
存器配置为休眠模式。使用其寄存器配置使闪存泵/库、USB-PHY、CMPSS、DAC 和ADC 断电。程序还应该在进入休眠之前使PLL 和
外设时钟断电。
B. 执行IDLE 指令以将器件置于休眠模式。
C. 此器件现在处于休眠模式。如果已配置，则开启I/O 隔离，并保留M0 和M1 存储器。CPU1 已断电。数字外设已断电。振荡器、PLL、
模拟外设和闪存都处于软件控制的低功耗模式。Dx、LSx 和GSx 存储器也已断电，并且其存储器内容丢失。
D. GPIOHIBWAKEn 引脚上的下降沿将驱动器件时钟源INTOSC1、INTOSC2 和X1/X2 OSC 的唤醒。唤醒源必须将GPIOHIBWAKEn 引脚
保持在低电平足够长的时间，以确保对这些时钟源完全加电。
E. 时钟源加电后，必须将GPIOHIBWAKEn 驱动为高电平以触发器件其余部分的唤醒序列。
F. 然后，BootROM 将开始执行。BootROM 可以通过读取CPU1.REC.HIBRESETn 位来区分休眠唤醒。加载TI OTP 微调后，BootROM
代码将跳转到用户定义的IoRestore 功能（如果已配置）。
G. 此时，器件退出休眠模式，应用可以继续运行。
H. IoRestore 功能是用户定义的功能，应用可以在其中重新配置GPIO 状态、禁用I/O 隔离、重新配置PLL、恢复外设配置或跳转到应用代
码。这取决于应用要求。
I.
如果应用没有跳转到应用代码，BootROM 将在完成IoRestore 后继续。如果没有在IoRestore 内部进行处理，它将自动禁用I/O 隔离。
J. 然后，BootROM 将根据HIBBOOTMODE 寄存器的确定的方式引导。有关更多信息，请参阅TMS320F2837xS 微控制器技术参考手册
的“ROM 代码和外设启动”一章。
图7-20. 休眠模式进入和退出时序图
备注
1. 如果IORESTOREADDR 配置为默认值，BootROM 将继续执行，以根据HIBBOOTMODE 寄存器
确定的方式引导。有关更多信息，请参阅TMS320F2837xS 微控制器技术参考手册的“ROM 代码
和外设启动”一章。
2. 用户可以选择在IoRestore 功能的任何时候禁用I/O 隔离。无论用户是否在IoRestore 功能中禁用
了隔离，或者是否未定义IoRestore，BootROM 都会在根据HIBBOOTMODE 寄存器确定的方式引
导前自动禁用隔离。
7.9.9 外部存储器接口(EMIF)
EMIF 提供了一种将CPU 连接到各种外部存储器件的方法，例如异步存储器（SRAM、NOR 闪存）或同步存储器
(SDRAM)。
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
85
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
7.9.9.1 异步内存支持
EMIF 支持异步内存：
• SRAM
• NOR 闪存
存在外部等待输入， 其允许较慢的异步存储器扩展存储器访问。EMIF 模块最多支持三种芯片选择
( EMIF_CS[4:2])。每种芯片选择具有以下可独立编程的属性：
• 数据总线宽度
• 读取周期时序：设置、保持、选通
• 写入周期时序：设置、保持、选通
• 总线变换时间
• 具有可编程超时的延长等待选项
• 选择选通选项
7.9.9.2 同步DRAM 支持
EMIF 存储器控制器与使用 32 位或 16 位数据总线的 JESD21-C SDR SDRAM 兼容。EMIF 具有单个 SDRAM 芯
片选择(EMIF_CS[0])。
用于同步存储器 (SDRAM)的EMIF 的地址空间超出程序地址总线的 22 位范围，只能通过数据总线访问，这给 C
编译器带来了限制，使其无法在此空间中有效地处理数据。因此，使用 SDRAM 时，建议用户在处理数据之前先
将数据从外部存储器复制（使用 DMA）到 RAM 中。请参阅 C2000Ware（用于 C2000 MCU 的 C2000Ware）中
的示例以及TMS320F2837xS 微控制器技术参考手册。
支持的SDRAM 配置包含：
• 一存储库、二存储库和四存储库SDRAM 器件
• 具有8、9、10 和11 列地址的器件
• 两个或三个时钟周期的CAS 延迟
• 16 位/32 位数据总线宽度
• 3.3V LVCMOS 接口
此外，EMIF 支持将 SDRAM 置于自刷新模式和省电模式。自刷新模式允许将 SDRAM 置于低功耗状态，同时仍
然保留内存内容，因为即使没有微控制器的时钟，SDRAM 也将继续进行自刷新。省电模式实现更低的功耗，但
如果需要保留数据，微控制器必须定期唤醒并发出刷新。EMIF 模块不支持移动SDRAM 器件。
在该器件上，EMIF 不支持对 SDRAM 配置进行突发访问。这意味着每次对外部 SDRAM 器件进行访问时都将有
CAS 延迟。
Copyright © 2022 Texas Instruments Incorporated
86
Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
7.9.9.3 EMIF 电气数据和时序
7.9.9.3.1 异步RAM
节7.9.9.3.1.1 显示了EMIF 异步存储器的时序要求。节7.9.9.3.1.2 显示了EMIF 异步存储器的开关特性。图7-21
至图7-24 显示了EMIF 异步存储器的时序图。
7.9.9.3.1.1 EMIF 异步内存时序要求
编号(1)
最小值
最大值
单位
读取和写入
E
tc(SYSCLK)
2E
ns
ns
EMIF 时钟周期
2
tw(EM_WAIT)
EMxWAIT 生效和无效的脉冲持续时间
读取
12
13
14
tsu(EMDV-EMOEH)
th(EMOEH-EMDIV)
tsu(EMOEL-EMWAIT)
15
0
ns
ns
ns
EMxD[y:0] 在EMxOE 高电平前的建立时间
EMxD[y:0] 在EMxOE 高电平后的保持时间
选通阶段结束前，EMxWAIT 生效的建立时间(2)
写入
4E+20
选通阶段结束前，EMxWAIT 生效的建立时间(2)
28
tsu(EMWEL-EMWAIT)
4E+20
ns
(1) E = EMxCLK 周期，单位为ns 。
(2) 在选通阶段结束前建立（如果没有插入扩展等待状态），此时EMxWAIT 必须生效以增加延长等待状态。图7-22 和图7-24 描述了包含
在选通阶段插入的扩展等待状态的EMIF 事务。然而，作为延长等待周期的一部分插入的周期不应被计算在内；如果没有扩展等待周
期，4E 要求则从保持(HOLD) 阶段开始。
7.9.9.3.1.2 EMIF 异步存储器开关特征
编号(1)
(2) (3)
参数
最小值
最大值 单位
读取和写入
读取
1
td(TURNAROUND)
(TA)*E+2
ns
(TA)*E–3
周转时间
(RS+RST+RH)*E+2
ns
ns
EMIF 读取周期时间(EW=0)
EMIF 读取周期时间(EW=1)
(RS+RST+RH)*E–3
3
4
tc(EMRCYCLE)
(RS+RST+RH+
(EWC*16))*E–3
(RS+RST+RH+
(EWC*16))*E+2
EMxCS[y:2] 低电平至EMxOE 低电
平(SS=0)的输出建立时间
(RS)*E+2
2
ns
ns
ns
ns
ns
ns
ns
ns
(RS)*E–3
tsu(EMCEL-EMOEL)
EMxCS[y:2] 低电平至EMxOE 低电
平(SS=1)的输出建立时间
-3
EMxOE 高电平至EMxCS[y:2] 高电
平（SS=0）的输出保持时间
(RH)*E
0
(RH)*E–3
–3
5
th(EMOEH-EMCEH)
EMxOE 高电平至EMxCS[y:2] 高电
平（SS=1）的输出保持时间
EMxBA[y:0] 有效至EMxOE 低电平
的输出建立时间
6
7
8
9
tsu(EMBAV-EMOEL)
th(EMOEH-EMBAIV)
tsu(EMAV-EMOEL)
th(EMOEH-EMAIV)
(RS)*E+2
(RH)*E
(RS)*E+2
(RH)*E
(RS)*E–3
(RH)*E–3
(RS)*E–3
(RH)*E–3
EMxOE 高电平至EMxBA[y:0] 无效
的输出保持时间
EMxA[y:0] 有效至EMxOE 低电平
的输出建立时间
EMxOE 高电平至EMxA[y:0] 无效
的输出保持时间
(RST)*E+1
ns
ns
EMxOE 有效低电平宽度(EW=0)
EMxOE 有效低电平宽度(EW=1)
(RST)*E–1
10
tw(EMOEL)
(RST+(EWC*16))*E+1
(RST+(EWC*16))*E–1
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
87
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
编号(1)
(2) (3)
参数
最小值
最大值 单位
从EMxWAIT 无效到EMxOE 高电
平的延迟时间
11
td(EMWAITH-EMOEH)
tsu(EMDQMV-EMOEL)
th(EMOEH-EMDQMIV)
4E+10
5E+15
(RS)*E+2
(RH)*E
ns
ns
ns
EMxDQM[y:0] 有效至EMxOE 低电
平的输出建立时间
29
30
(RS)*E–3
(RH)*E–3
EMxOE 高电平至EMxDQM[y:0] 无
效的输出保持时间
写入
(WS+WST+WH)*E+1
ns
ns
EMIF 写入周期时间(EW=0)
(WS+WST+WH)*E–3
15
16
tc(EMWCYCLE)
(WS+WST+WH+
(EWC*16))*E–3
(WS+WST+WH+
(EWC*16))*E+1
EMIF 写入周期时间(EW=1)
EMxCS[y:2] 低电平至EMxWE 低
电平(SS=0)的输出建立时间
(WS)*E+1
1
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
(WS)*E–3
-3
tsu(EMCEL-EMWEL)
EMxCS[y:2] 低电平至EMxWE 低
电平(SS=1)的输出建立时间
EMxWE 高电平至EMxCS[y:2] 高
电平（SS=0）的输出保持时间
(WH)*E
(WH)*E–3
17
th(EMWEH-EMCEH)
EMxWE 高电平至EMxCS[y:2] 高
电平（SS=1）的输出保持时间
0
–3
(WS)*E–3
EMxDQM[y:0] 有效至EMxWE 低电
平的输出建立时间
18
19
20
21
22
23
tsu(EMDQMV-EMWEL)
th(EMWEH-EMDQMIV)
tsu(EMBAV-EMWEL)
th(EMWEH-EMBAIV)
tsu(EMAV-EMWEL)
th(EMWEH-EMAIV)
(WS)*E+1
(WH)*E
EMxWE 高电平至EMxDQM[y:0] 无
效的输出保持时间
(WH)*E–3
EMxBA[y:0] 有效至EMxWE 低电
平的输出建立时间
(WS)*E+1
(WH)*E
(WS)*E–3
EMxWE 高电平至EMxBA[y:0] 无
效的输出保持时间
(WH)*E–3
EMxA[y:0] 有效至EMxWE 低电平
的输出建立时间
(WS)*E+1
(WH)*E
(WS)*E–3
EMxWE 高电平至EMxA[y:0] 无效
的输出保持时间
(WH)*E–3
EMxWE 有效低电平宽度
(EW=0)
(WST)*E+1
(WST+(EWC*16))*E+1
5E+15
(WST)*E–1
(WST+(EWC*16))*E–1
4E+10
24
tw(EMWEL)
EMxWE 有效低电平宽度
(EW=1)
从EMxWAIT 无效到EMxWE 高电
平的延迟时间
25
26
27
td(EMWAITH-EMWEH)
tsu(EMDV-EMWEL)
th(EMWEH-EMDIV)
EMxD[y:0] 有效至EMxWE 低电平
的输出建立时间
(WS)*E+1
(WH)*E
(WS)*E–3
EMxWE 高电平至EMxD[y:0] 无效
的输出保持时间
(WH)*E–3
(1) TA = 周转，RS = 读取建立，RST = 读取选通，RH =读取保持，WS = 写入建立，WST = 写入选通，WH = 写入保持，MEWC = 最大外
部等待周期。这些参数通过异步组和异步等待周期配置寄存器进行编程。这些参数支持以下范围内的值：TA[4–1]、RS[16–1]、
RST[64-4]、RH[8–1]、WS[16–1]、WST[64–1]、WH[8–1] 和MEWC[1–256]。更多信息，请参阅TMS320F2837xS 微控制器技术
参考手册。
(2) E = EMxCLK 周期，单位为ns。
(3) EWC = 由EMxWAIT 输入信号确定的外部等待周期。EWC 支持下列范围的值：EWC[256–1]。超时之前的最大等待时间由异步等待周
期配置寄存器中的位字段MEWC 指定。更多信息，请参阅TMS320F2837xS 微控制器技术参考手册。
Copyright © 2022 Texas Instruments Incorporated
88
Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
3
1
EMxCS[y:2]
EMxBA[y:0]
EMxA[y:0]
EMxDQM[y:0]
4
8
5
9
7
6
29
30
10
EMxOE
13
12
EMxD[y:0]
EMxWE
图7-21. 异步存储器读取时序
Extended Due to EMxWAIT
SETUP
STROBE
STROBE HOLD
EMxCS[y:2]
EMxBA[y:0]
EMxA[y:0]
EMxD[y:0]
14
11
EMxOE
2
2
EMxWAIT
Asserted
Deasserted
图7-22. EMxWAIT 读取时序要求
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
89
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
15
1
EMxCS[y:2]
EMxBA[y:0]
EMxA[y:0]
EMxDQM[y:0]
16
18
17
19
21
23
20
24
22
EMxWE
27
26
EMxD[y:0]
EMxOE
图7-23. 异步存储器写入时序
Extended Due to EMxWAIT
SETUP
STROBE
STROBE HOLD
EMxCS[y:2]
EMxBA[y:0]
EMxA[y:0]
EMxD[y:0]
28
25
EMxWE
2
2
EMxWAIT
Asserted
Deasserted
图7-24. EMxWAIT 写入时序要求
Copyright © 2022 Texas Instruments Incorporated
90
Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
7.9.9.3.2 同步RAM
节 7.9.9.3.2.1 显示了 EMIF 同步存储器的的时序要求。节 7.9.9.3.2.2 显示了 EMIF 同步存储器的的开关特性。图
7-25 和图7-26 显示了同步存储器的时序图。
7.9.9.3.2.1 EMIF 同步存储器时序要求
编号
最小值 最大值 单位
19
tsu(EMIFDV-EM_CLKH)
th(CLKH-DIV)
2
ns
ns
EMxCLK 上升前，EMxD[y:0] 上的读取数据有效的输入建立时间
EMxCLK 上升后，EMxD[y:0] 上的读取数据有效的输入保持时间
20
1.5
7.9.9.3.2.2 EMIF 同步存储器开关特征
编号
参数
最小值 最大值 单位
1
2
tc(CLK)
10
3
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
周期时间，EMIF 时钟EMxCLK
tw(CLK)
脉冲宽度，EMIF 时钟EMxCLK 高电平或低电平
EMxCLK 上升至EMxCS[y:2] 有效的延迟时间
EMxCLK 上升至EMxCS[y:2] 无效的输出保持时间
EMxCLK 上升至EMxDQM[y:0] 有效的延迟时间
EMxCLK 上升至EMxDQM[y:0] 无效的输出保持时间
EMxCLK 上升至EMxA[y:0] 和EMxBA[y:0] 有效的延迟时间
EMxCLK 上升至EMxA[y:0] 和EMxBA[y:0] 无效的输出保持时间
EMxCLK 上升至EMxD[y:0] 有效的延迟时间
EMxCLK 上升至EMxD[y:0] 无效的输出保持时间
EMxCLK 上升至EMxRAS 有效的延迟时间
EMxCLK 上升至EMxRAS 无效的输出保持时间
EMxCLK 上升至EMxCAS 有效的延迟时间
EMxCLK 上升至EMxCAS 无效的输出保持时间
EMxCLK 上升至EMxWE 有效的延迟时间
3
td(CLKH-CSV)
toh(CLKH-CSIV)
td(CLKH-DQMV)
toh(CLKH-DQMIV)
td(CLKH-AV)
8
8
8
8
8
8
8
8
4
1
1
1
1
1
1
1
1
5
6
7
8
toh(CLKH-AIV)
td(CLKH-DV)
9
10
11
12
13
14
15
16
17
18
toh(CLKH-DIV)
td(CLKH-RASV)
toh(CLKH-RASIV)
td(CLKH-CASV)
toh(CLKH-CASIV)
td(CLKH-WEV)
toh(CLKH-WEIV)
td(CLKH-DHZ)
toh(CLKH-DLZ)
EMxCLK 上升至EMxWE 无效的输出保持时间
EMxCLK 上升至EMxD[y:0] 三态的延迟时间
EMxCLK 上升至EMxD[y:0] 驱动的输出保持时间
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
91
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
BASIC SDRAM
1
READ OPERATION
2
2
EMxCLK
EMxCS[y:2]
EMxDQM[y:0]
EMxBA[y:0]
EMxA[y:0]
4
3
5
7
7
6
8
8
19
20
2 EM_CLK Delay
18
17
EMxD[y:0]
EMxRAS
11
12
13
14
EMxCAS
EMxWE
图7-25. 基本SDRAM 读取操作
Copyright © 2022 Texas Instruments Incorporated
92
Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
1
BASIC SDRAM
WRITE OPERATION
2
2
EMxCLK
EMxCS[y:2]
EMxDQM[y:0]
EMxBA[y:0]
EMxA[y:0]
3
5
7
7
4
6
8
8
9
10
EMxD[y:0]
EMxRAS
EMxCAS
EMxWE
11
12
13
15
16
图7-26. 基本SDRAM 写入操作
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
93
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
7.10 模拟外设
本小节介绍了模拟子系统模块。
该器件上的模拟模块包括ADC、温度传感器、缓冲的DAC 和CMPSS。
模拟子系统具有以下特性：
• 灵活的电压基准
– ADC 以VREFHIx 和VREFLOx 引脚为基准。
• VREFHIx 引脚电压必须从外部驱动。
• 缓冲DAC 以VREFHIx 和VSSA 为基准。
– 或者，这些DAC 可以以VDAC 引脚和VSSA 为基准。
• 比较器DAC 以VDDA 和VSSA 为基准。
– 或者，这些DAC 可以以VDAC 引脚和VSSA 为基准。
• 灵活地使用引脚
– 缓冲DAC 和比较器子系统功能与ADC 输入多路复用
• 所有ADC 上的VREFLO 的内部连接用于失调电压自我校准
图 7-27 显示了 337 焊球 ZWT 封装的模拟子系统方框图。图 7-28 显示了 176 引脚 PTP 封装的模拟子系统方框
图。图7-29 显示了100 引脚PZP 封装的模拟子系统方框图。
Copyright © 2022 Texas Instruments Incorporated
94
Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
VREFHIA
VREFHIA
VDAC
Comparator Subsystem 1
Digital
DACOUTA/ADCINA0
DACOUTB/ADCINA1
CMPIN1P/ADCINA2
CMPIN1N/ADCINA3
CMPIN2P/ADCINA4
CMPIN2N/ADCINA5
0
1
2
3
4
5
6
7
8
REFHI
CMPIN1P
CTRIP1H
DACREFSEL
VDDA or VDAC
Filter
CTRIPOUT1H
12-bit
Buffered
DAC
DAC12
DAC12
ADC-A
16-bits
or
12-bits
(selectable)
CTRIP1L
Digital
Filter
CMPIN1N
CMPIN2P
CTRIPOUT1L
VREFLOA
VREFLOA
VSSA
9
10
11
12
13
14
15
Comparator Subsystem 2
Digital
VREFHIA
VDAC
CTRIP2H
VDDA or VDAC
Filter
CTRIPOUT2H
TEMP SENSOR
CMPIN4P/ADCIN14
CMPIN4N/ADCIN15
DACREFSEL
DAC12
DAC12
REFLO
REFHI
12-bit
Buffered
DAC
CTRIP2L
Digital
Filter
VREFLOA
VREFHIB
CMPIN2N
CMPIN3P
CTRIPOUT2L
VSSA
Comparator Subsystem 3
Digital
VDAC/ADCINB0
DACOUTC/ADCINB1
CMPIN3P/ADCINB2
CMPIN3N/ADCINB3
ADCINB4
0
1
2
3
4
5
6
7
8
CTRIP3H
VREFHIB VDAC
DACREFSEL
VDDA or VDAC
Filter
CTRIPOUT3H
DAC12
DAC12
ADCINB5
ADC-B
16-bits
or
12-bits
(selectable)
CTRIP3L
Digital
Filter
12-bit
Buffered
DAC
CMPIN3N
CMPIN4P
CTRIPOUT3L
VREFLOB
VREFLOB
9
10
11
12
13
14
15
Comparator Subsystem 4
Digital
VSSA
CTRIP4H
VDDA or VDAC
Filter
CTRIPOUT4H
DAC12
DAC12
REFLO
REFHI
Digital
Filter
CTRIP4L
VREFLOB
VREFHIC
CMPIN4N
CMPIN5P
CTRIPOUT4L
Comparator Subsystem 5
Digital
0
1
CTRIP5H
CMPIN6P/ADCINC2
CMPIN6N/ADCINC3
CMPIN5P/ADCINC4
CMPIN5N/ADCINC5
2
3
4
5
6
7
8
9
10
11
12
13
14
15
VDDA or VDAC
Filter
CTRIPOUT5H
DAC12
DAC12
ADC-C
16-bits
or
12-bits
(selectable)
CTRIP5L
Digital
Filter
CTRIPOUT5L
CMPIN5N
CMPIN6P
VREFLOC
VREFLOC
Comparator Subsystem 6
Digital
CTRIP6H
VDDA or VDAC
Filter
CTRIPOUT6H
DAC12
DAC12
REFLO
REFHI
Digital
Filter
CTRIP6L
VREFLOC
VREFHID
CTRIPOUT6L
CMPIN6N
CMPIN7P
Comparator Subsystem 7
Digital
CMPIN7P/ADCIND0
CMPIN7N/ADCIND1
CMPIN8P/ADCIND2
CMPIN8N/ADCIND3
ADCIND4
0
1
2
3
4
5
6
7
8
CTRIP7H
VDDA or VDAC
Filter
CTRIPOUT7H
DAC12
DAC12
ADCIND5
ADC-D
16-bits
or
12-bits
(selectable)
CTRIP7L
Digital
Filter
CTRIPOUT7L
CMPIN7N
CMPIN8P
VREFLOD
VREFLOD
9
10
11
12
13
14
15
Comparator Subsystem 8
Digital
CTRIP8H
VDDA or VDAC
Filter
CTRIPOUT8H
DAC12
DAC12
REFLO
Digital
Filter
CTRIP8L
VREFLOD
CTRIPOUT8L
CMPIN8N
图7-27. 模拟子系统方框图（337 焊球ZWT）
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
95
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
VREFHIA
VREFHIA VDAC
Comparator Subsystem 1
DACOUTA/ADCINA0
DACOUTB/ADCINA1
CMPIN1P/ADCINA2
CMPIN1N/ADCINA3
CMPIN2P/ADCINA4
CMPIN2N/ADCINA5
0
1
2
3
4
5
6
7
8
REFHI
CMPIN1P
CTRIP1H
Digital
Filter
DACREFSEL
VDDA or VDAC
CTRIPOUT1H
12-bit
Buffered
DAC
DAC12
DAC12
ADC-A
16-bits
or
12-bits
(selectable)
CTRIP1L
Digital
Filter
CMPIN1N
CMPIN2P
CTRIPOUT1L
VREFLOA
VREFLOA
VSSA
VSSA
VSSA
9
10
11
12
13
14
15
Comparator Subsystem 2
Digital
VREFHIA VDAC
DACREFSEL
CTRIP2H
VDDA or VDAC
Filter
CTRIPOUT2H
TEMP SENSOR
CMPIN4P/ADCIN14
CMPIN4N/ADCIN15
DAC12
DAC12
REFLO
REFHI
12-bit
Buffered
DAC
CTRIP2L
Digital
Filter
VREFLOA
VREFHIB
CMPIN2N
CMPIN3P
CTRIPOUT2L
Comparator Subsystem 3
Digital
VDAC/ADCINB0
DACOUTC/ADCINB1
CMPIN3P/ADCINB2
CMPIN3N/ADCINB3
0
1
2
3
4
5
6
7
8
CTRIP3H
VREFHIB VDAC
DACREFSEL
VDDA or VDAC
Filter
CTRIPOUT3H
DAC12
DAC12
ADC-B
16-bits
or
12-bits
(selectable)
12-bit
Buffered
DAC
CTRIP3L
Digital
Filter
CMPIN3N
CMPIN4P
CTRIPOUT3L
VREFLOB
VREFLOB
9
10
11
12
13
14
15
Comparator Subsystem 4
Digital
CTRIP4H
VDDA or VDAC
Filter
CTRIPOUT4H
DAC12
DAC12
REFLO
REFHI
Digital
Filter
CTRIP4L
VREFLOB
VREFHIC
CMPIN4N
CMPIN5P
CTRIPOUT4L
Comparator Subsystem 5
Digital
0
1
CTRIP5H
CMPIN6P/ADCINC2
CMPIN6N/ADCINC3
CMPIN5P/ADCINC4
2
3
4
5
6
7
8
9
10
11
12
13
14
15
VDDA or VDAC
Filter
CTRIPOUT5H
DAC12
DAC12
ADC-C
16-bits
or
12-bits
(selectable)
CTRIP5L
Digital
Filter
CTRIPOUT5L
VREFLOC
VREFLOC
Comparator Subsystem 6
Digital
CMPIN6P
CTRIP6H
VDDA or VDAC
Filter
CTRIPOUT6H
DAC12
DAC12
REFLO
REFHI
Digital
Filter
CTRIP6L
VREFLOC
VREFHID
CTRIPOUT6L
CMPIN6N
CMPIN7P
Comparator Subsystem 7
Digital
CMPIN7P/ADCIND0
CMPIN7N/ADCIND1
CMPIN8P/ADCIND2
CMPIN8N/ADCIND3
ADCIND4
0
1
2
3
4
5
6
7
8
CTRIP7H
VDDA or VDAC
Filter
CTRIPOUT7H
DAC12
DAC12
ADC-D
16-bits
or
12-bits
(selectable)
CTRIP7L
Digital
Filter
CTRIPOUT7L
CMPIN7N
CMPIN8P
VREFLOD
VREFLOD
9
10
11
12
13
14
15
Comparator Subsystem 8
Digital
CTRIP8H
VDDA or VDAC
Filter
CTRIPOUT8H
DAC12
DAC12
REFLO
Digital
Filter
CTRIP8L
VREFLOD
CTRIPOUT8L
CMPIN8N
图7-28. 模拟子系统方框图（176 引脚PTP）
Copyright © 2022 Texas Instruments Incorporated
96
Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
VREFHIA
VREFHIA VDAC
Comparator Subsystem 1
REFHI
DACOUTA/ADCINA0
DACOUTB/ADCINA1
CMPIN1P/ADCINA2
CMPIN1N/ADCINA3
CMPIN2P/ADCINA4
CMPIN2N/ADCINA5
0
1
2
3
4
5
6
7
8
CMPIN1P
CTRIP1H
Digital
Filter
DACREFSEL
VDDA or VDAC
CTRIPOUT1H
12-bit
Buffered
DAC
DAC12
DAC12
CTRIP1L
Digital
Filter
ADC-A
CMPIN1N
CMPIN2P
CTRIPOUT1L
VREFLOA
VREFLOA
VSSA
12-bits
9
10
11
12
13
14
15
Comparator Subsystem 2
Digital
VREFHIA VDAC
DACREFSEL
CTRIP2H
VDDA or VDAC
Filter
CTRIPOUT2H
TEMP SENSOR
CMPIN4P/ADCIN14
CMPIN4N/ADCIN15
DAC12
DAC12
12-bit
Buffered
DAC
REFLO
REFHI
CTRIP2L
Digital
Filter
VREFLOA
VREFHIB
CTRIPOUT2L
CMPIN2N
CMPIN3P
VSSA
Comparator Subsystem 3
Digital
VDAC/ADCINB0
DACOUTC/ADCINB1
CMPIN3P/ADCINB2
CMPIN3N/ADCINB3
ADCINB4
0
1
2
3
4
5
6
7
8
VREFHIB
VDAC
CTRIP3H
VDDA or VDAC
Filter
CTRIPOUT3H
DACREFSEL
DAC12
DAC12
ADCINB5
12-bit
Buffered
DAC
CTRIP3L
Digital
Filter
ADC-B
CMPIN3N
CMPIN4P
CTRIPOUT3L
VREFLOB
VREFLOB
12-bits
9
VSSA
10
11
12
13
14
15
Comparator Subsystem 4
Digital
CTRIP4H
VDDA or VDAC
Filter
CTRIPOUT4H
DAC12
DAC12
REFLO
Digital
Filter
CTRIP4L
VREFLOB
CTRIPOUT4L
CMPIN4N
图7-29. 模拟子系统方框图（100 引脚PZP）
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
97
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
7.10.1 模数转换器(ADC)
该器件上的 ADC 是逐次逼近 (SAR) 型 ADC，分辨率可选择为 16 位或 12 位。存在多个允许同时采样的 ADC 模
块。ADC 包装程序是基于启动转换 (SOC)的 [请参阅 TMS320F2837xS 微控制器技术参考手册 的“SOC 工作原
理”部分。
每个ADC 具有以下特性：
• 分辨率可选择16 位或12 位
• 由VREFHI 和VREFLO 设置的比例式外部基准
• 差分信号转换（仅限16 位模式）
• 单端信号转换（仅限12 位模式）
• 具有最多16 个通道（单端）或8 个通道（差分）的输入多路复用器
• 16 个可配置SOC
• 16 个可单独寻址的结果寄存器
• 多个触发源
– 软件立即启动
– 所有ePWM
– GPIO XINT2
– CPU 计时器
– ADCINT1 或2
• 四个灵活的PIE 中断
• 突发模式
• 四个后处理块，每块具有：
– 饱和失调电压校准
– 设定点计算的误差
– 具有中断和ePWM 跳变功能的高电平、低电平和过零比较
– 触发至采样延迟采集
Copyright © 2022 Texas Instruments Incorporated
98
Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
图7-30 显示了ADC 模块方框图。
Analog to Digital Core
Analog to Digital Wrapper Logic
SIGNALMODE
SIGNALMODE
RESOLUTION
ADCSOC
RESOLUTION
Input Circuit
SOCx (0-15)
CHSEL
[15:0]
[15:0]
[15:0]
SOC
Arbitration
& Control
ACQPS
CHSEL
0
1
ADCIN0
ADCIN1
ADCIN2
ADCIN3
ADCIN4
ADCIN5
ADCIN6
ADCIN7
ADCIN8
ADCIN9
ADCIN10
ADCIN11
ADCIN12
ADCIN13
ADCIN14
ADCIN15
2
3
4
5
ADCCOUNTER
6
TRIGGER[15:0]
VIN+
7
DOUT
8
VIN-
9
10
11
12
13
14
15
SOC Delay
Timestamp
Trigger
Timestamp
S/H Circuit
Converter
RESULT
-
+
ADCPPBxOFFCAL
S
saturate
+
ADCPPBxOFFREF
ADCPPBxRESULT
-
S
ADCEVT
VREFHI
Event
Logic
CONFIG
ADCEVTINT
VREFLO
Reference Voltage Levels
Post Processing Block (1-4)
Interrupt Block (1-4)
ADCINT1-4
图7-30. ADC 模块方框图
7.10.1.1 ADC 可配置性
一些ADC 配置由SOC 单独控制，而其他配置则由每个 ADC 模块控制。表7-7 汇总了基本的ADC 选项及其可配
置性级别。
表7-7. ADC 选项和配置级别
选项
可配置性
通过模块(1)
通过模块(1)
通过模块
时钟
分辨率
信号模式
基准电压源
触发源
不可配置（仅限外部参考）
通过SOC(1)
通过SOC
转换后的通道
采集窗口持续时间
EOC 位置
突发模式
通过SOC(1)
通过模块
通过模块(1)
(1) 将这些值以不同方式写入不同的ADC 模块可能会导致ADC 异步工作。有关ADC 何时同步或异步工
作的指导，请参阅TMS320F2837xS 微控制器技术参考手册中“模数转换器(ADC)”一章的“确保
同步工作”小节。
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
99
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
7.10.1.1.1 信号模式
ADC 支持两种信号模式：单端和差分。在单端模式中，以 VREFLO 为基准通过单个引脚 (ADCINx)对转换器的输
入电压 进行采样。在差分信号模式中，通过一对输入引脚对转换器的输入电压进行采样，其中一个输入引脚为正
输入引脚 (ADCINxP) ，且另一个输入引脚为负输入引脚 (ADCINxN)。实际输入电压是两个引脚之间的差值
(ADCINxP - ADCINxN)。图7-31 显示了差分信号模式。图7-32 显示了单端信号模式。
Pin Voltages
VREFHI
VREFHI
ADCINxP
VREFHI/2
ADCINxN
ADCINxP
ADCINxN
ADC
VREFLO
VREFLO
(VSSA)
Input Common Mode
Effective Input Voltage
Digital Output
VREFHI
Vin Common Mode
VREFHI/2 50mV
VREFLO
(VSSA)
+VREFHI
ADC Vin
0
-VREFHI
2n - 1
ADC Vin
0
图7-31. 差分信号模式
Copyright © 2022 Texas Instruments Incorporated
100 Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
Pin Voltage
VREFHI
VREFHI
ADCINx
ADCINx
ADC
VREFHI/2
VREFLO
VREFLO
(VSSA)
Digital Output
2n - 1
ADC Vin
0
图7-32. 单端信号模式
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback 101
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
7.10.1.2 ADC 电气数据和时序
节 7.10.1.2.1 显示了 16 位差分模式的 ADC 工作条件。节 7.10.1.2.2 显示了 16 位差分模式的 ADC 特征。节
7.10.1.2.3 显示了 12 位单端模式的 ADC 工作条件。节 7.10.1.2.4 显示了 12 位单端模式的 ADC 特征。节
7.10.1.2.5 显示了ADCEXTSOC 时序要求。
7.10.1.2.1 ADC 工作条件（16 位差分模式）
在推荐的工作条件下（除非另有说明）
最小值
典型值
最大值
单位
5
50
MHz
ADCCLK（源自PERx.SYSCLK）
采样窗口持续时间（由ACQPS 和PERx.SYSCLK 设置）(1)
320
2.4
ns
V
VREFHI
VDDA
VSSA
2.5 或3.0
VREFLO
VSSA
0
V
VREFHI - VREFLO
ADC 输入转换范围
ADC 输入信号共模电压(2) (3)
2.4
VDDA
V
VREFLO
VREFCM - 50
VREFHI
V
VREFCM
VREFCM + 50
mV
(1) 采样窗口还必须至少达到1 个ADCCLK 周期的长度，才能确保ADC 正确工作。
(2) VREFCM = (VREFHI + VREFLO)/2
(3) 如果负ADC 输入引脚连接到VSSA 或VREFLO，则不会满足VREFCM 要求。
备注
工作过程中，ADC 输入应保持低于 VDDA + 0.3V。如果 ADC 输入超过此电平，器件内部的 VREF 可能
会受到干扰，这可能会影响使用相同VREF 的其他ADC 或DAC 输入的结果。
备注
VREFHI 引脚必须保持低于 VDDA + 0.3V，以确保正常工作。如果 VREFHI 引脚超过此电平，可能会激活
阻塞电路，并且VREFHI 的内部值可能会在内部浮动至0V，从而导致ADC 转换或DAC 输出不正确。
Copyright © 2022 Texas Instruments Incorporated
102 Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
7.10.1.2.2 ADC 特征（16 位差分模式）
在推荐的工作条件下（除非另有说明）(6)
参数
测试条件
最小值
典型值
最大值
单位
ADC 转换周期(1)
29.6
31 ADCCLK
上电时间（将ADCPWDNZ 设置为第一
次转换后）
500
µs
-64
±9
±9
64
16
LSB
LSB
LSB
LSB
LSB
LSB
LSB
LSB
dB
增益误差
失调误差(2)
–16
±6
通道间增益误差
通道间失调误差
±3
±6
ADC 间增益误差
ADC 间失调误差
DNL(3)
所有ADC 的VREFHI 和VREFLO 均相同
所有ADC 的VREFHI 和VREFLO 均相同
±3
±0.5
±1.5
87.6
-93.5
95.4
86.6
1
3
> –1
–3
INL
SNR(4) (11)
THD(4) (11)
SFDR(4) (11)
SINAD(4) (11)
VREFHI = 2.5V，fin = 10kHz
VREFHI = 2.5V，fin = 10kHz
VREFHI = 2.5V，fin = 10kHz
VREFHI = 2.5V，fin = 10kHz
dB
dB
dB
VREFHI = 2.5V，fin = 10kHz，
单个ADC(7)
14.1
14.1
VREFHI = 2.5V，fin = 10kHz，同步
ENOB(4) (11)
位
ADC(8)
VREFHI = 2.5V，fin = 10kHz，异步
不支持
ADC(9)
VDDA = 3.3V 直流+ 200mV
直流至正弦（1kHz 时）
PSRR
77
dB
dB
VDDA = 3.3V 直流+ 200mV
正弦（800kHz 时）
PSRR
CMRR
74
60
dB
µA
DC 到1MHz
190
V
REFHI 输入电流
VREFHI = 2.5V，同步ADC(8)
VREFHI = 2.5V，异步ADC(9)
-2
2
ADC 间隔离(11) (5) (10)
LSB
不支持
(1) 请参阅节7.10.1.2.7。
(2) 当ADCINp = ADCINn = VREFCM 时，与转换结果32768 的差异。
(3) 没有丢失的代码。
(4) 交流参数将受到时钟源精度和抖动的影响，在为系统选择时钟源时应考虑到这一点。用于这些参数的时钟源是通过PLL 馈送的高精度外
部时钟。片上内部振荡器的抖动比外部晶振更高，如果将其用作时钟源，这些参数将会降低。
(5) 由于多个ADC 同时运行而产生的最大DC 代码偏差。
(6) 典型值是在VREFHI = 2.5V 且VREFLO = 0V 时测量的。在VREFHI = 2.5V 且VREFLO = 0V 时对最小值和最大值进行测试或表征。
(7) 一个ADC 在运行，而其他所有ADC 都处于空闲状态。
(8) 所有ADC 都以相同的ADCCLK、S+H 持续时间、触发器和分辨率工作。
(9) 任何以异构ADCCLK、S+H 持续时间、触发器或分辨率工作的ADC。
(10) 基于特征化的值。
(11) 作为减少电容耦合和串扰的最佳实践的一部分，与ADC 输入和VREFHI 引脚相邻的引脚上的I/O 活动已降至最低。
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback 103
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
7.10.1.2.3 ADC 工作条件（12 位单端模式）
在推荐的工作条件下（除非另有说明）
最小值
典型值
最大值
单位
5
75
50
MHz
ADCCLK（源自PERx.SYSCLK）
采样窗口持续时间（由ACQPS 和PERx.SYSCLK 设置）(1)
ns
V
VREFHI
2.4
VDDA
VSSA
2.5 或3.0
VREFLO
VSSA
2.4
0
V
VREFHI - VREFLO
ADC 输入转换范围
VDDA
V
VREFLO
VREFHI
V
(1) 采样窗口还必须至少达到1 个ADCCLK 周期的长度，才能确保ADC 正确工作。
备注
工作过程中，ADC 输入应保持低于 VDDA + 0.3V。如果 ADC 输入超过此电平，器件内部的 VREF 可能
会受到干扰，这可能会影响使用相同VREF 的其他ADC 或DAC 输入的结果。
备注
VREFHI 引脚必须保持低于 VDDA + 0.3V，以确保正常工作。如果 VREFHI 引脚超过此电平，可能会激活
阻塞电路，并且VREFHI 的内部值可能会在内部浮动至0V，从而导致ADC 转换或DAC 输出不正确。
Copyright © 2022 Texas Instruments Incorporated
104 Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
7.10.1.2.4 ADC 特征（12 位单端模式）
在推荐的工作条件下（除非另有说明）(5)
参数
测试条件
最小值
典型值
最大值
单位
ADC 转换周期(1)
10.1
11 ADCCLK
500
µs
上电时间
-5
-4
±3
±2
5
4
LSB
LSB
LSB
LSB
LSB
LSB
LSB
LSB
dB
增益误差
失调误差
±4
通道间增益误差
通道间失调误差
±2
±4
ADC 间增益误差
ADC 间失调误差
DNL(2)
所有ADC 的VREFHI 和VREFLO 均相同
所有ADC 的VREFHI 和VREFLO 均相同
±2
±0.5
±1.0
68.8
-78.4
79.2
68.4
1
2
> –1
INL
-2
SNR(3) (10)
THD(3) (10)
SFDR(3) (10)
SINAD(3) (10)
VREFHI = 2.5V，fin = 100kHz
VREFHI = 2.5V，fin = 100kHz
VREFHI = 2.5V，fin = 100kHz
VREFHI = 2.5V，fin = 100kHz
dB
dB
dB
VREFHI = 2.5V，fin = 100kHz，
单个ADC(6)，所有封装
11.1
11.1
VREFHI = 2.5V，fin = 100kHz，同步
ADC(7)，所有封装
VREFHI = 2.5V，fin = 100kHz，异步
ADC(8)
，
不支持
9.7
ENOB(3) (10)
100 引脚PZP 封装
位
VREFHI = 2.5V，fin = 100kHz，异步
ADC(8)
，
176 引脚PTP 封装
VREFHI = 2.5V，fin = 100kHz，异步
ADC(8)
，
10.9
337 焊球ZWT 封装
VDDA = 3.3V 直流+ 200mV
直流至正弦（1kHz 时）
PSRR
PSRR
60
57
dB
dB
VDDA = 3.3V 直流+ 200mV
正弦（800kHz 时）
VREFHI = 2.5V，同步ADC(7)，所有封装
-1
1
VREFHI = 2.5V，异步ADC(8)，100 引脚
PZP 封装
不支持
ADC 间隔离(10) (4) (9)
VREFHI = 2.5V，异步ADC(8)，176 引脚
PTP 封装
LSB
µA
-9
-2
9
2
VREFHI = 2.5V，异步ADC(8)，337 焊球
ZWT 封装
130
V
REFHI 输入电流
(1) 请参阅节7.10.1.2.7。
(2) 没有丢失的代码。
(3) 交流参数将受到时钟源精度和抖动的影响，在为系统选择时钟源时应考虑到这一点。用于这些参数的时钟源是通过PLL 馈送的高精度外
部时钟。片上内部振荡器的抖动比外部晶振更高，如果将其用作时钟源，这些参数将会降低。
(4) 由于多个ADC 同时运行而产生的最大DC 代码偏差。
(5) 典型值是在VREFHI = 2.5V 且VREFLO = 0V 时测量的。在VREFHI = 2.5V 且VREFLO = 0V 时对最小值和最大值进行测试或表征。
(6) 一个ADC 在工作，而其他所有ADC 都处于空闲状态。
(7) 所有ADC 都以相同的ADCCLK、S+H 持续时间、触发器和分辨率工作。
(8) 任何以异构ADCCLK、S+H 持续时间、触发器或分辨率工作的ADC。
(9) 基于特征化的值。
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback 105
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
(10) 作为减少电容耦合和串扰的最佳实践的一部分，与ADC 输入和VREFHI 引脚相邻的引脚上的I/O 活动已降至最低。
7.10.1.2.5 ADCEXTSOC 时序要求
最小值(1)
最大值
单位
周期
周期
2tc(SYSCLK)
同步
tw(INT)
脉冲持续时间，INT 输入低电平/高电平
tw(IQSW) + tw(SP) + 1tc(SYSCLK)
带有限定符
(1) 有关输入限定符参数的说明，请参阅节7.9.6.2.1。
7.10.1.2.6 ADC 输入模型
备注
ADC 通道ADCINA0、ADCINA1 和ADCINB1 有一个50kΩ下拉电阻器连接到VSSA。
对于差分工作，节7.10.1.2.6.1 和图7-33 给出了ADC 输入特征。
7.10.1.2.6.1 差分输入模型参数
值（16 位模式）
说明
Cp
Ron
Ch
Rs
请参阅表7-8
700Ω
寄生输入电容
采样开关电阻
采样电容器
16.5pF
50Ω
标称源阻抗
ADC
ADCINxP
ADCINxN
Rs
Cp
Cp
Ron
Switch
Switch
AC
Ch
VSSA
Ron
Rs
图7-33. 差分输入模型
对于单端操作，节7.10.1.2.6.2 和图7-34 给出了ADC 输入特征。
7.10.1.2.6.2 单端输入模型参数
VALUE（12 位模式）
请参阅表7-8
425Ω
说明
Cp
寄生输入电容
Ron
采样开关电阻
Ch
Rs
14.5pF
采样电容器
标称源阻抗
50Ω
ADC
ADCINx
Rs
Switch
Ron
AC
Cp
Ch
VREFLO
图7-34. 单端输入模型
Copyright © 2022 Texas Instruments Incorporated
106 Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
表 7-8 显示了每个通道上的寄生电容。此外，启用比较器会在比较器正输入上增加约 1.4pF 的电容，并在比较器
负输入上增加约2.5pF 的电容。
表7-8. 每通道寄生电容
Cp (pF)
ADC 通道
比较器已禁用
12.9
10.3
5.9
比较器已启用
不适用
不适用
7.3
ADCINA0
ADCINA1
ADCINA2
ADCINA3
ADCINA4
ADCINA5
ADCINB01
ADCINB1
ADCINB2
ADCINB3
ADCINB4
ADCINB5
ADCINC2
ADCINC3
ADCINC4
ADCINC5
ADCIND0
ADCIND1
ADCIND2
ADCIND3
ADCIND4
ADCIND5
ADCIN14
ADCIN15
6.3
8.8
5.9
7.3
6.3
8.8
117.0
10.6
5.9
不适用
不适用
7.3
6.2
8.7
5.2
不适用
不适用
6.9
5.1
5.5
5.8
8.3
5.0
6.4
5.3
7.8
5.3
6.7
5.7
8.2
5.3
6.7
5.6
8.1
4.3
不适用
不适用
10.0
4.3
8.6
9.0
11.5
1. 由于VDAC 功能导致电容增加。
应将这些输入模型与实际信号源阻抗配合使用， 以确定采集窗口持续时间。有关更多信息， 请参阅
TMS320F2837xS 微控制器技术参考手册的“选择采集窗口持续时间”部分。
用户应通过假设 Ch 上最坏情况下的初始条件来分析ADC 输入设置。这将需要假设 Ch 能够在 S+H 窗口开始时完
全充电至 VREFHI 或完全放电至 VREFLO 。当 ADC 从奇数通道转换为偶数通道，或从偶数通道转换为奇数通道
时，Ch 上的实际初始电压将几乎完全放电至VREFLO 的状态。对于偶数到偶数或奇数到奇数的转换，Ch 上的初始
电压将接近于之前已转换通道上的电压。
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback 107
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
7.10.1.2.7 ADC 时序图
节 7.10.1.2.7.1 列出了 12 位模式下的 ADC 时序（SYSCLK 周期）。节 7.10.1.2.7.2 列出了 16 位模式下的 ADC
时序。图7-35 和图7-36 显示了在下列假设下两个SOC 的ADC 转换时序：
• SOC0 和SOC1 配置为使用相同的触发器。
• 触发发生时，没有其他SOC 正在转换或挂起。
• 轮循指针处于使SOC0 首先转换的状态。
• ADCINTSEL 配置为在SOC0 的转换结束时设置一个ADCINT 标志（该标志是否传播到CPU 以引起中断由
PIE 模块中的配置决定）。
表7-9 列出了图7-35 和图7-36 中ADC 时序参数的说明。
表7-9. ADC 时序参数
参数
说明
S+H 窗口的持续时间。
在该窗口结束时，S+H 电容器上的值则变为待转换成数字值的电压。持续时间由(ACQPS + 1) 个SYSCLK 周期
计算得出。ACQPS 可以为每个SOC 单独配置，因此对于不同的SOC，tSH 不一定相同。
tSH
注意：无论器件时钟设置如何，S+H 电容器上的值都将在S+H 窗口结束前大约5ns 时被采集。
从S+H 窗口结束到ADC 转换结果锁存到ADCRESULTx 寄存器的时间。
tLAT
如果在此时间之前读取ADCRESULTx 寄存器，将返回之前的转换结果。
tEOC
从S+H 窗口结束到下一个ADC 转换S+H 窗口可以开始的时间。后续采样可以在锁存转换结果之前开始。
从S+H 窗口结束到设置ADCINT 标志（如果已配置）的时间。
如果设置了ADCCTL1 寄存器中的INTPULSEPOS 位，tINT 将与锁存到结果寄存器中的转换结果相一致。
tINT
如果INTPULSEPOS 位为0，tINT 将与S+H 窗口的结束相一致。如果tINT 触发读取ADC 结果寄存器（直接通
过DMA 读取或通过触发读取结果的ISR 来间接读取），必须注意确保读取发生在结果锁存之后（否则，将读取
之前的结果）。
Copyright © 2022 Texas Instruments Incorporated
108 Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
7.10.1.2.7.1 12 位模式下的ADC 时序（SYSCLK 周期）
ADCCLK 预分频
SYSCLK 周期
ADCCLK 周期
tEOC
ADCCTL2
比率
ADCCLK:SYSCLK
(1)
tEOC
tLAT
tINT(EARLY)
tINT(LATE)
[预分频]
0
1
1
1.5
2
11
13
1
11
11.0
无效
1
2
21
26
31
36
41
46
51
56
61
66
71
76
81
86
23
28
34
39
44
49
55
60
65
70
76
81
86
91
21
26
31
36
41
46
51
56
61
66
71
76
81
86
10.5
10.4
10.3
10.3
10.3
10.2
10.2
10.2
10.2
10.2
10.1
10.1
10.1
10.1
3
2.5
3
1
4
1
5
3.5
4
1
6
1
7
4.5
5
1
8
1
9
5.5
6
1
10
11
12
13
14
15
1
6.5
7
1
1
7.5
8
1
1
8.5
1
(1) 请参阅“ADC： TMS320F2837xS MCU 器件勘误表中“DMA 读取过期结果”公告。
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback 109
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
Sample n
Input on SOC0.CHSEL
Input on SOC1.CHSEL
Sample n+1
SOC0
SOC1
ADC S+H
SYSCLK
ADCCLK
ADCTRIG
ADCSOCFLG.SOC0
ADCSOCFLG.SOC1
ADCRESULT0
ADCRESULT1
ADCINTFLG.ADCINTx
Sample n
(old data)
(old data)
Sample n+1
tSH
tLAT
tEOC
tINT
图7-35. 12 位模式的ADC 时序
Copyright © 2022 Texas Instruments Incorporated
110
Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
7.10.1.2.7.2 16 位模式下的ADC 时序
ADCCLK 预分频
SYSCLK 周期
ADCCLK 周期
tEOC
ADCCTL2
比率
ADCCLK:SYSCLK
(1)
tEOC
tLAT
tINT(EARLY)
tINT(LATE)
[预分频]
0
1
1
1.5
2
31
32
1
31
31.0
无效
1
2
60
61
60
30.0
30.0
30.0
29.7
29.8
29.8
29.8
29.6
29.7
29.7
29.7
29.6
29.6
29.6
3
2.5
3
75
75
1
75
4
90
91
1
90
5
3.5
4
104
119
134
149
163
178
193
208
222
237
252
106
120
134
150
165
179
193
209
224
238
252
1
104
119
134
149
163
178
193
208
222
237
252
6
1
7
4.5
5
1
8
1
9
5.5
6
1
10
11
12
13
14
15
1
6.5
7
1
1
7.5
8
1
1
8.5
1
(1) 请参阅“ADC： TMS320F2837xS MCU 器件勘误表中“DMA 读取过期结果”公告。
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
111
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
Sample n
Input on SOC0.CHSEL
Input on SOC1.CHSEL
Sample n+1
SOC0
SOC1
ADC S+H
SYSCLK
ADCCLK
ADCTRIG
ADCSOCFLG.SOC0
ADCSOCFLG.SOC1
ADCRESULT0
ADCRESULT1
ADCINTFLG.ADCINTx
Sample n
(old data)
(old data)
Sample n+1
tSH
tLAT
tEOC
tINT
图7-36. 16 位模式的ADC 时序
Copyright © 2022 Texas Instruments Incorporated
112
Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
7.10.1.3 温度传感器电气数据和时序
温度传感器可用于测量器件结温。温度传感器通过与 ADC 的内部连接进行采样，并通过 TI 提供的软件转换为温
度。在对温度传感器进行采样时，ADC 必须满足节7.10.1.3.1 中的采集时间要求。
7.10.1.3.1 温度传感器电气特征
在推荐的工作条件下（除非另有说明）
参数
最小值
典型值
最大值
单位
±15
°C
温度精度
500
µs
ns
启动时间（TSNSCTL[ENABLE] 至采样温度传感器）
ADC 采集时间
700
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
113
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
7.10.2 比较器子系统(CMPSS)
每个 CMPSS 模块包含两个比较器、两个内部电压基准 DAC (CMPSS DAC)、两个数字干扰滤波器和一个斜坡发
生器。有两个输入，即 CMPINxP 和 CMPINxN。这些输入中的每个输入都将在内部连接到 ADCIN 引脚。
CMPINxP 引脚始终连接到 CMPSS 比较器的正输入。CMPINxN 可以用来代替 DAC 输出来驱动负比较器输入。
有两个比较器，因此 CMPSS 模块有两个输出，它们连接到数字滤波器模块的输入，然后传递到比较器 TRIP 交
叉开关和 PWM 模块或直接连接到 GPIO 引脚。图 7-37 显示了 337 焊球 ZWT 和 176 引脚 PTP 封装上的
CMPSS 连接。图7-38 显示了100 引脚PZP 封装上的CMPSS 连接。
Comparator Subsystem 1
CMPIN1P Pin
CTRIP1H
Digital
Filter
CTRIPOUT1H
VDDA or VDAC
CTRIP1H
CTRIP1L
CTRIP2H
CTRIP2L
DAC12
DAC12
CTRIP1L
Digital
Filter
CTRIPOUT1L
ePWMs
ePWM X-BAR
CMPIN1N Pin
CMPIN2P Pin
CTRIP8H
CTRIP8L
Comparator Subsystem 2
Digital
CTRIP2H
CTRIPOUT2H
VDDA or VDAC
Filter
DAC12
DAC12
CTRIP2L
Digital
Filter
CTRIPOUT2L
CMPIN2N Pin
CTRIPOUT1H
CTRIPOUT1L
CTRIPOUT2H
CTRIPOUT2L
Comparator Subsystem 8
Digital
CMPIN8P Pin
CTRIP8H
Output X-BAR
GPIO Mux
CTRIPOUT8H
VDDA or VDAC
Filter
CTRIPOUT8H
CTRIPOUT8L
DAC12
DAC12
CTRIP8L
Digital
Filter
CTRIPOUT8L
CMPIN8N Pin
图7-37. CMPSS 连接（337 焊球ZWT 和176 引脚PTP）
Copyright © 2022 Texas Instruments Incorporated
114
Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
Comparator Subsystem 1
CMPIN1P Pin
CTRIP1H
Digital
Filter
CTRIPOUT1H
VDDA or VDAC
CTRIP1H
CTRIP1L
CTRIP2H
CTRIP2L
CTRIP3H
CTRIP3L
CTRIP4H
CTRIP4L
DAC12
DAC12
CTRIP1L
Digital
Filter
CTRIPOUT1L
ePWM X-BAR
ePWMs
CMPIN1N Pin
CMPIN2P Pin
Comparator Subsystem 2
Digital
CTRIP2H
CTRIPOUT2H
VDDA or VDAC
Filter
DAC12
DAC12
CTRIP2L
Digital
Filter
CTRIPOUT2L
CMPIN2N Pin
CMPIN3P Pin
Comparator Subsystem 3
Digital
CTRIP3H
CTRIPOUT1H
CTRIPOUT1L
CTRIPOUT2H
CTRIPOUT2L
CTRIPOUT3H
CTRIPOUT3L
CTRIPOUT4H
CTRIPOUT4L
CTRIPOUT3H
VDDA or VDAC
Filter
DAC12
DAC12
Output X-BAR
GPIO Mux
CTRIP3L
Digital
Filter
CTRIPOUT3L
CMPIN3N Pin
CMPIN4P Pin
Comparator Subsystem 4
Digital
CTRIP4H
CTRIPOUT4H
VDDA or VDAC
Filter
DAC12
DAC12
CTRIP4L
Digital
Filter
CTRIPOUT4L
CMPIN4N Pin
图7-38. CMPSS 连接（100 引脚PZP）
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
115
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
7.10.2.1 CMPSS 电气数据和时序
节 7.10.2.1.1 显示了比较器电气特征。图 7-39 显示了 CMPSS 比较器的以输入为基准的失调电压。图 7-40 显示
了CMPSS 比较器迟滞。
7.10.2.1.1 比较器电气特征
在推荐的工作条件下（除非另有说明）
参数
测试条件
最小值
典型值
最大值
单位
500(2)
µs
上电时间
0
VDDA
20
V
比较器输入(CMPINxx) 范围
-20
mV
低共模，反相输入设置为50mV
以输入为基准的失调电压误差
1x
12
24
36
48
21
26
30
2x
CMPSS
DAC LSB
迟滞(1)
3x
4x
60
阶跃响应
响应时间（从CMPINx 输入更改到ePWM X-BAR
输出或X-BAR 输出的延迟）
斜升响应(1.65V/µs)
斜升响应(8.25mV/µs)
ns
40
dB
共模抑制比(CMRR)
(1) CMPSS DAC 用作确定应用多少迟滞的基准。因此，迟滞将随CMPSS DAC 基准电压而变化。迟滞适用于所有比较器输入源配置。
(2) 请参阅TMS320F2837xS MCU 器件勘误表中的“模拟带隙基准”公告。
备注
CMPSS 输入必须保持低于 VDDA + 0.3V，以确保正常工作。如果 CMPSS 输入超过此电平，内部阻塞
电路将内部比较器与外部引脚隔离，直至外部引脚电压返回到VDDA + 0.3V 以下。在此期间，内部比较
器输入将处于浮动状态，并能在大约 0.5µs 内衰减至 VDDA 以下。在此之后，比较器可能会开始输出不
正确的结果，具体取决于其他比较器输入的值。
Input Referred Offset
CTRIPx
Logic Level
CTRIPx = 1
CTRIPx = 0
COMPINxP
Voltage
0
CMPINxN or
DACxVAL
图7-39. CMPSS 比较器输入为基准的失调电压
Copyright © 2022 Texas Instruments Incorporated
116
Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
Hysteresis
CTRIPx
Logic Level
CTRIPx = 1
CTRIPx = 0
COMPINxP
Voltage
0
CMPINxN or
DACxVAL
图7-40. CMPSS 比较器迟滞
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
117
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
节 7.10.2.1.2 显示了 CMPSS DAC 静态电气特征。图 7-41 显示了 CMPSS DAC 静态失调电压。图 7-42 显示了
CMPSS DAC 静态增益。图7-43 显示了CMPSS DAC 静态线性。
7.10.2.1.2 CMPSS DAC 静态电气特征
在推荐的工作条件下（除非另有说明）
参数
测试条件
最小值
典型值
最大值
单位
(1)
0
0
VDDA
内部基准
外部基准
V
CMPSS DAC 输出范围
VDAC
静态失调电压误差(2)
静态增益误差(2)
静态DNL
–25
-2
25
2
mV
FSR 百分比
LSB
4
>–1
–16
已更正端点
已更正端点
16
1
LSB
静态INL
µs
满量程输出变化后稳定到1 LSB
趋稳时间
12
分辨率
位
由同一CMPSS 模块内的比较器跳闸或
CMPSS DAC 代码更改引起的误差
CMPSS DAC 输出干扰(3)
–100
100
LSB
CMPSS DAC 干扰时间(3)
VDAC 基准电压
200
2.5 或3.0
6
ns
V
2.4
VDDA
当VDAC 为基准时
当VDAC 为基准时
VDAC 负载(4)
kΩ
(1) 当VDAC > VDDA 时，最大输出电压为VDDA
(2) 包含以比较器输入为基准的误差。
。
(3) 在比较器跳闸后的一段时间内，CMPSS DAC 输出可能会出现干扰误差。
(4) 每个有源CMPSS 模块。
Offset Error
图7-41. CMPSS DAC 静态失调电压
Copyright © 2022 Texas Instruments Incorporated
118
Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
Ideal Gain
Actual Gain
图7-42. CMPSS DAC 静态增益
Linearity Error
图7-43. CMPSS DAC 静态线性
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
119
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
7.10.3 缓冲数模转换器(DAC)
缓冲 DAC 模块由内部 12 位 DAC 和能够驱动外部负载的模拟输出缓冲器组成。DAC 输出上的集成下拉电阻器有
助于在输出缓冲器被禁用时提供已知的引脚电压。该下拉电阻无法被禁用，并且仍然作为引脚上的无源元件，即
使对于其他共享引脚复用功能也是如此。软件写入 DAC 值寄存器可以立即生效，也可以与 EPWMSYNCPER 事
件同步。
每个缓冲DAC 具有以下特性：
• 12 位可编程的内部DAC
• 可选参考电压
• 输出端上的下拉电阻器
• 能够与EPWMSYNCPER 同步
图7-44 显示了缓冲DAC 的方框图。
DACCTL[DACREFSEL]
VDAC
0
DACREF
VREFHI
1
VDDA
DACCTL[LOADMODE]
SYSCLK
>
Q
Q
0
1
DACVALS
D
12-bit
DAC
DACOUT
DACVALA
Buffer
D
RPD
EPWM1SYNCPER
EPWM2SYNCPER
EPWM3SYNCPER
0
1
2
EN
VSSA
VSSA
...
EPWMnSYNCPER
Y
n-1
DACCTL[SYNCSEL]
图7-44. DAC 模块方框图
Copyright © 2022 Texas Instruments Incorporated
120 Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
7.10.3.1 缓冲DAC 电气数据和时序
节 7.10.3.1.1 显示了缓冲 DAC 电气特征。图 7-45 显示了缓冲 DAC 的失调电压。图 7-46 显示了缓冲 DAC 增
益。图7-47 显示了缓冲DAC 线性。
7.10.3.1.1 缓冲DAC 电气特征
在推荐的工作条件下（除非另有说明）(1)
参数
测试条件
最小值
典型值
最大值
500(8)
10
单位
µs
上电时间
失调误差
增益误差(2)
DNL(3)
-10
-2.5
mV
中点
2.5
1
FSR 百分比
LSB
±0.4
±2
2
> –1
–5
已更正端点
已更正端点
INL
5
LSB
µs
DACOUTx 趋稳时间
分辨率
在0.3V 至3V 切换后稳定到2LSB
12
位
V
电压输出范围(4)
0.3
5
VDDA - 0.3
100
pF
容性负载
输出驱动能力
输出驱动能力
kΩ
kΩ
电阻负载
50
RPD 下拉电阻器
基准电压(5)
2.4
VDDA
V
VDAC 或VREFHI
2.5 或3.0
170
500
711
1.5
基准输入电阻(6)
VDAC 或VREFHI
kΩ
µVrms
从100Hz 到100kHz 的集成噪声
10kHz 时的噪声密度
输出噪声
nVrms/√Hz
V-ns
短时脉冲波干扰能量
70
高达1kHz 的直流
100kHz
PSRR(7)
dB
30
SNR
THD
1020Hz
67
dB
dB
1020Hz
–63
66
1020Hz，包括谐波和杂散
1020Hz，仅包括杂散
SFDR
dBc
104
(1) 除非另有说明，否则典型值均在VREFHI = 3.3V 条件下测量。在VREFHI = 2.5V 的条件下对最小值和最大值进行测试或表征。
(2) 针对线性输出范围计算增益误差。
(3) DAC 输出是单调输出。
(4) 这是DAC 的线性输出范围。DAC 可以产生此范围以外的电压，但由于缓冲器的原因，输出电压将不呈线性。
(5) 为获得最佳PSRR 性能，VDAC 或VREFHI 应小于VDDA
(6) 每个有源缓冲DAC 模块。
。
(7) VREFHI = 3.2V，VDDA = 3.3V 直流+ 100mV 正弦。
(8) 请参阅TMS320F2837xS MCU 器件勘误表中的“模拟带隙基准”公告。
备注
VDAC 引脚必须保持低于 VDDA + 0.3V，以确保正常工作。如果VDAC 引脚超过此电平，可能会激活阻
塞电路，并且VDAC 的内部值可能会在内部浮动至0V，从而导致DAC 输出不正确。
备注
V
REFHI 引脚必须保持低于 VDDA + 0.3V，以确保正常工作。如果 VREFHI 引脚超过此电平，可能会激活
阻塞电路，并且VREFHI 的内部值可能会在内部浮动至0V，从而导致ADC 转换或DAC 输出不正确。
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback 121
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
Offset Error
Code 2048
图7-45. 缓冲DAC 偏移
Actual Gain
Ideal Gain
Code 3722
Code 373
Linear Range
(3.3-V Reference)
图7-46. 缓冲DAC 增益
Copyright © 2022 Texas Instruments Incorporated
122 Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
Linearity Error
Code 3722
Code 373
Linear Range
(3.3-V Reference)
图7-47. 缓冲DAC 线性
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback 123
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
7.11 控制外设
备注
有关特定器件上每个外设的实际数量，请参阅表5-1。
7.11.1 增强型采集(eCAP)
eCAP 模块可用于对外部事件的准确计时很重要的系统中。
eCAP 的应用包含：
• 旋转机械的速度测量（例如，通过霍尔传感器感应齿状链轮）
• 位置传感器脉冲之间的持续时间测量
• 脉冲序列信号的周期和占空比测量
• 解码来自占空比编码电流/电压传感器的电流或电压振幅
eCAP 模块包括以下特性：
• 4 事件时间戳寄存器（每个32 位）
• 边缘极性选择，最多选择四个序列时间戳采集事件
• 对4 个事件中的任何一个事件进行中断
• 单次采集多达4 个事件时间戳
• 在四深循环缓冲器中连续模式采集时间戳
• 绝对时间戳采集
• 差分(Δ) 模式时间戳采集
• 所有上述资源都专用于单个输入引脚
• 当未用于采集模式时，eCAP 模块可配置为单通道PWM 输出(APWM)。
eCAP 输入通过输入 X-BAR 连接到任何 GPIO 输入。APWM 输出通过指向 GPIO 多路复用器中 OUTPUTx 位置
的输出X-BAR 连接到GPIO 引脚。请参阅节6.4.2 和节6.4.3。
图7-48 显示了eCAP 模块的方框图。
Copyright © 2022 Texas Instruments Incorporated
124 Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
CTRPHS
(phase register−32 bit)
APWM mode
SYNCIn
CTR_OVF
OVF
CTR [0−31]
TSCTR
(counter−32 bit)
SYNCOut
PWM
compare
logic
Delta−mode
PRD [0−31]
CMP [0−31]
RST
32
CTR=PRD
CTR [0−31]
PRD [0−31]
CTR=CMP
32
eCAPx
32
LD1
CAP1
(APRD active)
Polarity
select
LD
APRD
shadow
32
CMP [0−31]
32
32
LD2
CAP2
(ACMP active)
Polarity
select
LD
Event
qualifier
Event
Prescale
32
ACMP
shadow
Polarity
select
32
32
LD3
LD4
CAP3
(APRD shadow)
LD
CAP4
(ACMP shadow)
Polarity
select
LD
4
Capture events
CEVT[1:4]
4
Interrupt
Trigger
and
Flag
control
Continuous /
Oneshot
Capture Control
to PIE
CTR_OVF
CTR=PRD
CTR=CMP
图7-48. eCAP 方框图
eCAP 模块由PERx.SYSCLK 计时。
PCLKCR3 寄存器中的时钟使能位 (ECAP1–ECAP6) 单独关闭 eCAP 模块（以实现低功耗运行）。复位时，
ECAP1ENCLK 设置为低电平，表明外设时钟已关闭。
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback 125
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
7.11.1.1 eCAP 电气数据和时序
节7.11.1.1.1 显示了eCAP 时序要求，且节7.11.1.1.2 显示了eCAP 开关特征。
7.11.1.1.1 eCAP 时序要求
最小值(1)
2tc(SYSCLK)
最大值
单位
周期
周期
周期
异步
tw(CAP)
2tc(SYSCLK)
采集输入脉冲宽度
同步
1tc(SYSCLK) + tw(IQSW)
具有输入限定符
(1) 有关输入限定符参数的说明，请参阅节7.9.6.2.1。
7.11.1.1.2 eCAP 开关特征
在推荐的工作条件下（除非另有说明）
参数
最小值
最大值
单位
tw(APWM)
20
ns
脉冲持续时间，APWMx 输出高电平/低电平
Copyright © 2022 Texas Instruments Incorporated
126 Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
7.11.2 增强型脉宽调制器(ePWM)
ePWM 外设是控制商业和工业设备中的许多电力电子系统的关键元件。通过从具有独立资源（这些独立资源可以
一起运行形成一个系统）的较小模块构建外设，ePWM 4 类模块能够以最小的 CPU 开销生成复杂的脉冲宽度波
形。ePWM 4 类模块的一些亮点包括复杂波形生成、死区生成、灵活的同步方案、高级跳变区功能和全局寄存器
重载功能。
图7-49 显示了与ePWM 的信号互连情况。图7-50 显示了ePWM 跳变输入连接。
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback 127
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
TBCTL2[SYNCOSELX]
Time-Base (TB)
Disable
00
01
10
11
CTR=CMPC
TBPRD Shadow (24)
TBPRD Active (24)
CTR=CMPD
Rsvd
CTR=ZERO
CTR=CMPB
TBPRDHR (8)
Sync
Out
Select
EPWMxSYNCO
TBCTL[SWFSYNC]
EPWMxSYNCI
8
CTR=PRD
TBCTL[PHSEN]
TBCTL[SYNCOSEL]
DCAEVT1.sync(A)
DCBEVT1.sync(A)
Counter
Up/Down
(16 Bit)
CTR=ZERO
CTR_Dir
TBCTR
Active (16)
CTR=PRD
CTR=ZERO
EPWMx_INT
TBPHSHR (8)
16
8
CTR=PRD or ZERO
CTR=CMPA
EPWMxSOCA
EPWMxSOCB
Phase
Control
On-chip
ADC
TBPHS Active (24)
Event
Trigger
and
CTR=CMPB
CTR=CMPC
Interrupt
(ET)
ADCSOCOUTSELECT
CTR=CMPD
Counter Compare (CC)
CTR_Dir
Action
Qualifier
(AQ)
DCAEVT1.soc(A)
DCBEVT1.soc(A)
Select and pulse stretch
for external ADC
CTR=CMPA
CMPAHR (8)
ADCSOCAO
ADCSOCBO
16
HiRes PWM (HRPWM)
CMPAHR (8)
EPWMA
CMPA Active (24)
CMPA Shadow (24)
ePWMxA
PWM
Chopper
(PC)
Trip
Zone
(TZ)
Dead
Band
(DB)
CTR=CMPB
CMPBHR (8)
16
EPWMB
ePWMxB
CMPB Active (24)
CMPB Shadow (24)
CMPBHR (8)
CTR=CMPC
EPWMx_TZ_INT
TZ1 to TZ3
TBCNT(16)
EMUSTOP
CTR=ZERO
DCAEVT1.inter
DCBEVT1.inter
DCAEVT2.inter
CLOCKFAIL
CMPC[15-0] 16
EQEPxERR
CMPC Active (16)
CMPC Shadow (16)
DCAEVT1.force(A)
DCAEVT2.force(A)
DCBEVT1.force(A)
DCBEVT2.force(A)
DCBEVT2.inter
TBCNT(16)
CTR=CMPD
CMPD[15-0] 16
CMPD Active (16)
CMPD Shadow (16)
Copyright © 2017, Texas Instruments Incorporated
A. 这些事件由ePWM 数字比较(DC) 子模块根据TRIPIN 输入电平生成。
图7-49. ePWM 子模块和关键内部信号互连
Copyright © 2022 Texas Instruments Incorporated
128 Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
GPIO0
GPIOx
Async/
Sync/
Sync+Filter
XINT5
XINT4
PIE(s),
CLA(s)
INPUT14
INPUT13
Input X-Bar
eCAP6
eCAP5
eCAP4
eCAP3
eCAP2
eCAP1
XINT1
XINT2
XINT3
PIE(s),
CLA(s)
EXTSYNCIN1
ADC
Wrapper(s)
ePWM and eCAP
Sync Chain
EXTSYNCIN2
TZ1
TZ2
TZ3
PIE(s),
CLA(s)
EPWMINT
TZINT
TRIP1
TRIP2
TRIP3
TRIP6
EPWMx.EPWMCLK
EPWMENCLK
TBCLKSYNC
TRIP4
TRIP5
TRIP7
TRIP8
TRIP9
TRIP10
TRIP11
TRIP12
ADCSOCAO Select Ckt
ADCSOCBO Select Ckt
ePWM
X-Bar
All
ePWM
Modules
SOCA
SOCB
ADC
Wrapper(s)
Reserved
ECCERR
TRIP13
TRIP14
TRIP15
TZ4
TZ5
TZ6
CPU1.PIEVECTERROR
SD1
Filter-Reset
Filter-Reset
EQEPERR
CLKFAIL
FLT1
FLT1
FLT1
FLT1
PWM11.CMPC
PWM11.CMPD
CPU1.EMUSTOP
EPWMn.EMUSTOP
Filter-Reset
Filter-Reset
FLT1
FLT1
FLT1
PWM12.CMPC
PWM12.CMPD
FLT1
SD2
EPWMSYNCPER
CMPSS
DAC
图7-50. ePWM 跳变输入连接
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback 129
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
7.11.2.1 控制外设同步
ePWM 和eCAP 同步链允许系统的多个模块之间进行同步。图7-51 显示了同步链架构。
EXTSYNCIN1
EXTSYNCIN2
EPWM1
EPWM1SYNCOUT
EPWM2
EPWM3
EPWM4
EPWM4SYNCOUT
EPWM5
EPWM6
SYNCSEL.EPWM4SYNCIN
EXTSYNCOUT
EPWM7
EPWM8
EPWM9
EPWM7SYNCOUT
Pulse-Stretched
(8 PLLSYSCLK
Cycles)
SYNCSEL.EPWM7SYNCIN
EPWM10
EPWM11
EPWM12
EPWM10SYNCOUT
SYNCSEL.EPWM10SYNCIN
ECAP1
ECAP2
ECAP1SYNCOUT
SYNCSEL.ECAP1SYNCIN
ECAP3
ECAP4
ECAP5
ECAP6
SYNCSEL.ECAP4SYNCIN
SYNCSEL.SYNCOUT
图7-51. 同步链架构
Copyright © 2022 Texas Instruments Incorporated
130 Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
7.11.2.2 ePWM 电气数据和时序
节7.11.2.2.1 显示了PWM 时序要求，且节7.11.2.2.2 显示了PWM 开关特征。
7.11.2.2.1 ePWM 时序要求
最小值(1)
最大值
单位
频率，EPWMCLK(2)
f(EPWM)
100
MHz
2tc(EPWMCLK)
2tc(EPWMCLK)
异步
周期
周期
周期
tw(SYNCIN)
同步输入脉冲宽度
同步
1tc(EPWMCLK) + tw(IQSW)
带输入限定符
(1) 有关输入限定符参数的说明，请参阅节7.9.6.2.1。
(2) 对于100MHz 以上的SYSCLK，EPWMCLK 必须是SYSCLK 的一半。
7.11.2.2.2 ePWM 开关特征
在推荐的工作条件下（除非另有说明）
参数
最小值 最大值
单位
tw(PWM)
20
ns
脉冲持续时间，PWMx 输出高电平/低电平
tw(SYNCOUT)
8tc(SYSCLK)
同步输出脉冲宽度
周期
延迟时间，跳变输入激活到PWM 强制高电平
延迟时间，跳变输入激活到PWM 强制低电平
延迟时间，跳变输入激活到PWM 高阻抗
td(TZ-PWM)
25
ns
7.11.2.2.3 跳变区输入时序
节7.11.2.2.3.1 显示了跳变区输入时序要求。图7-52 显示了PWM Hi-Z 特征。
7.11.2.2.3.1 跳变区输入时序要求
最小值(1)
1tc(EPWMCLK)
最大值 单位
周期
异步
tw(TZ)
2tc(EPWMCLK)
脉冲持续时间，TZx 输入低电平
同步
周期
1tc(EPWMCLK) + tw(IQSW)
带输入限定符
周期
(1) 有关输入限定符参数的说明，请参阅节7.9.6.2.1。
EPWMCLK
tw(TZ)
TZ(A)
td(TZ-PWM)
PWM(B)
A. TZ：TZ1、TZ2、TZ3、TRIP1 至TRIP12
B. PWM 是指器件内的所有PWM 引脚。TZ 置于高电平后PWM 引脚的状态取决于PWM 恢复软件。
图7-52. PWM Hi-Z 特性
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback 131
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
7.11.2.3 外部ADC 转换启动电气数据和时序
节7.11.2.3.1 显示了外部ADC 转换启动开关特征。图7-53 显示了ADCSOCAO 或ADCSOCBO 时序。
7.11.2.3.1 外部ADC 转换启动开关特征
在推荐的工作条件下（除非另有说明）
参数
最小值
最大值
单位
周期
tw(ADCSOCL)
32tc(SYSCLK)
脉冲持续时间，ADCSOCxO 低电平
tw(ADCSOCL)
ADCSOCAO
or
ADCSOCBO
图7-53. ADCSOCAO 或者ADCSOCBO 时序
Copyright © 2022 Texas Instruments Incorporated
132 Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
7.11.3 增强型正交编码器脉冲(eQEP)
eQEP 模块直接与线性或旋转增量编码器相连，以便从高性能运动和位置控制系统中使用的旋转机器中获得位
置、方向和速度信息。
每个eQEP 外设都包含五个主要功能块：
• 正交采集单元(QCAP)
• 位置计数器/控制单元(PCCU)
• 正交解码器单元(QDU)
• 用于速度和频率测量的单位时基(UTIME)
• 用于检测失速的看门狗计时器(QWDOG)
eQEP 外设由PERx.SYSCLK 计时。图7-54 显示了eQEP 方框图。
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback 133
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
System Control
Registers
To CPU
EQEPxENCLK
SYSCLK
QCPRD
QCAPCTL
16
QCTMR
16
16
Quadrature
Capture
Unit
QCTMRLAT
QCPRDLAT
(QCAP)
QUTMR
QUPRD
QWDTMR
QWDPRD
Registers
Used by
Multiple Units
32
16
QEPCTL
QEPSTS
QFLG
UTOUT
QWDOG
UTIME
QDECCTL
16
WDTOUT
EQEPxAIN
EQEPxBIN
EQEPxIIN
EQEPxA/XCLK
EQEPxB/XDIR
EQEPxI
QCLK
QDIR
QI
EQEPxINT
16
PIE
Position Counter/
Control Unit
(PCCU)
EQEPxIOUT
EQEPxIOE
EQEPxSIN
EQEPxSOUT
EQEPxSOE
Quadrature
Decoder
(QDU)
QS
GPIO
MUX
QPOSLAT
QPOSSLAT
QPOSILAT
PHE
PCSOUT
EQEPxS
32
32
16
QPOSCNT
QPOSINIT
QPOSMAX
QEINT
QFRC
QPOSCMP
QCLR
QPOSCTL
eQEP Peripheral
图7-54. eQEP 方框图
Copyright © 2022 Texas Instruments Incorporated
134 Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
7.11.3.1 eQEP 电气数据和时序
节7.11.3.1.1 列出了eQEP 时序要求，且节7.11.3.1.2 列出了eQEP 开关特征。
7.11.3.1.1 eQEP 时序要求
最小值(1)
最大值
单位
周期
周期
周期
周期
周期
周期
周期
周期
周期
周期
异步(2)/同步
2tc(SYSCLK)
tw(QEPP)
QEP 输入周期
2[1tc(SYSCLK) + tw(IQSW)
]
带输入限定符
异步(2)/同步
带输入限定符
异步(2)/同步
带输入限定符
异步(2)/同步
带输入限定符
异步(2)/同步
带输入限定符
2tc(SYSCLK)
2tc(SYSCLK) + tw(IQSW)
2tc(SYSCLK)
tw(INDEXH)
tw(INDEXL)
tw(STROBH)
tw(STROBL)
QEP 索引输入高电平时间
QEP 索引输入低电平时间
QEP 选通高电平时间
QEP 选通输入低电平时间
2tc(SYSCLK) + tw(IQSW)
2tc(SYSCLK)
2tc(SYSCLK) + tw(IQSW)
2tc(SYSCLK)
2tc(SYSCLK) + tw(IQSW)
(1) 有关输入限定符参数的说明，请参阅节7.9.6.2.1。
(2) 有关异步模式下的限制，请参阅TMS320F2837xS MCU 器件勘误表。
7.11.3.1.2 eQEP 开关特征
在推荐的工作条件下（除非另有说明）
参数
最小值
最大值
单位
周期
周期
td(CNTR)xin
4tc(SYSCLK)
延迟时间，外部时钟到计数器增量
td(PCS-OUT)QEP
6tc(SYSCLK)
延迟时间，QEP 输入边沿到位置比较同步输出
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback 135
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
7.11.4 高分辨率脉宽调制器(HRPWM)
通过使用专用的校准延迟线路，HRPWM 在单个模块和简化的校准系统内结合了多条延迟线路。对于每个 ePWM
模块，都有两个HR 输出：
• 通道A 上的HR 占空比和死区控制
• 通道B 上的HR 占空比和死区控制
HRPWM 模块提供 PWM 分辨率（时间粒度），此分辨率明显优于使用传统数字 PWM 方法所能达到的分辨率。
HRPWM 模块的关键点为：
• 大大扩展了传统导出数字PWM 的时间分辨率能力
• 此功能可用于单边沿（占空比和相移控制）以及双边沿控制，以实现频率/周期调制。
• 通过对ePWM 模块的比较A、B、相位、周期和死区寄存器的扩展来控制更加精细的时间粒度控制或边沿定
位。
备注
HRPWM 允许的最小HRPWMCLK 频率为60MHz。
7.11.4.1 HRPWM 电气数据和时序
节7.11.4.1.1 列出了高分辨率PWM 时序要求。节7.11.4.1.2 列出了高分辨率PWM 开关特征性。
7.11.4.1.1 高分辨率PWM 时序要求
最小值
最大值
单位
频率，EPWMCLK(1)
频率，HRPWMCLK
f(EPWM)
100
MHz
f(HRPWM)
60
100
MHz
(1) 对于100MHz 以上的SYSCLK，EPWMCLK 必须是SYSCLK 的一半。
7.11.4.1.2 高分辨率PWM 特征
参数
最小值 典型值 最大值 单位
150 310 ps
微边沿定位(MEP) 步长(1)
(1) MEP 步长在高温和VDD 上的电压最小时最大。MEP 步长将随温度的升高和电压的下降而增加，并随温度的下降和电压的升高而减小。
使用HRPWM 特性的应用应该使用MEP 比例因子优化器(SFO) 估计软件功能。有关在最终应用中使用SFO 功能的详细信息，请参阅
TI 软件库。SFO 功能有助于在HRPWM 运行时动态估计每个SYSCLK 周期的MEP 步数。
Copyright © 2022 Texas Instruments Incorporated
136 Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
7.11.5 Σ-Δ滤波器模块(SDFM)
SDFM 是一种四通道数字滤波器，专为电机控制应用中的电流测量和旋转变压器位置解码而设计。每个通道都可
以接收独立的 Σ-Δ 调制位流。位流由四个独立可编程的数字抽取滤波器进行处理。该滤波器组包括快速比较
器，用于过流和欠流监测进行即时数字阈值比较。图7-55 展示了SDFM 的方框图。
SDFM 的特性包含：
• 每个SDFM 模块具有八个外部引脚：
– 每个SDFM 模块具有四个Σ-Δ数据输入引脚（SDx_Dy，其中x = 1 至2，y = 1 至4）
– 每个SDFM 模块具有四个Σ-Δ时钟输入引脚（SDx_Cy，其中x = 1 至2，y = 1 至4）
• 四种不同的可配置调制器时钟模式：
– 调制器时钟速率等于调制器数据速率
– 调制器时钟速率为调制器数据速率的一半
– 调制器数据为曼彻斯特编码。不需要调制器时钟。
– 调制器时钟速率为调制器数据速率的两倍
• 四个独立的可配置比较器单元：
– 提供四个不同的滤波器类型选择(Sinc1/Sinc2/Sincfast/Sinc3) 选项
– 能够检测超值和低值条件
– 比较器的比较器过采样率(COSR) 值可从1 至32 编程
• 四个独立的可配置数据过滤单元：
– 提供四个不同的滤波器类型选择(Sinc1/Sinc2/Sincfast/Sinc3) 选项
– 数据过滤单元的数据过滤过采样率(DOSR) 值可从1 至256 编程
– 能够启用或禁用独立的滤波器模块
– 能够使用主滤波器使能(MFE) 位或PWM 信号同步SDFM 模块的所有四个独立滤波器
• 过滤数据可以以16 位或32 位形式表示
• PWM 可用于为Σ-Δ调制器生成调制器时钟
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback 137
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
SDFM- Sigma Delta Filter Module
G4
Streams
Filter Channel 1
SD1INT
SD2INT
IEL
IEH
Comparator filter
Interrupt
Unit
SD1_D1
SD1_C1
Input
Ctrl
PIE
Data filter
FILRES
PWM11.CMPC
Filter Channel 2
Filter Channel 3
Filter Channel 4
SD1_D2
SD1_C2
FILRES
Data bus
Register
Map
SD1_D3
SD1_C3
FILRES
FILRES
PWM11.CMPD
SD1_D4
SD1_C4
SD1FLT1.IEH
SD1FLT1.IEL
SD1FLT2.IEH
SD1FLT2.IEL
SD1FLT3.IEH
SD1FLT3.IEL
SD1FLT4.IEH
SD1FLT4.IEL
GPIO
MUX
SDFM- Sigma Delta Filter Module
Output
XBar
G4
Streams
Filter Channel 1
SD2FLT1.IEH
SD2FLT1.IEL
SD2FLT2.IEH
SD2FLT2.IEL
IEL
IEH
Comparator filter
Interrupt
Unit
SD2_D1
SD2_C1
Input
Ctrl
Data filter
FILRES
SD2FLT3.IEH
SD2FLT3.IEL
SD2FLT4.IEH
SD2FLT4.IEL
PWM12.CMPC
SD2_D2
SD2_C2
Filter Channel 2
Filter Channel 3
Filter Channel 4
FILRES
Data bus
Register
Map
SD2_D3
SD2_C3
FILRES
FILRES
PWM12.CMPD
SD2_D4
SD2_C4
图7-55. SDFM 方框图
Copyright © 2022 Texas Instruments Incorporated
138 Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
7.11.5.1 SDFM 电气数据和时序（使用ASYNC）
通过设置 GPyQSELn = 0b11 来定义具有异步 GPIO 的 SDFM 操作。节 7.11.5.1.1 列出了使用异步 GPIO
(ASYNC) 选项时的SDFM 时序要求。图7-56 至图7-59 显示了SDFM 时序图。
7.11.5.1.1 使用异步GPIO (ASYNC) 选项时的SDFM 时序要求
最小值
最大值
单位
模式0
tc(SDC)M0
40
10
5
ns
ns
ns
ns
周期时间，SDx_Cy
256 个SYSCLK 周期
tw(SDCH)M0
脉冲持续时间，SDx_Cy 高电平
tc(SDC)M0 –10
tsu(SDDV-SDCH)M0
th(SDCH-SDD)M0
SDx_Cy 变为高电平之前SDx_Dy 有效的设置时间
SDx_Cy 变为高电平之后SDx_Dy 等待的保持时间
模式1
5
tc(SDC)M1
80
10
5
ns
ns
ns
ns
ns
ns
周期时间，SDx_Cy
256 个SYSCLK 周期
c(SDC)M1 –10
tw(SDCH)M1
脉冲持续时间，SDx_Cy 高电平
SDx_Cy 变为低电平之前SDx_Dy 有效的设置时间
SDx_Cy 变为高电平之前SDx_Dy 有效的设置时间
SDx_Cy 变为低电平之后SDx_Dy 等待的保持时间
SDx_Cy 变为高电平之后SDx_Dy 等待的保持时间
模式2
t
tsu(SDDV-SDCL)M1
tsu(SDDV-SDCH)M1
th(SDCL-SDD)M1
th(SDCH-SDD)M1
5
5
5
tc(SDD)M2
ns
ns
周期时间，SDx_Dy
8 个tc(SYSCLK)
20 个tc(SYSCLK)
tw(SDDH)M2
10
脉冲持续时间，SDx_Dy 高电平
SDx_Dy 长脉冲持续保留时间，其中长脉冲不得落
入所列出的最小值或最大值内。
长脉冲被定义为高或低脉冲，其是曼彻斯特位时钟
周期的完整宽度。
对于8 到20 之间的任何整数，都必须满足此要
求。
tw(SDD_LONG_KEEPOUT)M2
(N * tc(SYSCLK)) + 0.5
ns
ns
(N * tc(SYSCLK)) –0.5
用于高或低脉冲的SDx_Dy 短脉冲持续时间
（SDD_SHORT_H 或SDD_SHORT_L）。
短脉冲定义为高或低脉冲，其是曼彻斯特位时钟周
期的一半宽度。
tw(SDD_LONG)/2 +
tc(SYSCLK)
tw(SDD_LONG)/2 –
tw(SDD_SHORT)M2
tc(SYSCLK)
SDx_Dy 长脉冲变化(SDD_LONG_H –
SDD_LONG_L)
tw(SDD_LONG_DUTY)M2
tw(SDD_SHORT_DUTY)M2
tc(SYSCLK)
tc(SYSCLK)
ns
ns
–tc(SYSCLK)
–tc(SYSCLK)
SDx_Dy 短脉冲变化(SDD_SHORT_H –
SDD_SHORT_L)
模式3
tc(SDC)M3
40
10
5
ns
ns
ns
ns
周期时间，SDx_Cy
256 个SYSCLK 周期
tw(SDCH)M3
脉冲持续时间，SDx_Cy 高电平
tc(SDC)M3 –5
tsu(SDDV-SDCH)M3
th(SDCH-SDD)M3
SDx_Cy 变为高电平之前SDx_Dy 有效的设置时间
SDx_Cy 变为高电平之后SDx_Dy 等待的保持时间
5
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback 139
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
WARNING
当没有GPIO 输入同步时，SDFM 时钟输入（SDx_Cy 引脚）直接对SDFM 模块进行计时。这些输入
端的任何干扰或振铃噪声都会破坏SDFM 模块的运行。应对这些信号采取特殊的预防措施，以确保满
足SDFM 时序要求的干净且无噪声的信号。建议采取预防措施，例如对时钟驱动器的任何阻抗不匹配
而导致的振铃进行串联终止，以及将走线与其他噪声信号隔离开来。
WARNING
不建议将模式 2（曼彻斯特模式）用于新应用。请参阅 TMS320F2837xS MCU 芯片勘误表 中的
“SDFM：曼彻斯特模式（模式2）在一些条件下不能产生正确的滤除结果”公告。
Copyright © 2022 Texas Instruments Incorporated
140 Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
Mode 0
SDx_Cy
tw(SDCH)M0
tc(SDC)M0
tsu(SDDV-SDCH)M0
th(SDCH-SDD)M0
SDx_Dy
图7-56. SDFM 时序图- 模式0
Mode 1
SDx_Cy
tw(SDCH)M1
tc(SDC)M1
tsu(SDDV-SDCL)M1
tsu(SDDV-SDCH)M1
SDx_Dy
th(SDCL-SDD)M1
th(SDCH-SDD)M1
图7-57. SDFM 时序图- 模式1
Mode 2
(Manchester-encoded-bit stream)
tc(SDD)M2
Modulator
Internal clock
tw(SDDH)M2
Modulator
Internal data
1
1
0
1
1
0
0
1
1
tw(SDD_LONG_KEEPOUT)
SDx-Dy
tw(SDD_LONG_L)
tw(SDD_LONG_H)
tw(SDD_SHORT_L)
tw(SDD_SHORT_H)
N x tc(SYSCLK) + 0.5
N x SYSCLK
SYSCLK
N x tc(SYSCLK) œ0.5
œ
图7-58. SDFM 时序图- 模式2
(CLKx is driven externally)
tc(SDC)M3
Mode 3
tw(SDCH)M3
SDx_Cy
SDx_Dy
tsu(SDDV-SDCH)M3
th(SDCH-SDD)M3
图7-59. SDFM 时序图- 模式3
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback 141
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
7.11.5.2 SDFM 电气数据和时序（使用3 样片GPIO 输入限定）：
通过设置 GPyQSELn = 0b01 来定义使用具有限定 GPIO（3 样本窗口）的 SDFM 操作。使用这种限定 GPIO（3
样本窗口）模式时，必须满足 2tc(SYSCLK) 的 tw(GPI) 脉冲持续时间的时序要求。为 SD-Cx 和 SD-Dx 对配置相同的
GPIO 限定选项非常重要。节 7.11.5.2.1 列出了使用 GPIO 输入限定（3 样本窗口）选项时的 SDFM 时序要求。
图7-56 至图7-59 显示了SDFM 时序图。
7.11.5.2.1 使用GPIO 输入限定（3 样本窗口）选项时的SDFM 时序要求
最小值(1)
最大值
单位
模式0
tc(SDC)M0
ns
ns
ns
ns
ns
周期时间，SDx_Cy
10 个SYSCLK 周期
4 个SYSCLK 周期
4 个SYSCLK 周期
2 个SYSCLK 周期
2 个SYSCLK 周期
256 个SYSCLK 周期
6 个SYSCLK 周期
tw(SDCHL)M0
tw(SDDHL)M0
tsu(SDDV-SDCH)M0
th(SDCH-SDD)M0
脉冲持续时间，SDx_Cy 高电平/低电平
脉冲持续时间，SDx_Dy 高电平/低电平
SDx_Cy 变为高电平之前SDx_Dy 有效的设置时间
SDx_Cy 变为高电平之后SDx_Dy 等待的保持时间
模式1
tc(SDC)M1
ns
ns
ns
ns
ns
ns
ns
周期时间，SDx_Cy
20 个SYSCLK 周期
4 个SYSCLK 周期
4 个SYSCLK 周期
2 个SYSCLK 周期
2 个SYSCLK 周期
2 个SYSCLK 周期
2 个SYSCLK 周期
256 个SYSCLK 周期
6 个SYSCLK 周期
tw(SDCH)M1
脉冲持续时间，SDx_Cy 高电平
脉冲持续时间，SDx_Dy 高电平/低电平
SDx_Cy 变为低电平之前SDx_Dy 有效的设置时间
SDx_Cy 变为高电平之前SDx_Dy 有效的设置时间
SDx_Cy 变为低电平之后SDx_Dy 等待的保持时间
SDx_Cy 变为高电平之后SDx_Dy 等待的保持时间
模式2
tw(SDDHL)M1
tsu(SDDV-SDCL)M1
tsu(SDDV-SDCH)M1
th(SDCL-SDD)M1
th(SDCH-SDD)M1
tc(SDD)M2
周期时间，SDx_Dy
选项不可用
tw(SDDH)M2
脉冲持续时间，SDx_Dy 高电平
模式3
tc(SDC)M3
ns
ns
ns
ns
ns
周期时间，SDx_Cy
10 个SYSCLK 周期
4 个SYSCLK 周期
4 个SYSCLK 周期
2 个SYSCLK 周期
2 个SYSCLK 周期
256 个SYSCLK 周期
6 个SYSCLK 周期
tw(SDCHL)M3
tw(SDDHL)M3
tsu(SDDV-SDCH)M3
th(SDCH-SDD)M3
脉冲持续时间，SDx_Cy 高电平
脉冲持续时间，SDx_Dy 高电平/低电平
SDx_Cy 变为高电平之前SDx_Dy 有效的设置时间
SDx_Cy 变为高电平之后SDx_Dy 等待的保持时间
(1) 仅当GPIO 输入限定类型为3 样片窗口（GPyQSELx = 1，QUALPRD = 0）选项时，SDFM 时序要求才适用。重要的是， SD-Cx 和
SD-Dx 对都配置有3 样片窗口选项。
备注
SDFM 限定的 GPIO（3 样片）模式防止 SDFM 模块因 SDx_Cy 引脚上偶尔随机产生的噪声干扰而损
坏，这些噪声可能导致比较器误跳变和滤波器输出。有关更多详细信息，请参考 TMS320F2837xS
MCU 器件勘误表中“SDFM：在嘈杂条件下使用SDFM 时需谨慎”使用说明。
SDFM 限定的 GPIO（3 样片）模式对持续违反上述时序要求的情况不提供保护。时序违规将损坏与违
反要求的数据位数成正比的数据。
Copyright © 2022 Texas Instruments Incorporated
142 Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
7.12 通信外设
备注
有关特定器件上每个外设的实际数量，请参阅表5-1。
7.12.1 控制器局域网络(CAN)
CAN 模块根据 ISO 11898-1 执行 CAN 协议通信（与 Bosch® CAN 协议规范 2.0 A、B 相同）。比特率可以编程
为最大1Mbps 的值。与物理层（CAN 总线）的连接需要一个CAN 收发器芯片。
对于CAN 网络上的通信，可以配置单独的消息对象。消息对象和标识符掩码存储在消息RAM 中。
所有与消息处理有关的功能均在消息处理器内实现。这些功能为：接收滤波；CAN 内核和消息 RAM 之间的消息
传输；以及处理传输请求。
CPU 可以通过模块接口直接访问 CAN 的寄存器组。这些寄存器用于控制和配置 CAN 内核和消息处理程序，以及
访问消息RAM。
CAN 模块实现下列特性：
• 符合ISO11898-1（Bosch® CAN 协议规范2.0 A 和B）
• 最高1Mbps 的比特率
• 多个时钟源
• 32 个消息对象（“消息对象”在本文档中也称为“邮箱”；这两个术语可以互换使用），每个对象都具有以下
属性：
– 可配置为接收或者发送
– 可配置标准（11 位）或扩展（29 位）标识符
– 支持可编程标识符接收掩码
– 支持数据和远程帧
– 保留0 到8 个字节的数据
– 奇偶校验配置和数据RAM
• 每个消息对象的单独标识符掩码
• 消息对象的可编程FIFO 模式
• 自测试工作的可编程回路模式
• 调试支持的挂起模式
• 软件模块复位
• 由可编程32 位计时器在总线关闭后自动开启总线
• 消息RAM 奇偶校验机制
• 2 条中断线路
备注
对于200MHz 的CAN 位时钟，最小比特率可能为7.8125kbps。
备注
根据所使用的时序设置，片上零引脚振荡器的精度（在数据手册中指定）可能无法满足 CAN 协议的要
求。在这种情况下，必须使用外部时钟源。
图7-60 显示了CAN 功能方框图。
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback 143
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
CAN_H
CAN Bus
CAN_L
3.3V CAN Transceiver
External connections
Device
CANx RX pin
CANx TX pin
CAN
CAN Core
Message RAM
Message Handler
Message
RAM
Interface
Register and Message
Object Access (IFx)
32
Message
Objects
(Mailboxes)
Test Modes
Only
Module Interface
CANINT0 CANINT1
(to ePIE)
CPU Bus
图7-60. CAN 方框图
Copyright © 2022 Texas Instruments Incorporated
144 Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
7.12.2 内部集成电路(I2C)
I2C 模块具有以下特性：
• 符合Philips 半导体I2C 总线规格（版本2.1）：
– 支持1 位至8 位格式传输
– 7 位和10 位寻址模式
– 常规调用
– START 字节模式
– 支持多个主发送器和从接收器
– 支持多个从发送器和主接收器
– 组合主器件发送/接收和接收/发送模式
– 数据传输速率从10kbps 到高达400kbps（I2C 快速模式速率）
• 一个16 字节接收FIFO 和一个16 字节发送FIFO
• 可以由CPU 使用的一个中断。该中断可因下列条件中之一而生成：
– 发送数据准备就绪
– 接收数据准备就绪
– 寄存器访问准备就绪
– 未接收到确认
– 仲裁丢失
– 检测到停止条件
– 被寻址为从器件
• 在FIFO 模式下，CPU 可以使用附加中断
• 模块启用/禁用能力
• 自由数据格式模式
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback 145
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
图7-61 显示了I2C 外设模块如何在器件内连接。
I2C Module
I2CXSR
I2CDXR
TX FIFO
RX FIFO
FIFO Interrupt to
CPU/PIE
SDA
Peripheral Bus
I2CRSR
I2CDRR
Control/Status
Registers
CPU
Clock
Synchronizer
SCL
Prescaler
Noise Filters
Arbitrator
Interrupt to
CPU/PIE
I2C INT
图7-61. I2C 外设模块接口
Copyright © 2022 Texas Instruments Incorporated
146 Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
7.12.2.1 I2C 电气数据和时序
节7.12.2.1.1 列出了I2C 时序要求。节7.12.2.1.2 列出了I2C 开关特征。图7-62 显示了I2C 时序图。
7.12.2.1.1 I2C 时序要求
编号
标准模式
T0
最小值
最大值
单位
fmod
7
4.0
4.7
0
12
MHz
µs
µs
µs
ns
ns
ns
ns
ns
µs
ns
pF
I2C 模块频率
T1
T2
T3
T4
T5
T6
T7
T8
T9
T10
T11
th(SDA-SCL)START
tsu(SCL-SDA)START
th(SCL-DAT)
tsu(DAT-SCL)
tr(SDA)
保持时间，启动条件，SDA 下降后SCL 下降延迟
设置时间，重复启动，SDA 下降延迟之前SCL 上升
保持时间，SCL 下降后的数据
设置时间，SCL 上升前的数据
上升时间，SDA
250
1000
1000
300
tr(SCL)
上升时间，SCL
tf(SDA)
下降时间，SDA
tf(SCL)
300
下降时间，SCL
tsu(SCL-SDA)STOP
tw(SP)
4.0
0
设置时间，停止条件，SDA 上升延迟之前SCL 上升
将由滤波器抑制的尖峰脉冲持续时间
每条总线上的电容负载
50
Cb
400
快速模式
T0
fmod
7
0.6
0.6
0
12
MHz
µs
µs
µs
ns
ns
ns
ns
ns
µs
ns
pF
I2C 模块频率
T1
T2
T3
T4
T5
T6
T7
T8
T9
T10
T11
th(SDA-SCL)START
tsu(SCL-SDA)START
th(SCL-DAT)
tsu(DAT-SCL)
tr(SDA)
保持时间，启动条件，SDA 下降后SCL 下降延迟
设置时间，重复启动，SDA 下降延迟之前SCL 上升
保持时间，SCL 下降后的数据
设置时间，SCL 上升前的数据
上升时间，SDA
100
20
300
300
300
300
tr(SCL)
20
上升时间，SCL
tf(SDA)
11.4
11.4
0.6
0
下降时间，SDA
tf(SCL)
下降时间，SCL
tsu(SCL-SDA)STOP
tw(SP)
设置时间，停止条件，SDA 上升延迟之前SCL 上升
将由滤波器抑制的尖峰脉冲持续时间
每条总线上的容性负载
50
Cb
400
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback 147
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
7.12.2.1.2 I2C 开关特征
在推荐的工作条件下（除非另有说明）
编号
标准模式
S1
参数
测试条件
最小值
最大值 单位
fSCL
0
10
100
kHz
µs
µs
µs
µs
µs
µs
µA
SCL 时钟频率
S2
S3
S4
S5
S6
S7
S8
TSCL
SCL 时钟周期
tw(SCLL)
tw(SCLH)
tBUF
4.7
4.0
4.7
脉冲持续时间，SCL 时钟低电平
脉冲持续时间，SCL 时钟高电平
停止和启动条件之间的总线空闲时间
有效时间，SCL 下降后的数据
有效时间，SCL 下降后的确认
引脚上的输入电流
tv(SCL-DAT)
tv(SCL-ACK)
II
3.45
3.45
10
0.1 Vbus < Vi < 0.9 Vbus
-10
快速模式
S1
fSCL
0
2.5
1.3
0.6
1.3
400
kHz
µs
µs
µs
µs
µs
µs
µA
SCL 时钟频率
S2
S3
S4
S5
S6
S7
S8
TSCL
SCL 时钟周期
tw(SCLL)
tw(SCLH)
tBUF
脉冲持续时间，SCL 时钟低电平
脉冲持续时间，SCL 时钟高电平
停止和启动条件之间的总线空闲时间
有效时间，SCL 下降后的数据
有效时间，SCL 下降后的确认
引脚上的输入电流
tv(SCL-DAT)
tv(SCL-ACK)
II
0.9
0.9
10
0.1 Vbus < Vi < 0.9 Vbus
-10
7.12.2.1.3
备注
为了满足所有的I2C 协议时序规范，I2C 模块时钟(Fmod) 必须配置为7MHz 至12MHz。
Copyright © 2022 Texas Instruments Incorporated
148 Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
STOP
START
SDA
ACK
Contd...
Contd...
S7
S6
T10
T5
T7
S3
SCL
S4
9th
clock
T6
T8
S2
Repeated
START
STOP
S5
SDA
ACK
T2
T9
T1
SCL
9th
clock
图7-62. I2C 时序图
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback 149
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
7.12.3 多通道缓冲串行端口(McBSP)
McBSP 模块有以下特性：
• 与TMS320C28x 和TMS320F28x DSP 器件中的McBSP 兼容
• 全双工通信
• 允许连续数据流的双缓冲数据寄存器
• 用于接收和传输的独立成帧和时钟
• 外部移位时钟生成或者内部可编程频率移位时钟
• 8 位数据传输模式可配置为以LSB 或MSB 优先传输
• 用于帧同步和数据时钟的可编程极性
• 高度可编程内部时钟和帧生成
• 直接与业界通用的编解码器、模拟接口芯片(AIC) 和其他串行连接的模数和数模器件连接
• 支持AC97、I2S 和SPI 协议
• McBSP 时钟速率，
CLKSRG
CLKG =
1+ CLKGDV
(
)
其中CLKSRG 源可以是LSPCLK、CLKX 或CLKR。
Copyright © 2022 Texas Instruments Incorporated
150 Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
图7-63 显示了McBSP 模块的方框图。
TX
Interrupt
MXINT
CPU
Peripheral Write Bus
TX Interrupt Logic
To CPU
16
16
McBSP Transmit
Interrupt Select Logic
DXR2 Transmit Buffer
DXR1 Transmit Buffer
16
PERx.LSPCLK
MFSXx
16
MCLKXx
Compand Logic
XSR2
XSR1
MDXx
MDRx
RSR1
16
RSR2
16
CPU
DMA Bus
MCLKRx
Expand Logic
MFSRx
RBR2 Register
16
RBR1 Register
16
DRR2 Receive Buffer
DRR1 Receive Buffer
McBSP Receive
Interrupt Select Logic
16
16
RX
Interrupt
RX Interrupt Logic
MRINT
CPU
Peripheral Read Bus
To CPU
图7-63. McBSP 方框图
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback 151
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
7.12.3.1 McBSP 电气数据和时序
7.12.3.1.1 McBSP 传输和接收时序
节 7.12.3.1.1.1 显示了 McBSP 时序要求。节 7.12.3.1.1.2 显示了 McBSP 开关特征。图 7-64 和图 7-65 显示了
McBSP 时序图。
7.12.3.1.1.1 McBSP 时序要求
编号(1)
(2)
最小值
最大值
单位
1
kHz
MHz
ns
McBSP 模块时钟（CLKG、CLKX、CLKR）范围
25
1
40
McBSP 模块周期时间（CLKG、CLKX、CLKR）范围
周期时间，CLKR/X
ms
M11 tc(CKRX)
M12 tw(CKRX)
2P
ns
CLKR/X 外部
CLKR/X 外部
脉冲持续时间，CLKR/X 高电平或者CLKR/X 低电
平
P-7
ns
M13 tr(CKRX)
M14 tf(CKRX)
7
7
ns
ns
上升时间，CLKR/X
下降时间，CLKR/X
CLKR/X 外部
CLKR/X 外部
CLKR 内部
CLKR 外部
CLKR 内部
CLKR 外部
CLKR 内部
CLKR 外部
CLKR 内部
CLKR 外部
CLKX 内部
CLKX 外部
CLKX 内部
CLKX 外部
18
2
M15 tsu(FRH-CKRL)
M16 th(CKRL-FRH)
M17 tsu(DRV-CKRL)
M18 th(CKRL-DRV)
M19 tsu(FXH-CKXL)
M20 th(CKXL-FXH)
ns
ns
ns
ns
ns
ns
在CLKR 低电平之前外部FSR 为高电平的建立时间
CLKR 低电平之后，外部FSR 为高电平的保持时间
在CLKR 低电平之前，DR 有效的保持时间
在CLKR 低电平之后，DR 有效的保持时间
0
6
18
5
0
3
18
2
在CLKX 低电平之前，外部FSX 为高电平的建立时
间
0
CLKX 低电平之后，外部FSX 为高电平的保持时间
6
(1) 极性位CLKRP=CLKXP=FSRP=FSXP=0。如果任一信号的极性被反转，那么该信号的时序基准也被反转。
(2) 2P=1/CLKG，单位为ns。CLKG 是采样率发生器复用器的输出。CLKG=CLKSRG/(1+CLKGDV)。CLKSRG 可以是LSPCLK，CLKX，
CLKR 作为源。CLKSRG≤(SYSCLK/2)。
Copyright © 2022 Texas Instruments Incorporated
152 Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
7.12.3.1.1.2 McBSP 开关特征
在推荐的工作条件下（除非另有说明）
编号(1)
(2)
参数
最小值
最大值 单位
M1
M2
M3
tc(CKRX)
2P
ns
周期时间，CLKR/X
CLKR/X 内部
CLKR/X 内部
CLKR/X 内部
CLKR 内部
CLKR 外部
CLKX 内部
CLKX 外部
CLKX 内部
CLKX 外部
CLKX 内部
CLKX 外部
CLKX 内部
CLKX 外部
CLKX 内部
tw(CKRXH)
tw(CKRXL)
D-5 (3)
D+5 (3)
C+5 (3)
7.5
27
ns
ns
脉冲持续时间，CLKR/X 高电平
脉冲持续时间，CLKR/X 低电平
C-5 (3)
-7
3
M4
M5
M6
td(CKRH-FRV)
td(CKXH-FXV)
tdis(CKXH-DXHZ)
ns
ns
ns
CLKR 高电平到内部FSR 有效的延迟时间
CLKX 高电平到内部FSX 有效的延迟时间
-5
6
3
27
8
–8
3
CLKX 高电平到DX 在最后一个数据位后为高阻
抗的禁用时间
15
-3
9
CLKX 高电平到DX 有效的延迟时间。
5
25
这应用于除传输的第一个位之外的所有位。
-3
8
CLKX 高电平到DX 有效的延
迟时间
DXENA=0
5
20
M7
td(CKXH-DXV)
ns
P+8
当处于数据延迟1 或者2
P–3
（XDATDLY=01b 或者10b）
模式时，只应用于传输的第一
个位
DXENA=1
P+5
P+20
CLKX 外部
-6
4
CLKX 内部
CLKX 外部
CLKX 内部
CLKX 高电平待DX 被驱动的
使能时间
DXENA=0
P-6
M8
M9
ten(CKXH-DX)
当处于数据延迟1 或者2
ns
（XDATDLY=01b 或者10b）
模式时，只应用于传输的第一
个位
DXENA=1
P+4
CLKX 外部
8
17
FSX 内部
FSX 外部
FSX 内部
FSX 高电平到DX 有效的延迟
时间
DXENA=0
td(FXH-DXV)
ns
ns
P+8
当处于数据延迟0
（XDATDLY=00b）模式时，
只应用于传输的第一个位。
DXENA=1
DXENA=0
DXENA=1
P+17
FSX 外部
-3
6
FSX 内部
FSX 外部
FSX 内部
FSX 高电平到DX 驱动的使能
时间
M10 ten(FXH-DX)
P-3
当处于数据延迟0
（XDATDLY=00b）模式时，
只应用于传输的第一个位
P+6
FSX 外部
(1) 极性位CLKRP=CLKXP=FSRP=FSXP=0。如果任一信号的极性被反转，那么该信号的时序基准也被反转。
(2) 2P=1/CLKG，单位为ns。
(3) C=CLKRX 低脉冲宽度=P
D=CLKRX 高脉冲宽度=P
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback 153
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
M1, M11
M2, M12
M3, M12
M13
CLKR
M4
M4
M14
FSR (int)
M15
M16
FSR (ext)
M18
M17
DR
(RDATDLY=00b)
Bit (n−1)
M17
(n−2)
(n−3)
(n−2)
(n−4)
(n−3)
(n−2)
M18
DR
(RDATDLY=01b)
Bit (n−1)
M17
M18
DR
(RDATDLY=10b)
Bit (n−1)
图7-64. McBSP 接收时序
M1, M11
M2, M12
M3, M12
M13
CLKX
FSX (int)
FSX (ext)
DX
M5
M5
M19
M20
M9
M7
M7
M10
Bit 0
Bit (n−1)
(n−2)
(n−3)
(n−2)
(XDATDLY=00b)
M8
DX
(XDATDLY=01b)
Bit (n−1)
M8
Bit 0
M6
M7
DX
(XDATDLY=10b)
Bit 0
Bit (n−1)
图7-65. McBSP 传输时序
Copyright © 2022 Texas Instruments Incorporated
154 Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
7.12.3.1.2 McBSP 作为SPI 主器件或从器件时序
节7.12.3.1.2.1 列出了McBSP 作为SPI 主器件时序要求。节7.12.3.1.2.2 列出了McBSP 作为SPI 主器件开关特
征。节7.12.3.1.2.3 列出了McBSP 作为SPI 从器件时序要求。节7.12.3.1.2.4 列出了McBSP 作为SPI 从器件开
关特征。
图7-66 至图7-69 显示了McBSP 作为SPI 主器件或从器件计时示意图。
7.12.3.1.2.1 McBSP 作为SPI 主器件的时序要求
编号
时钟
最小值
最大值
单位
周期时间，CLKG(1)
周期时间，LSPCLK(1)
tc(CLKG)
P
2*tc(LSPCLK)
tc(LSPCLK)
ns
ns
M33、
M42、
M52、
M61
tc(CKX)
2P
ns
周期时间，CLKX
CLKSTP=10b，CLKXP=0
M30
M31
tsu(DRV-CKXL)
th(CKXL-DRV)
30
1
ns
ns
在CLKX 低电平之前，DR 有效的建立时间
在CLKX 低电平之后，DR 有效的保持时间
CLKSTP=11b，CLKXP=0
M39
M40
tsu(DRV-CKXH)
th(CKXH-DRV)
30
1
ns
ns
建立时间，CLKX 高电平前，DR 有效的建立时间
CLKX 高电平后，DR 有效的保持时间
CLKSTP=10b，CLKXP=1
M49
M50
tsu(DRV-CKXH)
th(CKXH-DRV)
30
1
ns
ns
建立时间，CLKX 高电平前，DR 有效的建立时间
CLKX 高电平后，DR 有效的保持时间
CLKSTP=11b，CLKXP=1
M58
M59
tsu(DRV-CKXL)
th(CKXL-DRV)
30
1
ns
ns
在CLKX 低电平之前，DR 有效的建立时间
在CLKX 低电平之后，DR 有效的保持时间
(1) 通过设置CLKSM=1 和CLKGDV=1，应将CLKG 配置为LSPCLK/2
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback 155
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
7.12.3.1.2.2 McBSP 作为SPI 主器件开关特征
在自然通风条件下的工作温度范围内测得（除非另有说明）
编号
时钟
M33
参数
最小值
典型值
最大值
单位
周期时间，CLKG(1) (n*tc(LSPCLK)
半个CLKG 周期；0.5*tc(CLKG)
LSPCLK 到CLKG 分频器
)
tc(CLKG)
40
20
2
ns
ns
ns
P
n
CLKSTP=10b，CLKXP=0
M24
M25
M26
M28
M29
th(CKXL-FXL)
td(FXL-CKXH)
td(CLKXH-DXV)
tdis(FXH-DXHZ)
td(FXL-DXV)
ns
ns
ns
ns
ns
CLKX 低电平之后，FSX 高电平的保持时间
FSX 低电平到CLKX 高电平的延迟时间
CLKX 高电平至DX 有效的延迟时间
2P–6
P–6
-4
6
从CLKX 低电平到最后一个数据位后的DX 高阻抗的禁用时间
FSX 低电平到DX 有效的延迟时间
P–8
P–3
P+6
CLKSTP=11b，CLKXP=0
M34
M35
M36
M37
M38
th(CKXL-FXH)
td(FXL-CKXH)
td(CLKXL-DXV)
tdis(CKXL-DXHZ)
td(FXL-DXV)
ns
ns
ns
ns
ns
CLKX 低电平之后，FSX 高电平的保持时间
FSX 低电平到CLKX 高电平的延迟时间
CLKX 低电平至DX 有效的延迟时间
P–6
P–6
-4
6
1
从CLKX 低电平到最后一个数据位后的DX 高阻抗的禁用时间
FSX 低电平到DX 有效的延迟时间
P–6
-2
CLKSTP=10b，CLKXP=1
M43
M44
M45
M47
M48
th(CKXH-FXH)
td(FXL-CKXL)
td(CLKXL-DXV)
tdis(FXH-DXHZ)
td(FXL-DXV)
ns
ns
ns
ns
ns
，CLKX 高电平之后，FSX 高电平的保持时间
FSX 低电平到CLKX 低电平的延迟时间
CLKX 低电平至DX 有效的延迟时间
2P–6
P–6
-4
6
1
从CLKX 低电平到最后一个数据位后的DX 高阻抗的禁用时间
FSX 低电平到DX 有效的延迟时间
P–6
-2
CLKSTP=11b，CLKXP=1
M53
M54
M55
M56
M57
th(CKXH-FXH)
td(FXL-CKXL)
td(CLKXH-DXV)
tdis(CKXH-DXHZ)
td(FXL-DXV)
ns
ns
ns
ns
ns
CLKX 高电平之后，FSX 高电平的保持时间
FSX 低电平到CLKX 低电平的延迟时间
CLKX 高电平到DX 有效的延迟时间
P–6
2P–6
-4
6
1
从CLKX 高电平到最后一个数据位后的DX 高阻抗的禁用时间
FSX 低电平到DX 有效的延迟时间
P–8
-2
(1) 通过设置CLKSM=1 和CLKGDV=1，应将CLKG 配置为LSPCLK/2。
7.12.3.1.2.3 McBSP 作为SPI 从器件的时序要求
编号
时钟
最小值
最大值
单位
周期时间，CLKG(1)
周期时间，LSPCLK(1)
tc(CLKG)
2*tc(LSPCLK)
tc(LSPCLK)
ns
ns
P
M33、
M42、
M52、
周期时间，CLKX(2)
tc(CKX)
16P
ns
M61
CLKSTP=10b，CLKXP=0
M30
M31
M32
tsu(DRV-CKXL)
th(CKXL-DRV)
tsu(BFXL-CKXH)
8P-10
8P-10
8P+10
ns
ns
ns
在CLKX 低电平之前，DR 有效的建立时间
在CLKX 低电平之后，DR 有效的保持时间
CLKX 高电平前，FSX 为低电平的建立时间
Copyright © 2022 Texas Instruments Incorporated
156 Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
编号
最小值
最大值
单位
CLKSTP=11b，CLKXP=0
M39
M40
M41
tsu(DRV-CKXH)
th(CKXH-DRV)
tsu(FXL-CKXH)
8P-10
8P-10
ns
ns
ns
CLKX 高电平前，DR 有效的建立时间
CLKX 高电平后，DR 有效的保持时间
CLKX 高电平前，FSX 为低电平的建立时间
16P+10
CLKSTP=10b，CLKXP=1
M49
M50
M51
tsu(DRV-CKXH)
th(CKXH-DRV)
tsu(FXL-CKXL)
8P-10
8P-10
8P+10
ns
ns
ns
CLKX 高电平前，DR 有效的建立时间
CLKX 高电平后，DR 有效的保持时间
CLKX 低电平前，FSX 为低电平的建立时间
CLKSTP=11b，CLKXP=1
M58
M59
M60
tsu(DRV-CKXL)
th(CKXL-DRV)
tsu(FXL-CKXL)
8P-10
8P-10
ns
ns
ns
在CLKX 低电平之前，DR 有效的建立时间
在CLKX 低电平之后，DR 有效的保持时间
CLKX 低电平前，FSX 为低电平的建立时间
16P+10
(1) 通过设置CLKSM=1 和CLKGDV=1，应将CLKG 配置为LSPCLK/2
(2) 对于SPI 从模式，CLKX 必须至少为8 个CLKG 周期
7.12.3.1.2.4 McBSP 作为SPI 从器件开关特征
在自然通风条件下的工作温度范围内测得（除非另有说明）
编号
参数
最小值
典型值
最大值
单位
时钟
2P
CLKSTP=10b，CLKXP=0
ns
周期时间，CLKG
M26
M28
M29
td(CLKXH-DXV)
tdis(FXH-DXHZ)
td(FXL-DXV)
3P+6
6P+6
4P+6
5P+20
ns
ns
ns
CLKX 高电平到DX 有效的延迟时间
从FSX 高电平到最后一个数据位后DX 高阻抗的禁用时间
FSX 低电平到DX 有效的延迟时间
CLKSTP=11b，CLKXP=0
M36
M37
M38
td(CLKXL-DXV)
tdis(CKXL-DXHZ)
td(FXL-DXV)
3P+6
7P+6
4P+6
5P+20
5P+20
5P+20
ns
ns
ns
CLKX 低电平到DX 有效时的延迟时间
从CLKX 低电平到最后一个数据位后的DX 高阻抗的禁用时间
FSX 低电平到DX 有效的延迟时间
CLKSTP=10b，CLKXP=1
M45
M47
M48
td(CLKXL-DXV)
tdis(FXH-DXHZ)
td(FXL-DXV)
3P+6
6P+6
4P+6
ns
ns
ns
CLKX 低电平到DX 有效的延迟时间
从FSX 高电平到最后一个数据位后DX 高阻抗的禁用时间
FSX 低电平到DX 有效的延迟时间
CLKSTP=11b，CLKXP=1
M55
M56
M57
td(CLKXH-DXV)
tdis(CKXH-DXHZ)
td(FXL-DXV)
3P+6
7P+6
4P+6
ns
ns
ns
CLKX 高电平到DX 有效的延迟时间
从CLKX 高电平到最后一个数据位后的DX 高阻抗的禁用时间
FSX 低电平到DX 有效的延迟时间
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback 157
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
M33
M32
MSB
LSB
CLKX
FSX
M25
M24
M26
M29
M28
DX
DR
Bit 0
Bit(n-1)
Bit(n-1)
(n-2)
M31
(n-2)
(n-3)
(n-4)
M30
Bit 0
(n-3)
(n-4)
图7-66. McBSP 时序作为SPI 主器件或从器件：CLKSTP=10b，CLKXP=0
M42
MSB
LSB
M41
CLKX
M35
M34
FSX
DX
M36
(n-2)
M40
(n-2)
M37
M38
Bit 0
Bit(n-1)
Bit(n-1)
(n-3)
(n-4)
M39
DR
Bit 0
(n-3)
(n-4)
图7-67. McBSP 时序作为SPI 主器件或从器件：CLKSTP=11b，CLKXP=0
M52
M51
MSB
LSB
CLKX
M43
M44
FSX
M48
M47
M45
DX
DR
Bit 0
Bit(n-1)
Bit(n-1)
(n-2)
(n-3)
(n-4)
M49
M50
(n-2)
Bit 0
(n-3)
(n-4)
图7-68. McBSP 时序作为SPI 主器件或从器件：CLKSTP=10b，CLKXP=1
M61
M60
MSB
M54
LSB
CLKX
M53
FSX
DX
M56
M55
M57
Bit 0
Bit(n-1)
(n-2)
(n-3)
(n-4)
M58
M59
(n-2)
DR
Bit 0
Bit(n-1)
(n-3)
(n-4)
图7-69. McBSP 时序作为SPI 主器件或从器件：CLKSTP=11b，CLKXP=1
Copyright © 2022 Texas Instruments Incorporated
158 Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
7.12.4 串行通信接口(SCI)
SCI 是一种双线制异步串行端口，通常称为 UART。SCI 模块支持 CPU 与其他异步外设之间使用标准非归零码
(NRZ) 格式的数字通信
SCI 发送器和接收器都有一个用于减少服务开销的 16 级深度 FIFO，且具有各自独立的使能位和中断位。两者都
能独立进行半双工通信，或同时进行全双工通信。为了指定数据完整性，SCI 检查接收到的数据是否存在中断检
测、奇偶校验、超限和成帧错误。比特率通过 16 位波特选择寄存器可编程为不同的速度。图 7-70 显示了 SCI 模
块方框图。
SCI 模块的特性包括：
• 两个外部引脚：
– SCITXD：SCI 发送-输出引脚
– SCIRXD：SCI 接收-输入引脚
备注
注意：如果不用于SCI，则两个引脚都可以用作GPIO。
– 波特率可编程为64K 不同速率
• 数据字格式
– 一个开始位
– 数据字长度可在1 至8 位之间编程
– 可选偶数/奇数/无奇偶校验位
– 1 个或2 个停止位
• 四个错误检测标志：奇偶校验、超限、成帧和中断检测
• 两种唤醒多处理器模式：空闲线和地址位
• 半双工或全双工操作
• 双缓冲接收和发送功能
• 发送器和接收器操作可通过带有状态标志的中断驱动或轮询算法来完成。
– 发送器：TXRDY 标志（发送器缓冲寄存器已准备好接收另一个字符）和TX EMPTY 标志（发送器移位寄
存器为空）
– 接收器：RXRDY 标志（接收器缓冲寄存器已准备好接收另一个字符）、BRKDT 标志（发生了中断条件）
和RX ERROR 标志（监测四个中断条件）
• 发送器和接收器中断的独立使能位（BRKDT 除外）
• NRZ 格式
• 自动波特检测硬件逻辑
• 16 级发送和接收FIFO
备注
此模块中的所有寄存器均为 8 位寄存器。当寄存器被访问时，寄存器数据位于低位字节（位 7-0），高
位字节（位15-8）读取为零。对高字节进行写入无效。
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback 159
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
TXENA
SCICTL1.1
TXSHF
Register
SCITXD
Frame
Format and Mode
8
Parity
Even/Odd
SCICCR.6
TXEMPTY
SCICTL2.6
0
1
8
Enable
TX FIFO_0
TX FIFO_1
TXINT
To CPU
SCICCR.5
TX Interrupt
Logic
TX FIFO Interrupts
8
TX FIFO_N
TXINTENA
SCICTL2.0
TXRDY
8
1
0
TXWAKE
SCICTL2.7
SCICTL1.3
SCI TX Interrupt Select Logic
8
WUT
Transmit Data
Buffer Register
SCITXBUF.7-0
Auto Baud Detect Logic
RXENA
Baud Rate
MSB/LSB
Registers
SCICTL1.0
LSPCLK
RXSHF
Register
SCIRXD
SCIHBAUD.15-8
SCILBAUD.7-0
RXWAKE
8
SCIRXST.1
0
1
8
SCIFFENA
SCIFFTX.14
RX FIFO_0
RX FIFO_1
RXINT
To CPU
8
RX FIFO Interrupts
RX Interrupt
Logic
RX FIFO_N
RXFFOVF
8
1
SCIFFRX.15
0
RXBKINTENA
SCICTL2.1
RXRDY
SCIRXST.6
RXENA
BRKDT
RXERRINTENA
SCICTL1.6
SCICTL1.0
SCIRXST.5
SCI RX Interrupt Select Logic
8
SCIRXST.5-2
BRKDT FE OE PE
RXERROR
Receive Data
Buffer Register
SCIRXBUF.7-0
SCIRXST.7
图7-70. SCI 方框图
Copyright © 2022 Texas Instruments Incorporated
160 Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
全双工操作中使用主要元素包括：
• 发送器(TX) 及其主要寄存器：
– SCITXBUF 寄存器–发送器数据缓冲寄存器。包含待传输的数据（由CPU 加载）
– TXSHF 寄存器–发送器移位寄存器。接收来自SCITXBUF 寄存器的数据并将数据移到SCITXD 引脚上，
一次移动1 位
• 接收器(RX) 及其主要寄存器：
– RXSHF 寄存器–接收器移位寄存器。从SCIRXD 引脚移入数据，一次移动1 位
– SCIRXBUF 寄存器–接收器数据缓冲寄存器。包含由CPU 读取的数据。来自远程处理器的数据被加载到
RXSHF 寄存器中，然后加载到SCIRXBUF 和SCIRXEMU 寄存器
• 可编程波特生成器
• 数据存储器映射控制和状态寄存器使CPU 能够访问I2C 模块寄存器和FIFO。
SCI 接收器和发送器独立工作。
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback 161
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
7.12.5 串行外设接口(SPI)
SPI 是一款高速同步串行输入/输出 (I/O) 端口，其允许以编程的比特传输速率将编程长度（1 至 16 位）的串行位
流移入和移出器件。SPI 通常用于微控制器与外部外设或另一控制器之间的通信。典型应用包含通过移位寄存
器、显示驱动器和 ADC 等器件进行外部 I/O 或外设扩展。多器件通信由 SPI 的主/从操作支持。该端口支持 16 级
接收和发送FIFO，以减少CPU 服务开销。
SPI 模块的特性包括：
• SPISOMI：SPI 从器件输出/主器件输入引脚
• SPISIMO：SPI 从器件输入/主器件输出引脚
• SPISTE：SPI 从器件发送使能引脚
• SPICLK：SPI 串行时钟引脚
• 两个运行模式：主模式和从模式
• 波特率：125 个不同的可编程速率
• 数据字长度：1 至16 数据位
• 四种计时方案（由时钟极性和时钟相位的位控制）包含：
– 无相位延迟的下降沿：SPICLK 高电平有效。SPI 在SPICLK 信号的下降沿上发送数据，在SPICLK 信号的
上升沿上接收数据。
– 有相位延迟的下降沿：SPICLK 高电平有效。SPI 在SPICLK 信号下降沿提前半个周期发送数据，在
SPICLK 信号的下降沿上接收数据。
– 无相位延迟的上升沿：SPICLK 低电平无效。SPI 在SPICLK 信号的上升沿上发送数据，在SPICLK 信号的
下降沿上接收数据。
– 有相位延迟的上升沿：SPICLK 低电平无效。SPI 在SPICLK 信号上升沿提前半个周期发送数据，在
SPICLK 信号的上升沿上接收数据。
• 同时接收和发送操作（可在软件中禁用发送功能）
• 发送器和接收器操作通过中断驱动或轮询算法完成。
• 16 级发送和接收FIFO
• 延迟的发送控制
• 3 线SPI 模式
• 在带有两个SPI 模块的器件上实现数字音频接口接收模式的SPISTE 反转
• DMA 支持
• 高速模式，可实现高达50MHz 的全双工通信
Copyright © 2022 Texas Instruments Incorporated
162 Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
SPI 在主模式或从模式下工作。主器件通过发送 SPICLK 信号来启动数据传输。对于主器件和从器件而言，数据
都是从 SPICLK 一个边沿上的移位寄存器移出，并锁存到相反的 SPICLK 时钟边沿上的移位寄存器中。如果
CLOCK PHASE 位 (SPICTL.3) 为高电平，则在 SPICLK 转换前的半个周期内发送和接收数据。因此，两个控制
器同时发送和接收数据。应用软件确定数据是有意义的数据还是虚拟数据。可以通过三种方法发送数据：
• 主器件发送数据，从器件发送虚拟数据
• 主器件发送数据，从器件发送数据
• 主器件发送虚拟数据，从器件发送数据
主器件控制着 SPICLK 信号，故其可随时启动数据传输。然而，当从器件准备好广播数据时，软件确定了主器件
如何进行检测。
图7-71 显示了SPI CPU 接口。
PCLKCR8
Low-Speed
LSPCLK
SYSCLK
CPU
Prescaler
Bit
Clock
SYSRS
SPISIMO
SPISOMI
SPICLK
GPIO
MUX
SPI
SPIINT
SPITXINT
PIE
SPISTE
SPIRXDMA
SPITXDMA
DMA
图7-71. SPI CPU 接口
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback 163
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
7.12.5.1 SPI 电气数据和时序
备注
SPI 高速模式的所有时序参数都假设SPICLK、SPISIMO 和SPISOMI 上的负载电容为5pF。
有关高速模式下 SPI 的更多信息，请参阅 TMS320F2837xS 微控制器技术参考手册 的“串行外设接口 (SPI)”一
章。
为了在高速模式下使用SPI，应用必须使用支持高速模式的GPIO（请参阅节6.4.5）。
7.12.5.1.1 SPI 主模式时序
节 7.12.5.1.1.1 列出了 SPI 主模式时序要求。节 7.12.5.1.1.2 列出了 SPI 主模式开关特征（时钟相位 = 0）。节
7.12.5.1.1.3 列出了 SPI 主模式开关特征（时钟相位 = 1）。图 7-72 显示了时钟相位 = 0 时的 SPI 主模式外部时
序。图7-73 显示了时钟相位= 1 时的SPI 主模式外部时序。
7.12.5.1.1.1 SPI 主模式时序要求
(BRR + 1) 条件
编号
最小值
最大值 单位
(1)
高速模式
SPICLK 之前SPISOMI 有效的设置时
间
8
9
tsu(SOMI)M
th(SOMI)M
1
5
ns
ns
偶数，奇数
SPICLK 之后SPISOMI 有效的保持时
间
偶数，奇数
正常模式
SPICLK 之前SPISOMI 有效的设置时
间
8
9
tsu(SOMI)M
th(SOMI)M
20
0
ns
ns
偶数，奇数
偶数，奇数
SPICLK 之后SPISOMI 有效的保持时
间
(1) 当(SPIBRR + 1) 为偶数或SPIBRR 为0 或2 时，(BRR + 1) 条件为偶数。当(SPIBRR + 1) 为奇数且SPIBRR 大于3 时，(BRR + 1)
条件为奇数。
7.12.5.1.1.2 SPI 主模式开关特征（时钟相位= 0）
在推荐的工作条件下（除非另有说明）
(BRR + 1) 条件
编号
参数
最小值
最大值 单位
(1)
通用
4tc(LSPCLK)
5tc(LSPCLK)
128tc(LSPCLK)
偶数
奇数
偶数
1
2
tc(SPC)M
ns
ns
周期时间，SPICLK
127tc(LSPCLK)
0.5tc(SPC)M + 1
0.5tc(SPC)M –1
tw(SPC1)M
脉冲持续时间，SPICLK，第一个脉冲
0.5tc(SPC)M +0.5tc(LSPCLK)
0.5tc(SPC)M +0.5tc(LSPCLK)
+ 1
奇数
偶数
奇数
–1
0.5tc(SPC)M + 1
0.5tc(SPC)M –1
3
tw(SPC2)M
ns
ns
ns
脉冲持续时间，SPICLK，第二个脉冲
0.5tc(SPC)M –0.5tc(LSPCLK)
–1
0.5tc(SPC)M –0.5tc(LSPCLK)
+ 1
1.5tc(SPC)M - 3tc(SYSCLK)
+
5
1.5tc(SPC)M - 3tc(SYSCLK)
–
7
Even
延迟时间，SPISTE 有效至SPICLK
的时间
23 td(SPC)M
1.5tc(SPC)M - 4tc(SYSCLK)
+
5
1.5tc(SPC)M - 4tc(SYSCLK)
–
7
奇数
偶数
奇数
0.5tc(SPC)M+ 5
0.5tc(SPC)M –7
有效时间，SPICLK 至SPISTE 无效
的时间
24 tv(STE)M
0.5tc(SPC)M –0.5tc(LSPCLK)
–7
0.5tc(SPC)M –0.5tc(LSPCLK)
+ 5
高速模式
Copyright © 2022 Texas Instruments Incorporated
164 Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
在推荐的工作条件下（除非另有说明）
(BRR + 1) 条件
编号
参数
最小值
最大值 单位
(1)
延迟时间，SPICLK 至SPISIMO 有效
的时间
4
td(SIMO)M
1
ns
ns
偶数，奇数
Even
0.5tc(SPC)M –2
有效时间，SPICLK 之后SPISIMO 有
效的时间
5
tv(SIMO)M
0.5tc(SPC)M –0.5tc(LSPCLK)
–2
奇数
正常模式
延迟时间，SPICLK 至SPISIMO 有效
的时间
4
5
td(SIMO)M
6
ns
ns
偶数，奇数
Even
0.5tc(SPC)M –5
有效时间，SPICLK 之后SPISIMO 有
效的时间
tv(SIMO)M
0.5tc(SPC)M –0.5tc(LSPCLK)
–5
奇数
(1) 当(SPIBRR + 1) 为偶数或SPIBRR 为0 或2 时，(BRR + 1) 条件为偶数。当(SPIBRR + 1) 为奇数且SPIBRR 大于3 时，(BRR + 1)
条件为奇数。
7.12.5.1.1.3 SPI 主模式开关特征（时钟相位= 1）
在推荐的工作条件下（除非另有说明）
(BRR + 1) 条件
编号
参数
最小值
最大值 单位
(1)
通用
4tc(LSPCLK)
5tc(LSPCLK)
128tc(LSPCLK)
偶数
奇数
偶数
1
2
tc(SPC)M
ns
ns
周期时间，SPICLK
127tc(LSPCLK)
0.5tc(SPC)M + 1
0.5tc(SPC)M –1
脉冲持续时间，SPICLK，第一
个脉冲
tw(SPCH)M
0.5tc(SPC)M
–
0.5tc(SPC)M –0.5tc(LSPCLK) –1
0.5tc(SPC)M –1
奇数
偶数
奇数
0.5tc(LSPCLK) + 1
0.5tc(SPC)M + 1
脉冲持续时间，SPICLK，第二
个脉冲
3
tw(SPC2)M
ns
0.5tc(SPC)M
+
0.5tc(SPC)M + 0.5tc(LSPCLK) –1
0.5tc(LSPCLK) + 1
延迟时间，SPISTE 有效至
SPICLK 的时间
2tc(SPC)M –
3tc(SYSCLK) + 5
23 td(SPC)M
ns
ns
偶数，奇数
2tc(SPC)M –3tc(SYSCLK) –7
Even
+5
+5
–7
–7
有效时间，SPICLK 至SPISTE
无效的时间
24 tv(STE)M
奇数
高速模式
0.5tc(SPC)M –1
0.5tc(SPC)M + 0.5tc(LSPCLK) –1
0.5tc(SPC)M –2
偶数
奇数
偶数
奇数
延迟时间，SPISIMO 有效至
SPICLK 的时间
4
5
td(SIMO)M
ns
ns
有效时间，SPICLK 之后
SPISIMO 有效的时间
tv(SIMO)M
0.5tc(SPC)M –0.5tc(LSPCLK) –2
正常模式
0.5tc(SPC)M –5
0.5tc(SPC)M + 0.5tc(LSPCLK) –5
0.5tc(SPC)M –5
偶数
奇数
偶数
奇数
延迟时间，SPISIMO 有效至
SPICLK 的时间
4
5
td(SIMO)M
ns
ns
有效时间，SPICLK 之后
SPISIMO 有效的时间
tv(SIMO)M
0.5tc(SPC)M –0.5tc(LSPCLK) –5
(1) 当(SPIBRR + 1) 为偶数或SPIBRR 为0 或2 时，(BRR + 1) 条件为偶数。当(SPIBRR + 1) 为奇数且SPIBRR 大于3 时，(BRR + 1)
条件为奇数。
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback 165
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
1
SPICLK
(clock polarity = 0)
2
3
SPICLK
(clock polarity = 1)
4
5
SPISIMO
Master Out Data Is Valid
8
9
Master In Data
Must Be Valid
SPISOMI
SPISTE(A)
24
23
A. 除了在FIFO 和非FIFO 模式下的背对背传输字之间的情况外，在字的尾端，SPISTE 将变为停止状态。
图7-72. SPI 主模式外部时序（时钟相位= 0）
1
SPICLK
(clock polarity = 0)
2
3
SPICLK
(clock polarity = 1)
4
5
SPISIMO
Master Out Data Is Valid
8
9
Master In Data Must
Be Valid
SPISOMI
SPISTE(A)
24
23
A. 除了在FIFO 和非FIFO 模式下的背对背传输字之间的情况外，在字的尾端，SPISTE 将变为停止状态。
图7-73. SPI 主模式外部时序（时钟相位= 1）
Copyright © 2022 Texas Instruments Incorporated
166 Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
7.12.5.1.2 SPI 从模式时序
节7.12.5.1.2.1 列出了 SPI 从模式时序要求。节7.12.5.1.2.2 列出了 SPI 从模式开关特征。图7-74 显示了时钟相
位= 0 时的SPI 从模式外部时序。图7-75 显示了时钟相位= 1 时的SPI 从模式外部时序。
7.12.5.1.2.1 SPI 从模式时序要求
编号
最小值
最大值 单位
12 tc(SPC)S
4tc(SYSCLK)
ns
周期时间，SPICLK
13 tw(SPC1)S
14 tw(SPC2)S
19 tsu(SIMO)S
20 th(SIMO)S
ns
ns
ns
ns
脉冲持续时间，SPICLK，第一个脉冲
脉冲持续时间，SPICLK，第二个脉冲
SPICLK 之前SPISIMO 有效的设置时间
SPICLK 之后SPISIMO 有效的保持时间
2tc(SYSCLK) –1
2tc(SYSCLK) –1
1.5tc(SYSCLK)
1.5tc(SYSCLK)
SPICLK 之前SPISTE 有效的设置时间（时
钟相位= 0）
2tc(SYSCLK) + 4
ns
25 tsu(STE)S
SPICLK 之前SPISTE 有效的设置时间（时
钟相位= 1）
2tc(SYSCLK) + 14
1.5tc(SYSCLK)
ns
ns
26 th(STE)S
SPICLK 之后SPISTE 无效的保持时间
7.12.5.1.2.2 SPI 从模式开关特征
在推荐的工作条件下（除非另有说明）
编号
参数
最小值
最大值 单位
高速模式
正常模式
延迟时间，SPICLK 至SPISOMI 有效的时
间
15 td(SOMI)S
16 tv(SOMI)S
9
ns
ns
有效时间，SPICLK 之后SPISOMI 有效的
时间
0
延迟时间，SPICLK 至SPISOMI 有效的时
间
15 td(SOMI)S
16 tv(SOMI)S
20
ns
ns
有效时间，SPICLK 之后SPISOMI 有效的
时间
0
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback 167
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
12
SPICLK
(clock polarity = 0)
13
14
SPICLK
(clock polarity = 1)
15
16
SPISOMI
SPISOMI Data Is Valid
19
20
SPISIMO Data
Must Be Valid
SPISIMO
SPISTE
25
26
图7-74. SPI 从模式外部时序（时钟相位= 0）
12
SPICLK
(clock polarity = 0)
13
14
SPICLK
(clock polarity = 1)
15
SPISOMI
SPISOMI Data Is Valid
Data Valid
Data Valid
16
19
20
SPISIMO Data
Must Be Valid
SPISIMO
SPISTE
26
25
图7-75. SPI 从模式外部时序（时钟相位= 1）
Copyright © 2022 Texas Instruments Incorporated
168 Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
7.12.6 通用串行总线(USB)控制器
在与USB 主机或器件功能进行点对点通信过程中，USB 控制器作为全速或低速功能控制器工作。
USB 模块具有如下特性：
• USB 2.0 全速和低速运行
• 集成PHY
• 三种传输类型：控制传输、中断传输和批量传输
• 32 个端点
– 一个专用的控制输入端点和一个专用的控制输出端点
– 15 个可配置输入端点和15 个可配置输出端点
• 4KB 专用端点内存
图7-76 显示了USB 方框图。
Endpoint Control
Transmit
EP0 –31
Control
Receive
CPU Interface
Interrupt
Control
Interrupts
CPU Bus
Host
Transaction
Scheduler
Combine
Endpoints
EP Reg.
Decoder
Common
Regs
UTM
Synchronization
Packet
Encode/Decode
FIFO RAM
Controller
Rx
Buff
Rx
Buff
Data Sync
HNP/SRP
Timers
Packet Encode
Packet Decode
CRC Gen/Check
Cycle
Control
Tx
Buff
Tx
Buff
USB FS/LS
PHY
FIFO
Decoder
Cycle Control
USB DataLines
D+ andD-
图7-76. USB 方框图
备注
片上零引脚振荡器的精度（节 7.9.3.5.1，内部振荡器电气特征）将无法满足 USB 协议的精度要求。对
于使用 USB 的应用，必须使用外部时钟源。有关使用 USB 引导模式的应用，请参阅 节 8.9（引导
ROM 和外设引导）的时钟频率要求。
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback 169
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
7.12.6.1 USB 电气数据和时序
节 7.12.6.1.1 显示了 USB 输入端口 DP 和 DM 时序要求。节 7.12.6.1.2 显示了 USB 输出端口 DP 和 DM 开关特
征。
7.12.6.1.1 USB 输入端口DP 和DM 时序要求
最小值
最大值
单位
V(CM)
Z(IN)
VCRS
VIL
0.8
2.5
V
差分输入共模范围
输入阻抗
300
1.3
0.8
kΩ
V
2.0
交叉电压
V
静态SE 输入逻辑低电平
静态SE 输入逻辑高电平
差分输入电压
VIH
2.0
0.2
V
VDI
V
7.12.6.1.2 USB 输出端口DP 和DM 开关特征
在推荐的工作条件下（除非另有说明）
参数
测试条件
最小值
最大值
单位
VOH
2.8
0
3.6
0.3
44
V
V
D+，D- 单端
D+，D- 单端
D+，D- 阻抗
USB 2.0 负载条件
USB 2.0 负载条件
VOL
Z(DRV)
28
Ω
全速，差分，CL = 50pF，10%/90%，
Rpu 处于D+ 上
tr
tf
4
4
20
20
ns
ns
上升时间
下降时间
全速，差分，CL = 50pF，10%/90%，
Rpu 处于D+ 上
Copyright © 2022 Texas Instruments Incorporated
170 Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
7.12.7 通用并行端口(uPP) 接口
uPP 接口是一种具有专用数据线和最小控制信号的高速并行接口。uPP 接口旨在轻松连接具有 8 位数据宽度的高
速 ADC 或 DAC。它还可以与现场可编程门阵列 (FPGA) 或其他 uPP 器件相互连接，以实现高速数字数据传输。
该接口可在接收模式或发送模式（单工模式）下工作。
uPP 接口包含内部 DMA 控制器，用于在高速数据传输期间最大程度地提高吞吐量并减少 CPU 开销。所有 uPP
事务都使用内部 DMA 将数据馈送至 I/O 通道或从 I/O 通道检索数据。即使只有一个 I/O 通道，DMA 控制器也包
含两个DMA 通道来支持数据交错模式，在该模式中，所有DMA 资源都服务于单个I/O 通道。
在此器件上，uPP 接口是 CPU1 子系统的专用资源。CPU1、CPU1.CLA1 和 CPU1.DMA 可以访问此模块。两个
专用的 512 字节数据 RAM（也称为 MSG RAM）与 uPP 模块紧密耦合（ TX 和 RX 各耦合一个）。这些数据
RAM 用于存储大量数据，以避免频繁中断 CPU。只有 CPU1 和 CPU1.CLA1 可以访问这些数据 RAM。图 7-77
显示了此器件上的uPP 集成。
CPU1
RX-DATARAM
READ
Arbi
Arbiter Y
512 Byte
(Dual Port
t
Memory)
CPU1.CLA1
uPP DMA WRITE
CPU1
I/O Interface
Arbi
Arbiter X
uPP
(Universal
CPU1.CLA1
t
0
1
Parallel Port)
CPU1.DMA
uPP DMA READ
SECMSEL.PF2SEL
CPU1
TX-DATARAM
512 Byte
WRITE
Arbi
Arbiter Y
(Dual Port
Memory)
t
CPU1.CLA1
图7-77. uPP 集成
备注
在一些TI 器件上，uPP 模块也称为无线电外设接口(RPI) 模块。
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback 171
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
uPP 接口支持以下内容：
• 具有并行转换接口的主流高速数据转换器。
• 具有帧START 指示的主流高速流接口。
• 具有数据ENABLE （使能）指示的主流高速流接口。
• 具有同步WAIT （等待）信号的主流高速流接口。
• SDR（单倍数据速率）或DDR（双倍数据速率，交错）接口。
• 在SDR 发送情况下交错式数据的多路复用。
• 在DDR 情况下交错式数据的多路分离和多路复用。
• I/O 接口时钟频率对于SDR 高达50MHz（适用于SDR），对于DDR 高达25MHz。
• 单通道8 位输入接收或输出发送模式。
• 对于纯读或纯写，最大吞吐量为50MB/s。
• 可作为DSP 到FPGA 通用流接口。
图7-78 显示了uPP 功能方框图。
uPP
Configuration
I/F
ENABLE OUT
G
P
I
ENABLE/GPIOx
MMR
Transmit Timing
and Control
START OUT
WAIT IN
O
CLK OUT
START/GPIOx
WAIT/GPIOx
CPU1.SYSCLK
Interrupt/Trigger
CLKDIVIDER
M
U
X
CLK IN
ENABLE IN
Receive Timing
and Control
Control Mux
START IN
WAIT OUT
and
I/O
CLK/GPIOx
Arbi
I-FIFO
t
C
O
N
T
64 Bit
MEM WR I/F
DATA OUT
DATA IN
DATA[7:0]/GPIOx
Internal
Data Interleaving
(TX/RX)
DMA
Arbit
R
O
L
64 Bit
MEM RD I/F
Arbi
Q-FIFO
图7-78. uPP 功能方框图
Copyright © 2022 Texas Instruments Incorporated
172 Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
7.12.7.1 uPP 电气数据和时序
节 7.12.7.1.1 显示了 uPP 时序要求。节 7.12.7.1.2 显示了 uPP 开关特征。图 7-79 至图 7-82 显示了 uPP 时序
图。
7.12.7.1.1 uPP 时序要求
编号
最小值 最大值 单位
20
ns
40
SDR 模式
DDR 模式
SDR 模式
DDR 模式
SDR 模式
DDR 模式
1
tc(CLK)
周期时间，CLK
8
ns
18
2
3
tw(CLKH)
脉冲宽度，CLK 高电平
脉冲宽度，CLK 低电平
8
ns
18
tw(CLKL)
4
5
6
7
8
9
tsu(STV-CLKH)
th(CLKH-STV)
tsu(ENV-CLKH)
th(CLKH-ENV)
tsu(DV-CLKH)
th(CLKH-DV)
4
0.8
4
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
CLK 高电平之前开始有效的设置时间
CLK 高电平之后开始有效的保持时间
CLK 高电平之前使能有效的设置时间
CLK 高电平之后使能有效的保持时间
CLK 高电平之前数据有效的设置时间
CLK 高电平之后数据有效的保持时间
CLK 低电平之前数据有效的设置时间
CLK 低电平之后数据有效的保持时间
CLK 高电平之前等待有效的设置时间
CLK 高电平之后等待有效的保持时间
CLK 低电平之前等待有效的设置时间
CLK 低电平之后等待有效的保持时间
0.8
4
0.8
4
10 tsu(DV-CLKL)
11 th(CLKL-DV)
0.8
20
0
19 tsu(WTV-CLKH)
20 th(CLKH-WTV)
21 tsu(WTV-CLKL)
22 th(CLKL-WTV)
SDR 模式
SDR 模式
DDR 模式
DDR 模式
20
0
7.12.7.1.2 uPP 开关特征
在推荐的工作条件下（除非另有说明）
编号
参数
最小值 最大值 单位
20
ns
40
SDR 模式
DDR 模式
SDR 模式
DDR 模式
SDR 模式
DDR 模式
12 tc(CLK)
13 tw(CLKH)
14 tw(CLKL)
周期时间，CLK
8
ns
18
脉冲宽度，CLK 高电平
脉冲宽度，CLK 低电平
8
ns
18
15 td(CLKH-STV)
16 td(CLKH-ENV)
17 td(CLKH-DV)
18 td(CLKL-DV)
3
3
3
3
12
12
12
12
ns
ns
ns
ns
CLK 高电平之后START 有效的延迟时间
CLK 高电平之后ENABLE 有效的延迟时间
CLK 高电平之后DATA 有效的延迟时间
CLK 低电平之后DATA 有效的延迟时间
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback 173
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
1
2
3
CLK
START
ENABLE
WAIT
4
5
6
7
8
9
DATA[n:0]
Data1
Data2
Data3
Data4
Data5
Data6
Data7
Data8
Data9
图7-79. uPP 单倍数据速率(SDR) 接收时序
1
2
3
CLK
4
5
START
6
7
ENABLE
WAIT
10
8
11
9
DATA[n:0]
I1 Q1 I2 Q2 I3 Q3
I4 Q4
I5 Q5 I6 Q6 I7 Q7 I8 Q8 I9 Q9
图7-80. uPP 双倍数据速率(DDR) 接收时序
Copyright © 2022 Texas Instruments Incorporated
174 Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
CLK
12
13
14
15
16
START
ENABLE
WAIT
19
20
17
DATA[n:0]
Data1
Data2
Data3
Data4
Data5
Data6
Data7
Data8
Data9
图7-81. uPP 单倍数据速率(SDR) 发送时序
12
13
14
CLK
START
15
16
ENABLE
WAIT
21
22
17
18
I5 Q5 I6 Q6 I7 Q7 I8 Q8 I9 Q9
DATA[n:0]
I1 Q1 I2 Q2 I3 Q3
Q4
I4
图7-82. uPP 双倍数据速率(DDR) 发送时序
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback 175
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
8 详细说明
8.1 概述
TMS320F2837xS 是一款功能强大的 32 位浮点微控制器单元 (MCU)，专为工业电机驱动器、光伏逆变器和数字
电源、电动汽车和运输以及感应和信号处理等高级闭环控制应用而设计。数字电源和工业驱动器的完整开发包作
为powerSUITE 和DesignDRIVE 方案的一部分提供。
实时控制子系统基于 TI 的 32 位 C28x 浮点 CPU，可提供 200MHz 的信号处理性能。C28x CPU 通过新型 TMU
加速器和 VCU 加速器得到了进一步提升，TMU 加速器能够快速执行包含和转矩环路计算中常见的三角运算的算
法；VCU 加速器能够缩短编码应用中常见的复杂数学运算的时间。
F2837xS 微控制器产品系列具有 CLA 实时控制协处理器。CLA 是一款独立的 32 位浮点处理器，运行速度与主
CPU 相同。该 CLA 对外设触发器作出响应，并与主 C28x CPU 同时执行代码。这种并行处理功能可以有效地将
实时控制系统的计算性能提高一倍。通过利用CLA 为时间关键型功能提供服务，主C28x CPU 自由地执行其他任
务，如通信和诊断。
TMS320F2837xS 支持高达 1MB (512KW)且具有误差校正代码（ECC） 的板载闪存以及高达 164KB (82KW) 的
SRAM。CPU 上还具有两个128 位安全区用于代码保护。
F2837xS MCU 上还集成了性能模拟和控制外设以进一步实现系统整合。四个独立的 16 位 ADC 可准确、高效地
管理多个模拟信号，从而最终提高系统吞吐量。新型Σ-Δ滤波器模块(SDFM) 与Σ-Δ调制器配合使用可实现隔
离式电流并联测量。具有窗口比较器的比较器子系统 (CMPSS) 可在超过或未满足电流限制条件的情况下对功率级
进行保护。其他模拟和控制外设包含DAC、PWM、eCAP、eQEP 以及其他外设。
EMIF、CAN 模块（符合 ISO 11898-1/CAN 2.0B 标准）等外设以及新型 uPP 接口扩展了 F2837xS 的连接性。
uPP 接口是 C2000 MCU 的新功能，支持利用相似的 uPP 接口与 FPGA 或其他处理器实现高速并行连接。最
后，具有MAC 和PHY 的USB 2.0 端口使用户能够轻松地将通用串行总线(USB) 连接到其应用中。
8.2 功能方框图
图8-1 显示了CPU 系统及相关外设。
Copyright © 2022 Texas Instruments Incorporated
176 Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
MEMCPU1
Low-Power
Mode Control
CPU1.CLA1 to CPU1
128x16 MSG RAM
GPIO MUX
INTOSC1
C28 CPU-1
CPU1.CLA1
User-Configurable
DCSM
OTP
CPU1 to CPU1.CLA1
128x16 MSG RAM
PSWD
FPU
VCU-II
TMU
Dual
Code
Security
Module
+
Emulation
Code
Security
Logic
(ECSL)
1K x 16
Watchdog
Flash Bank 0
256K x 16
Secure
Flash Bank 1
256K x 16
Secure
CPU1 Local Shared
6x 2Kx16
LS0-LS5 RAMs
Secure Memories
shown in Red
PUMP
CPU1.D0 RAM 2Kx16
CPU1.D1 RAM 2Kx16
Flash Wrapper for
Bank 0
Flash Wrapper for
Bank 1
Main PLL
INTOSC2
WD Timer
NMI-WDT
External Crystal or
Oscillator
CPU Timer 0
CPU Timer 1
CPU Timer 2
CPU1.M0 RAM 1Kx16
CPU1.M1 RAM 1Kx16
A5:0
B5:0
C5:2
D5:0
16-/12-bit ADC
x4
A
B
C
D
Aux PLL
Global Shared
16x 4Kx16
GS0-GS15 RAMs
ePIE
(up to 192
AUXCLKIN
ADC
Result
Regs
Secure-ROM 32Kx16
Secure
Analog
MUX
interrupts)
TRST
Config
Boot-ROM 32Kx16
Nonsecure
TCK
TDI
JTAG
ADCIN14
ADCIN15
Data Bus
Bridge
TMS
TDO
CPU1.CLA1 Data ROM
(4Kx16)
CPU1.DMA
Comparator
Subsystem
(CMPSS)
DAC
x3
CPU1 Buses
Data Bus
Bridge
Data Bus
Bridge
Data Bus
Bridge
Data Bus
Bridge
Data Bus
Bridge
Peripheral Frame 1
Data Bus Bridge
Peripheral Frame 2
McBSP-A/B
SCI-
USB
Ctrl /
PHY
SPI-
A/B/C
(16L FIFO)
ePWM-1/../12
HRPWM-1/../8
CAN-
A/B
(32-MBOX)
RAM
I2C-A/B
A/B/C/D
(16L FIFO)
(16L FIFO)
eCAP-
1/../6
eQEP-1/2/3
SDFM-1/2
uPP
EMIF1
EMIF2
GPIO
GPIO MUX, Input X-BAR, Output X-BAR
图8-1. 功能方框图
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback 177
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
8.3 存储器
8.3.1 C28x 存储器映射
表8-1 中介绍了C28x 存储器映射。可由CLA 或DMA 访问的存储器（直接存储器访问）也被注明。
表8-1. C28x 存储器映射
CLA 存取
DMA 存取
存储器
大小
起始地址
结束地址
M0 RAM
1K × 16
1K × 16
512 × 16
128 × 16
0x0000 0000
0x0000 0400
0x0000 0D00
0x0000 1480
0x0000 03FF
0x0000 07FF
0x0000 0EFF
0x0000 14FF
M1 RAM
PieVectTable
CLA 至CPU MSGRAM
CPU 至CLA MSGRAM
UPP TX MSG RAM
UPP RX MSG RAM
LS0 RAM
是
是
是
是
是
是
是
是
是
是
128 × 16
512 × 16
512 × 16
2K × 16
2K × 16
2K × 16
2K × 16
2K × 16
2K × 16
2K × 16
2K × 16
4K × 16
4K × 16
4K × 16
4K × 16
4K × 16
4K × 16
4K × 16
4K × 16
4K × 16
4K × 16
4K × 16
4K × 16
4K × 16
4K × 16
4K × 16
4K × 16
2K × 16
2K × 16
256K × 16
256K × 16
32K × 16
32K × 16
64 × 16
0x0000 1500
0x0000 6C00
0x0000 6E00
0x0000 8000
0x0000 8800
0x0000 9000
0x0000 9800
0x0000 A000
0x0000 A800
0x0000 B000
0x0000 B800
0x0000 C000
0x0000 D000
0x0000 E000
0x0000 F000
0x0001 0000
0x0001 1000
0x0001 2000
0x0001 3000
0x0001 4000
0x0001 5000
0x0001 6000
0x0001 7000
0x0001 8000
0x0001 9000
0x0001 A000
0x0001 B000
0x0004 9000
0x0004 B000
0x0008 0000
0x000C 0000
0x003F 0000
0x003F 8000
0x003F FFC0
0x0000 157F
0x0000 6DFF
0x0000 6FFF
0x0000 87FF
0x0000 8FFF
0x0000 97FF
0x0000 9FFF
0x0000 A7FF
0x0000 AFFF
0x0000 B7FF
0x0000 BFFF
0x0000 CFFF
0x0000 DFFF
0x0000 EFFF
0x0000 FFFF
0x0001 0FFF
0x0001 1FFF
0x0001 2FFF
0x0001 3FFF
0x0001 4FFF
0x0001 5FFF
0x0001 6FFF
0x0001 7FFF
0x0001 8FFF
0x0001 9FFF
0x0001 AFFF
0x0001 BFFF
0x0004 97FF
0x0004 B7FF
0x000B FFFF
0x000F FFFF
0x003F 7FFF
0x003F FFBF
0x003F FFFF
LS1 RAM
LS2 RAM
LS3 RAM
LS4 RAM
LS5 RAM
D0 RAM
D1 RAM
GS0 RAM
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
GS1 RAM
GS2 RAM
GS3 RAM
GS4 RAM
GS5 RAM
GS6 RAM
GS7 RAM
GS8 RAM
GS9 RAM
GS10 RAM
GS11 RAM
GS12 RAM(1)
GS13 RAM(1)
GS14 RAM(1)
GS15 RAM(1)
CAN A 消息RAM
CAN B 消息RAM
闪存组0
闪存组1
安全ROM
引导ROM
矢量
(1) 仅在F28379S、F28378S、F28377S 和F28375S 上可用。
Copyright © 2022 Texas Instruments Incorporated
178 Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
8.3.2 闪存映射
F28379S、F28378S、F28377S 和 F28375S 器件具有两个闪存库 [每个 512KB (256KW)]，总计 1MB
(512KW)。一次只能对一个库进行编程或擦除。闪存 API 可以从 RAM 执行，或者由于一个 CPU 具有两个闪存
库，可以从一个库中执行闪存 API 代码来擦除/编程另一个库。请注意，当从库 1 中获取代码或读取数据（与库 0
相比）时，会自动添加额外的等待状态，即使是预取数据也是如此。有关闪存等待状态的详细信息，请参阅节
7.9.4。表8-2 表8-3 显示了F28379S、F28378S、F28377S 和F28375S 上的闪存扇区地址。
表8-2. F28379S、F28378S、F28377S 和F28375S 上的闪存扇区地址
扇区
大小
起始地址
结束地址
OTP 扇区
TI OTP
1K x 16
1K x 16
1K x 16
1K x 16
0x0007 0000
0x0007 0800
0x0007 8000
0x0007 8800
0x0007 03FF
0x0007 0BFF
0x0007 83FF
0x0007 8BFF
保留(1)
用户可配置的DCSM OTP 组0
保留
组0 扇区
8K x 16
8K x 16
8K x 16
8K x 16
32K x 16
32K x 16
32K x 16
32K x 16
32K x 16
32K x 16
8K x 16
8K x 16
8K x 16
8K x 16
0x0008 0000
0x0008 2000
0x0008 4000
0x0008 6000
0x0008 8000
0x0009 0000
0x0009 8000
0x000A 0000
0x000A 8000
0x000B 0000
0x000B 8000
0x000B A000
0x000B C000
0x000B E000
0x0008 1FFF
0x0008 3FFF
0x0008 5FFF
0x0008 7FFF
0x0008 FFFF
0x0009 7FFF
0x0009 FFFF
0x000A 7FFF
0x000A FFFF
0x000B 7FFF
0x000B 9FFF
0x000B BFFF
0x000B DFFF
0x000B FFFF
扇区0
扇区1
扇区2
扇区3
扇区4
扇区5
扇区6
扇区7
扇区8
扇区9
扇区10
扇区11
扇区12
扇区13
组1 扇区
8K x 16
8K x 16
0x000C 0000
0x000C 2000
0x000C 4000
0x000C 6000
0x000C 8000
0x000D 0000
0x000D 8000
0x000E 0000
0x000E 8000
0x000F 0000
0x000C 1FFF
0x000C 3FFF
0x000C 5FFF
0x000C 7FFF
0x000C FFFF
0x000D 7FFF
0x000D FFFF
0x000E 7FFF
0x000E FFFF
0x000F 7FFF
扇区14
扇区15
扇区16
扇区17
扇区18
扇区19
扇区20
扇区21
扇区22
扇区23
8K x 16
8K x 16
32K x 16
32K x 16
32K x 16
32K x 16
32K x 16
32K x 16
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback 179
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
表8-2. F28379S、F28378S、F28377S 和F28375S 上的闪存扇区地址(continued)
扇区
大小
起始地址
结束地址
8K x 16
0x000F 8000
0x000F 9FFF
0x000F BFFF
0x000F DFFF
0x000F FFFF
扇区24
扇区25
扇区26
扇区27
8K x 16
8K x 16
8K x 16
0x000F A000
0x000F C000
0x000F E000
闪存ECC 位置
TI OTP ECC
128 x 16
128 x 16
0x0107 0000
0x0107 0200
0x0107 007F
0x0107 027F
保留
用户可配置的DCSM OTP ECC
组0
128 x 16
0x0107 1000
0x0107 107F
128 x 16
1K x 16
1K x 16
1K x 16
1K x 16
4K x 16
4K x 16
4K x 16
4K x 16
4K x 16
4K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
4K x 16
4K x 16
4K x 16
4K x 16
4K x 16
4K x 16
1K x 16
1K x 16
1K x 16
0x0107 1200
0x0108 0000
0x0108 0400
0x0108 0800
0x0108 0C00
0x0108 1000
0x0108 2000
0x0108 3000
0x0108 4000
0x0108 5000
0x0108 6000
0x0108 7000
0x0108 7400
0x0108 7800
0x0108 7C00
0x0108 8000
0x0108 8400
0x0108 8800
0x0108 8C00
0x0108 9000
0x0108 A000
0x0108 B000
0x0108 C000
0x0108 D000
0x0108 E000
0x0108 F000
0x0108 F400
0x0108 F800
0x0107 127F
0x0108 03FF
0x0108 07FF
0x0108 0BFF
0x0108 0FFF
0x0108 1FFF
0x0108 2FFF
0x0108 3FFF
0x0108 4FFF
0x0108 5FFF
0x0108 6FFF
0x0108 73FF
0x0108 77FF
0x0108 7BFF
0x0108 7FFF
0x0108 83FF
0x0108 87FF
0x0108 8BFF
0x0108 8FFF
0x0108 9FFF
0x0108 AFFF
0x0108 BFFF
0x0108 CFFF
0x0108 DFFF
0x0108 EFFF
0x0108 F3FF
0x0108 F7FF
0x0108 FBFF
保留
闪存ECC（扇区0）
闪存ECC（扇区1）
闪存ECC（扇区2）
闪存ECC（扇区3）
闪存ECC（扇区4）
闪存ECC（扇区5）
闪存ECC（扇区6）
闪存ECC（扇区7）
闪存ECC（扇区8）
闪存ECC（扇区9）
闪存ECC（扇区10）
闪存ECC（扇区11）
闪存ECC（扇区12）
闪存ECC（扇区13）
闪存ECC（扇区14）
闪存ECC（扇区15）
闪存ECC（扇区16）
闪存ECC（扇区17）
闪存ECC（扇区18）
闪存ECC（扇区19）
闪存ECC（扇区20）
闪存ECC（扇区21）
闪存ECC（扇区22）
闪存ECC（扇区23）
闪存ECC（扇区24）
闪存ECC（扇区25）
闪存ECC（扇区26）
Copyright © 2022 Texas Instruments Incorporated
180 Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
表8-2. F28379S、F28378S、F28377S 和F28375S 上的闪存扇区地址(continued)
扇区
大小
起始地址
结束地址
1K x 16
0x0108 FC00
0x0108 FFFF
闪存ECC（扇区27）
(1) 对该区域进行任何访问都可能导致虚假ECC 错误事件。
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback 181
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
F28376S 和 F28374S 器件具有一个 512KB (256KW) 的闪存库，用于对闪存进行编程的代码应在 RAM 外执行。
有关闪存等待状态的详细信息，请参阅节7.9.4。表8-2 表8-3 显示了F28376S 和F28374S 上的闪存扇区地址。
表8-3. F28376S 和F28374S 上的闪存扇区地址
扇区
大小
起始地址
结束地址
OTP 扇区
1K x 16
1K x 16
0x0007 0000
0x0007 8000
0x0007 03FF
0x0007 83FF
TI OTP 组0
用户可配置的DCSM OTP 组0
扇区
8K x 16
8K x 16
8K x 16
8K x 16
32K x 16
32K x 16
32K x 16
32K x 16
32K x 16
32K x 16
8K x 16
8K x 16
8K x 16
8K x 16
0x0008 0000
0x0008 2000
0x0008 4000
0x0008 6000
0x0008 8000
0x0009 0000
0x0009 8000
0x000A 0000
0x000A 8000
0x000B 0000
0x000B 8000
0x000B A000
0x000B C000
0x000B E000
0x0008 1FFF
0x0008 3FFF
0x0008 5FFF
0x0008 7FFF
0x0008 FFFF
0x0009 7FFF
0x0009 FFFF
0x000A 7FFF
0x000A FFFF
0x000B 7FFF
0x000B 9FFF
0x000B BFFF
0x000B DFFF
0x000B FFFF
扇区0
扇区1
扇区2
扇区3
扇区4
扇区5
扇区6
扇区7
扇区8
扇区9
扇区10
扇区11
扇区12
扇区13
闪存ECC 位置
128 x 16
128 x 16
0x0107 0000
0x0107 1000
0x0107 007F
0x0107 107F
TI OTP ECC 组0
用户可配置的DCSM OTP ECC
组0
1K x 16
1K x 16
1K x 16
1K x 16
4K x 16
4K x 16
4K x 16
4K x 16
4K x 16
4K x 16
1K x 16
1K x 16
1K x 16
0x0108 0000
0x0108 0400
0x0108 0800
0x0108 0C00
0x0108 1000
0x0108 2000
0x0108 3000
0x0108 4000
0x0108 5000
0x0108 6000
0x0108 7000
0x0108 7400
0x0108 7800
0x0108 03FF
0x0108 07FF
0x0108 0BFF
0x0108 0FFF
0x0108 1FFF
0x0108 2FFF
0x0108 3FFF
0x0108 4FFF
0x0108 5FFF
0x0108 6FFF
0x0108 73FF
0x0108 77FF
0x0108 7BFF
闪存ECC（扇区0）
闪存ECC（扇区1）
闪存ECC（扇区2）
闪存ECC（扇区3）
闪存ECC（扇区4）
闪存ECC（扇区5）
闪存ECC（扇区6）
闪存ECC（扇区7）
闪存ECC（扇区8）
闪存ECC（扇区9）
闪存ECC（扇区10）
闪存ECC（扇区11）
闪存ECC（扇区12）
Copyright © 2022 Texas Instruments Incorporated
182 Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
表8-3. F28376S 和F28374S 上的闪存扇区地址(continued)
扇区
大小
起始地址
结束地址
1K x 16
0x0108 7C00
0x0108 7FFF
闪存ECC（扇区13）
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback 183
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
8.3.3 EMIF 芯片选择内存映射
表8-4 中显示了EMIF 内存映射。
表8-4. EMIF 芯片选择内存映射
EMIF 芯片选择
大小(1)
256M × 16
2M × 16
CLA 存取
DMA 存取
起始地址
结束地址
0x8000 0000
0x0010 0000
0x0030 0000
0x0038 0000
0x9000 0000
0x0000 2000
0x8FFF FFFF
0x002F FFFF
0x0037 FFFF
0x003D FFFF
0x91FF FFFF
0x0000 2FFF
EMIF1_CS0n - 数据
是
是
是
是
EMIF1_CS2n - 程序+ 数据(2)
EMIF1_CS3n - 程序+ 数据
EMIF1_CS4n - 程序+ 数据
EMIF2_CS0n - 数据
512K × 16
393K × 16
3M × 16
4K × 16
EMIF2_CS2n - 程序+ 数据
是（仅数据）
(1) 此表中列出的可用内存大小是假设32 位内存的最大可能大小。由于引脚多路复用设置的原因，这可能不适用于其他内存大小。有关查找
适用于您的使用用例的可用地址行，请参阅节6.4.1。
(2) 2M × 16 大小适用于32 位接口，并且假设不执行16 位访问；因此，不使用字节使能（与板上的有效值相关）。如果使用了字节使能，
则最大大小更小，因为字节使能与地址引脚进行多路复用（参阅节6.4.1）。如果使用16 位内存，则最大大小为1M × 16。
8.3.4 外设寄存器内存映射
外设寄存器内存映射可参阅表 8-5 。外设帧中的寄存器与同一外设帧中的所有其他寄存器共享一个二级主控
（CLA 或DMA）选项。有关CPU 子系统和二级主控选项的详细信息，请参阅TMS320F2837xS 微控制器技术参
考手册。
表8-5. 外设寄存器内存映射
CLA
存取
DMA
存取
受保护(1)
起始
地址
结束
地址
寄存器
结构名称
AdcaResultRegs
AdcbResultRegs
AdccResultRegs
AdcdResultRegs
CpuTimer0Regs
CpuTimer1Regs
CpuTimer2Regs
PieCtrlRegs (2)
ADC_RESULT_REGS
ADC_RESULT_REGS
ADC_RESULT_REGS
ADC_RESULT_REGS
CPUTIMER_REGS
CPUTIMER_REGS
CPUTIMER_REGS
PIE_CTRL_REGS
0x0000 0B00
0x0000 0B20
0x0000 0B40
0x0000 0B60
0x0000 0C00
0x0000 0C08
0x0000 0C10
0x0000 0CE0
0x0000 0B1F
0x0000 0B3F
0x0000 0B5F
0x0000 0B7F
0x0000 0C07
0x0000 0C0F
0x0000 0C17
0x0000 0CFF
是
是
是
是
是
是
是
是
是- 仅限
CLA，对
CPU 无访
问权限
Cla1SoftIntRegs(2)
CLA_SOFTINT_REGS
0x0000 0CE0
0x0000 0CFF
DmaRegs
Cla1Regs
DMA_REGS
CLA_REGS
0x0000 1000
0x0000 1400
0x0000 11FF
0x0000 147F
外设帧1
EPwm1Regs
EPwm2Regs
EPwm3Regs
EPwm4Regs
EPwm5Regs
EPwm6Regs
EPwm7Regs
EPwm8Regs
EPwm9Regs
EPwm10Regs
EPwm11Regs
EPwm12Regs
ECap1Regs
EPWM_REGS
EPWM_REGS
EPWM_REGS
EPWM_REGS
EPWM_REGS
EPWM_REGS
EPWM_REGS
EPWM_REGS
EPWM_REGS
EPWM_REGS
EPWM_REGS
EPWM_REGS
ECAP_REGS
0x0000 4000
0x0000 4100
0x0000 4200
0x0000 4300
0x0000 4400
0x0000 4500
0x0000 4600
0x0000 4700
0x0000 4800
0x0000 4900
0x0000 4A00
0x0000 4B00
0x0000 5000
0x0000 40FF
0x0000 41FF
0x0000 42FF
0x0000 43FF
0x0000 44FF
0x0000 45FF
0x0000 46FF
0x0000 47FF
0x0000 48FF
0x0000 49FF
0x0000 4AFF
0x0000 4BFF
0x0000 501F
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
Copyright © 2022 Texas Instruments Incorporated
184 Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
表8-5. 外设寄存器内存映射(continued)
CLA
存取
DMA
存取
受保护(1)
起始
地址
结束
地址
寄存器
结构名称
ECap2Regs
ECap3Regs
ECap4Regs
ECap5Regs
ECap6Regs
EQep1Regs
EQep2Regs
EQep3Regs
DacaRegs
ECAP_REGS
ECAP_REGS
ECAP_REGS
ECAP_REGS
ECAP_REGS
EQEP_REGS
EQEP_REGS
EQEP_REGS
DAC_REGS
0x0000 5020
0x0000 5040
0x0000 5060
0x0000 5080
0x0000 50A0
0x0000 5100
0x0000 5140
0x0000 5180
0x0000 5C00
0x0000 5C10
0x0000 5C20
0x0000 5C80
0x0000 5CA0
0x0000 5CC0
0x0000 5CE0
0x0000 5D00
0x0000 5D20
0x0000 5D40
0x0000 5D60
0x0000 5E00
0x0000 5E80
0x0000 503F
0x0000 505F
0x0000 507F
0x0000 509F
0x0000 50BF
0x0000 513F
0x0000 517F
0x0000 51BF
0x0000 5C0F
0x0000 5C1F
0x0000 5C2F
0x0000 5C9F
0x0000 5CBF
0x0000 5CDF
0x0000 5CFF
0x0000 5D1F
0x0000 5D3F
0x0000 5D5F
0x0000 5D7F
0x0000 5E7F
0x0000 5EFF
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
有
有
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
DacbRegs
DAC_REGS
DaccRegs
DAC_REGS
Cmpss1Regs
Cmpss2Regs
Cmpss3Regs
Cmpss4Regs
Cmpss5Regs
Cmpss6Regs
Cmpss7Regs
Cmpss8Regs
Sdfm1Regs
Sdfm2Regs
CMPSS_REGS
CMPSS_REGS
CMPSS_REGS
CMPSS_REGS
CMPSS_REGS
CMPSS_REGS
CMPSS_REGS
CMPSS_REGS
SDFM_REGS
SDFM_REGS
外设帧2
McbspaRegs
McbspbRegs
SpiaRegs
MCBSP_REGS
MCBSP_REGS
SPI_REGS
0x0000 6000
0x0000 6040
0x0000 6100
0x0000 6110
0x0000 6120
0x0000 6200
0x0000 603F
0x0000 607F
0x0000 610F
0x0000 611F
0x0000 612F
0x0000 62FF
有
有
有
有
有
有
是
是
是
是
是
是
是
是
是
是
是
是
SpibRegs
SPI_REGS
SpicRegs
SPI_REGS
UppRegs
UPP_REGS
WdRegs
NmiIntruptRegs
XintRegs
WD_REGS
NMI_INTRUPT_REGS
XINT_REGS
0x0000 7000
0x0000 7060
0x0000 7070
0x0000 7200
0x0000 7210
0x0000 7220
0x0000 7230
0x0000 7300
0x0000 7340
0x0000 7400
0x0000 7480
0x0000 7500
0x0000 7580
0x0000 7900
0x0000 7920
0x0000 7940
0x0000 7980
0x0000 7A00
0x0000 7A80
0x0000 7C00
0x0000 703F
0x0000 706F
0x0000 707F
0x0000 720F
0x0000 721F
0x0000 722F
0x0000 723F
0x0000 733F
0x0000 737F
0x0000 747F
0x0000 74FF
0x0000 757F
0x0000 75FF
0x0000 791F
0x0000 793F
0x0000 794F
0x0000 798F
0x0000 7A3F
0x0000 7ABF
0x0000 7D7F
是
是
是
是
是
是
是
是
是
有
有
有
有
是
是
是
是
是
是
是
SciaRegs
SCI_REGS
ScibRegs
SCI_REGS
ScicRegs
SCI_REGS
ScidRegs
SCI_REGS
I2caRegs
I2C_REGS
I2cbRegs
I2C_REGS
AdcaRegs
ADC_REGS
是
是
是
是
AdcbRegs
ADC_REGS
AdccRegs
ADC_REGS
AdcdRegs
ADC_REGS
InputXbarRegs
XbarRegs
INPUT_XBAR_REGS
XBAR_REGS
TrigRegs
TRIG_REGS
DmaClaSrcSelRegs
EPwmXbarRegs
OutputXbarRegs
GpioCtrlRegs
DMA_CLA_SRC_SEL_REGS
EPWM_XBAR_REGS
OUTPUT_XBAR_REGS
GPIO_CTRL_REGS
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback 185
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
表8-5. 外设寄存器内存映射(continued)
CLA
存取
DMA
存取
受保护(1)
起始
地址
结束
地址
寄存器
结构名称
GpioDataRegs
UsbaRegs
GPIO_DATA_REGS
USB_REGS
0x0000 7F00
0x0004 0000
0x0004 7000
0x0004 7800
0x0004 8000
0x0004 A000
0x0005 0024
0x0005 D000
0x0005 D180
0x0005 D200
0x0005 D300
0x0005 E608
0x0005 F000
0x0005 F040
0x0005 F070
0x0005 F400
0x0005 F480
0x0005 F4A0
0x0005 F4C0
0x0005 F500
0x0005 F540
0x0005 F800
0x0005 FB00
0x0005 FC00
0x0005 FF00
0x0000 7F2F
0x0004 0FFF
0x0004 77FF
0x0004 7FFF
0x0004 87FF
0x0004 A7FF
0x0005 0025
0x0005 D17F
0x0005 D1FF
0x0005 D2FF
0x0005 D3FF
0x0005 E60B
0x0005 F02F
0x0005 F05F
0x0005 F07F
0x0005 F47F
0x0005 F49F
0x0005 F4BF
0x0005 F4FF
0x0005 F53F
0x0005 F541
0x0005 FAFF
0x0005 FB3F
0x0005 FEFF
0x0005 FF3F
有
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
Emif1Regs
EMIF_REGS
Emif2Regs
EMIF_REGS
CanaRegs
CAN_REGS
CanbRegs
CAN_REGS
FlashPumpSemaphoreRegs
DevCfgRegs
FLASH_PUMP_SEMAPHORE_REGS
DEV_CFG_REGS
AnalogSubsysRegs
ClkCfgRegs
ANALOG_SUBSYS_REGS
CLK_CFG_REGS
CpuSysRegs
CPU_SYS_REGS
RomPrefetchRegs
DcsmZ1Regs
ROM_PREFETCH_REGS
DCSM_Z1_REGS
DcsmZ2Regs
DCSM_Z2_REGS
DcsmCommonRegs
MemCfgRegs
DCSM_COMMON_REGS
MEM_CFG_REGS
Emif1ConfigRegs
Emif2ConfigRegs
AccessProtectionRegs
MemoryErrorRegs
RomWaitStateRegs
Flash0CtrlRegs
Flash0EccRegs
Flash1CtrlRegs
Flash1EccRegs
EMIF1_CONFIG_REGS
EMIF2_CONFIG_REGS
ACCESS_PROTECTION_REGS
MEMORY_ERROR_REGS
ROM_WAIT_STATE_REGS
FLASH_CTRL_REGS
FLASH_ECC_REGS
FLASH_CTRL_REGS
FLASH_ECC_REGS
(1) CPU（不适用于CLA 或DMA）包含先写后读保护模式，以确保在受保护地址范围内，通过延迟读取操作直至启动写入操作，以按写入
式执行写入操作之后的任何读取操作。
(2) PieCtrlRegs 和Cla1SoftIntRegs 的地址重叠是正确的。每个CPU、C28x 和CLA 只能访问其中一个寄存器组。
Copyright © 2022 Texas Instruments Incorporated
186 Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
8.3.5 存储器类型
表8-6 提供了有关每种存储器类型的更多信息。
表8-6. 存储器类型
奇偶校验
支持ECC
内存类型
安全
休眠保持
访问保护
-
-
-
-
M0、M1
D0、D1
LSx
支持
支持
-
-
-
-
支持
支持
支持
支持
支持
支持
–
-
-
-
支持
支持
支持
-
支持
GSx
-
CPU/CLA MSGRAM
引导ROM
支持
-
–
–
不适用
不适用
不适用
不适用
-
-
-
安全ROM
支持
支持
支持
–
闪存
支持
支持
不适用
不适用
用户可配置的DCSM OTP
8.3.5.1 专用RAM（Mx 和Dx RAM）
CPU 子系统有四个支持ECC 功能的专用RAM 模块：M0、M1、D0 和D1。M0/M1 存储器是与CPU 紧密耦合的
小型非安全块（那就是只有 CPU 可以访问这些存储器）。D0/D1 存储器是安全块，还具有访问保护功能（CPU
写入/CPU 获取保护）。
8.3.5.2 本地共享RAM (LSx RAM)
专用于每个子系统且仅对其CPU 和CLA 进行访问的RAM 块被称为本地共享RAM (LSx RAM)。
所有LSx RAM 块都具有奇偶校验功能。这些存储器都是安全的，且具有访问保护（CPU 写入/CPU 获取）特性。
默认情况下，这些存储器仅供 CPU 使用，用户可以通过适当地配置 LSxMSEL 寄存器中的 MSEL_LSx 位字段来
选择与CLA 共享这些存储器。
表8-7 显示了对LSx RAM 的主访问。
表8-7. 对LSx RAM 的主访问
（假设已禁用所有其他访问保护）
MSEL_LSx
CLAPGM_LSx
CPU 允许访问
CLA 允许访问
注释
LSx 存储器被配置为CPU
专用RAM。
00
X
全部
–
LSx 存储器在CPU 和
CLA1 之间共享。
数据读取
数据写入
01
01
0
1
全部
LSx 存储器是CLA1 程序
存储器。
仿真读取
仿真写入
仅获取
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback 187
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
8.3.5.3 全局共享RAM (GSx RAM)
可从 CPU 和 DMA 访问的 RAM 块被称为全局共享 RAM (GSx RAM)。CPU 和 DMA 都具有对这些内存的完全读
写访问权限。
所有GSx RAM 块都具有奇偶校验功能。
GSx RAM 具有访问保护（CPU 写入/CPU 获取/DMA 写入）。
8.3.5.4 CLA 消息RAM (CLA MSGRAM)
这些 RAM 块可用于在 CPU 和 CLA 之间共享数据。CLA 具有对“CLA 到 CPU MSGRAM”的读写访问权限。
CPU 具有对“CPU 到CLA MSGRAM”的读写访问权限。CPU 和CLA 都具有对两个MSGRAM 的读取权限。
该RAM 具有奇偶校验功能。
Copyright © 2022 Texas Instruments Incorporated
188 Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
8.4 识别
表8-8 显示了器件识别寄存器。
表8-8. 器件识别寄存器
大小(x 16)
名称
地址
说明
器件型号识别号(1)
TMS320F28379S
TMS320F28378S
TMS320F28377S
TMS320F28376S
TMS320F28375S
TMS320F28374S
器件修订版本号
修订版B
0x**F9 0400
0x**FA 0400
0x**FF 0400
0x**FE 0400
0x**FD 0400
0x**FC 0400
PARTIDH
0x0005 D00A
0x0005 D00C
2
0x0000 0002
0x0000 0003
REVID
2
修订版C
唯一识别号。此编号在具有相同PARTIDH 的每个单独器件上是
不同的。这可以用作应用中的序列号。此编号仅存在于TMS 修
订版C 器件上。
UID_UNIQUE
JTAG ID
0x0007 03CC
2
0x0B99 C02F
JTAG 器件ID
不适用
不适用
(1) PARTIDH 对每个器件型号可以有两个值中的一个值，其中八个最高有效位用上面的“**”标识为0x00 或0x02。
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback 189
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
8.5 总线架构- 外设连接
表 8-9 显示了每个总线主控访问外设和配置寄存器的总体视图。外设帧 1 或 2 内的外设都将作为一个组被映射到
各自的二级主控（如果SPI 分配给CPU1.DMA，则McBSP 也分配给CPU1.DMA）。
表8-9. 总线主控外设访问
外设
（按总线访问类型）
CPU1.DMA
CPU1.CLA1
CPU1
外设帧1：
•
•
•
•
•
•
ePWM/HRPWM
SDFM
eCAP(1)
eQEP(1)
CMPSS(1)
DAC(1)
是
是
是
外设帧2：
•
•
•
SPI
是
是
是
McBSP
uPP(1)
SCI
I2C
Y
Y
Y
CAN
ADC 配置
EMIF1
EMIF2
USB
是
是
是
是
是
是
Y
Y
Y
Y
器件功能、外设复位、外设CPU 选择
GPIO 引脚映射和配置
模拟系统控制
uPP 消息RAM
是
是
Y
复位配置
Y
时钟和PLL 配置
系统配置
（WD、NMIWD、LPM、外设时钟门控）
Y
Y
Y
Y
闪存配置
CPU 计时器
DMA 和CLA 触发源选择
GPIO 数据(2)
ADC 结果
是
是
是
是
是
(1) 这些模块在具有DMA 访问的外设帧上；然而，这些模块无法触发DMA 传输。
(2) 每个CPU1 和CPU1.CLAx 的GPIO 数据寄存器都是唯一的。当GPIO 引脚映射寄存器配置为将GPIO 分配给特定主控时，相应的
GPIO 数据寄存器将控制该GPIO。有关详细信息，请参阅TMS320F2837xS 微控制器技术参考手册的“通用输入/输出(GPIO)”一
章。
8.6 C28x 处理器
CPU 是 32 位定点处理器。该器件借鉴了数字信号处理的最佳特性；精简指令集计算 (RISC)；以及微控制器架
构、固件和工具集。
CPU 的特性包含修改后的 Harvard 架构和循环寻址。RISC 特性是单周期指令执行、寄存器到寄存器操作和修改
后的 Harvard 架构。微控制器特性包含通过直观的指令集、字节打包和解包以及位操作来实现易用性。CPU 修改
Copyright © 2022 Texas Instruments Incorporated
190 Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
后的 Harvard 架构使指令和数据获取能够并行执行。CPU 可以读取指令和数据，同时写入数据以在整个流水线中
保持单周期指令操作。CPU 通过六条独立的地址/数据总线完成此操作。
有关CPU 架构和指令集的更多信息，请参阅TMS320C28x CPU 和指令集参考指南。
8.6.1 浮点单元
C28x 加浮点 (C28x+FPU) 处理器通过增加支持 IEEE 单精度浮点运算的寄存器和指令来扩展 C28x 定点 CPU 的
功能。
具有C28x+FPU 的器件包含标准C28x 寄存器集以及一组额外的浮点单元寄存器。额外的浮点单元寄存器如下：
• 八个浮点结果寄存器，RnH（其中n=0–7）
• 浮点状态寄存器(STF)
• 重复块寄存器(RB)
除重复块寄存器外，所有浮点寄存器都被隐藏。这种隐藏可用于高优先级中断，以实现浮点寄存器的快速上下文
保存和恢复。
有关更多信息，请参阅TMS320C28x 扩展指令集技术参考手册。
8.6.2 三角函数加速器
TMU 通过增加指令和利用可加速执行常见三角函数和表8-10 中所列算术运算的现有 FPU 指令来扩展C28x+FPU
的功能。
表8-10. TMU 支持的指令
C 等效运算
指令
流水线周期
MPY2PIF32 RaH,RbH
DIV2PIF32 RaH,RbH
DIVF32 RaH,RbH,RcH
SQRTF32 RaH,RbH
SINPUF32 RaH,RbH
COSPUF32 RaH,RbH
ATANPUF32 RaH,RbH
2/3
2/3
5
a = b * 2π
a = b / 2π
a = b/c
a = sqrt(b)
5
4
a = sin(b*2π)
a = cos(b*2π)
a = atan(b)/2π
4
4
QUADF32 RaH,RbH,RcH,RdH
5
用于协助计算ATANPU2 的运算
对现有指令、流水线或内存总线架构均未做任何更改。所有 TMU 指令都使用现有的 FPU 寄存器集（R0H 至
R7H）来执行运算。有关FPU 工作原理的详细说明，请参阅TMS320C28x 扩展指令集技术参考手册。
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback 191
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
8.6.3 Viterbi、复杂数学和CRC 单元II
VCU-II 是C28x CPU 的第二代 Viterbi、复杂数学和 CRC 扩展。VCU-II 通过增加寄存器和指令来扩展C28x CPU
的功能,以加快快速傅里叶变换(FFT) 和基于通信的算法的速度。C28x+VCU-II 支持以下算法类型：
• Viterbi 解码
Viterbi 解码通常用于基带通信应用中。Viterbi 解码算法包含三个主要部分：分支度量计算、比较-选择（Viterbi
蝶形）和回溯运算。表8-11 显示了每个运算的VCU 性能汇总。
表8-11. Viterbi 解码性能
VITERBI 运算
分支度量计算（码速率= 1/2）
分支度量计算（码速率= 1/3）
Viterbi 蝶形（相加-比较-选择）
每阶段回溯
VCU 周期
1
2p
2(1)
3(2)
(1) C28x CPU 完成每个蝶形需要15 个周期。
(2) C28x CPU 完成每个阶段需要22 个周期。
• 循环冗余校验
循环冗余校验(CRC) 算法提供了一种简单的方法来验证大型数据块、通信数据包或代码段上的数据完整性。
C28x+VCU 可执行8 位、16 位、24 位和32 位CRC。例如，VCU 可以在10 个周期内计算出块长度为10 字
节的CRC。CRC 结果寄存器包含当前CRC,每次执行CRC 指令时,该CRC 都会更新。
• 复杂数学
复杂数学用于许多应用中，例如：
– 快速傅里叶变换
复数FFT 用于扩频通信以及许多信号处理算法中。
– 复数滤波器
复数滤波器可增加数据可靠性、延长传输距离和提高功效。C28x+VCU 可在单个周期内将复数I 和Q 乘以
系数（四倍）。此外，C28x+VCU 可在单个周期内将16 位复数数据的实部和虚部读/写入内存中。
表8-12 显示了VCU 实现的VCU 运算摘要。
Copyright © 2022 Texas Instruments Incorporated
192 Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
表8-12. 复杂数学性能
VCU 周期
复杂数学运算
注意事项
32 +/- 32 = 32 位（适用于滤波器）
16 +/- 32 = 15 位（适用于FFT）
16 x 16 = 32 位
1
1
加法或减法
加法或减法
乘法
2p
2p
乘法和累加(MAC)
RPT MAC
32 + 32 = 32 位，16 x 16 = 32 位
重复MAC。第一次运算后的单个周期。
2p+N
有关更多信息，请参阅TMS320C28x 扩展指令集技术参考手册。
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback 193
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
8.7 控制律加速器
CLA 是一款独立的单精度（32 位）FPU 处理器，具有其自己的总线结构、获取机制和流水线。可指定 8 个独立
的 CLA 任务。每个任务均由软件或外设（例如 ADC、ePWM、eCAP、eQEP 或 CPU 计时器 0）启动。CLA 每
次执行一个任务直至完成。当一个任务完成时，主 CPU 会收到 PIE 中断的通知，而 CLA 自动开始下一个优先级
最高的待办任务。CLA 可以直接访问ADC 结果寄存器、ePWM、eCAP、eQEP、比较器和DAC 寄存器。专用消
息RAM 提供了一种在主CPU 和CLA 之间传递附加数据的方法。
图8-2 显示了CLA 功能方框图。
CLA Control
Register Set
CLA_INT1
MIFR(16)
From
Shared
Peripherals
MPERINT1
to
MPERINT8
to
CLA_INT8
MIOVF(16)
MICLR(16)
MICLROVF(16)
MIFRC(16)
MIER(16)
C28x
CPU
INT11
INT12
PIE
MIRUN(16)
LVF
LUF
MVECT1(16)
MVECT2(16)
MVECT3(16)
MVECT4(16)
MVECT5(16)
MVECT6(16)
MVECT7(16)
MVECT8(16)
SYSCLK
CLA Clock Enable
SYSRSn
CPU Read/Write Data Bus
CLA Program
Memory (LSx)
CLA Program Bus
MCTL(16)
LSxMSEL[MSEL_LSx]
LSxCLAPGM[CLAPGM_LSx]
CLA Data
Memory (LSx)
CLA Execution
Register Set
MPC(16)
CLA Message
RAMs
MSTF(32)
MR0(32)
MR1(32)
MR2(32)
MR3(32)
Shared
Peripherals
MEALLOW
MAR0(16)
MAR1(16)
CPU Read Data Bus
图8-2. CLA 方框图
Copyright © 2022 Texas Instruments Incorporated
194 Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
8.8 直接存储器访问
CPU 都有自身的 6 通道 DMA 模块。DMA 模块提供了一种在外设和/或存储器之间传输数据的硬件方法，无需
CPU 干预，从而为其他系统功能释放带宽。此外，DMA 还能够在数据传输时对其进行正交重排，以及在缓冲器
之间对数据执行“乒乓”操作。这些特性对于将数据结构化为模块以实现最优CPU 处理非常有用。
DMA 模块是基于事件的机器，这意味着，该模块需要借助外设或软件触发才能启动 DMA 传输。尽管可以通过配
置计时器作为中断触发源使其成为定期时间驱动机器，但模块本身并没有机制来定期启动存储器。六个DMA 通道
中的每个通道的中断触发源都可以单独配置，每个通道都包含自身独立的PIE 中断，使CPU 知道DMA 传输何时
开始或完成。6 个通道中的5 个通道完全相同，只有通道1 能够配置成优先级高于其他通道。
DMA 特性包括：
• 六个具有独立PIE 中断的通道
• 外设中断触发源
– ADC 中断和EVT 信号
– 多通道缓冲串行端口发送和接收
– 外部中断
– CPU 计时器
– EPWMxSOC 信号
– SPIx 发送和接收
– SDFM
– 软件触发
• 数据源和目标：
– GSx RAM
– ADC 结果寄存器
– ePWMx
– SPI
– McBSP
– EMIF
• 字大小：16 位或32 位（SPI 和McBSP 限制为16 位）
• 吞吐量：4 个周期/字（无仲裁）
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback 195
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
图8-3 显示了DMA 的器件级方框图。
ADC
WRAPPER
(4)
ADC
RESULTS
(4)
Global Shared
16x 4Kx16
GS0-15 RAMs
XINT
(5)
TIMER
(3)
C28x Bus
DMA Bus
TINT (0-2)
XINT (1-5)
DMA Trigger
Source Selection
ADC INT (A-D) (1-4), EVT (A-D)
SDxFLTy (x = 1 to 2, y = 1 to 4)
SOCA (1-12), SOCB (1-12)
MXEVT (A-B), MREVT (A-B)
SPITX (A-C), SPIRX (A-C)
DMACHSRCSEL1.CHx
DMACHSRCSEL2.CHx
CHx.MODE.PERINTSEL
(x = 1 to 6)
DMA
C28x
PIE
DMA Trigger Source
CPU and DMA Data Path
SDFM
(8)
EPWM McBSP
(12)
(2)
SPI
EMIF1
(3)
图8-3. DMA 方框图
Copyright © 2022 Texas Instruments Incorporated
196 Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
8.9 引导ROM 和外设引导
器件引导ROM 包含引导加载软件。每次器件退出复位时，都会执行器件引导ROM 。用户可以将器件配置为引导
至闪存（使用获取模式），或者通过配置引导模式GPIO 引脚，选择通过可引导外设之一来引导器件。
表 8-13 显示了器件上可能支持的引导模式。默认引导模式引脚为 GPIO72（引导模式引脚 1）和 GPIO 84（引导
模式引脚 0）。如果用户在这些引脚上也使用外设，则可选择为引导模式引脚设置弱上拉，因此上拉可能会过驱
动。在此器件上，客户可以通过对用户可配置的双代码安全模块 (DCSM) OTP 位置进行编程来更改出厂默认的引
导模式引脚。只有在出厂默认的引导模式引脚不适合客户设计的情况下，才建议执行此操作。有关待编程的位置
的更多详细信息，请参阅TMS320F2837xS 微控制器技术参考手册。
表8-13. 器件引导模式
GPIO72
（引导
模式
GPIO84
（引导
模式
TRST
CPU1 引导模式
模式编号
引脚1）
引脚0）
0
1
0
0
0
0
1
0
0
1
1
X
0
1
0
1
X
并行I/O
SCI 模式
2
等待引导模式
获取模式
3
4-7
EMU 引导模式（已连接JTAG 调试探针）
备注
获取模式的默认行为是引导至闪存。在未编程的器件上，使用获取模式将导致看门狗反复复位，可能会
使JTAG 连接和器件初始化无法正常进行。对未编程的器件使用等待模式或其他引导模式。
CAUTION
有些复位源由器件内部驱动。在这些情况下，用户必须确保用于引导模式的引脚不会被系统中的其他
器件主动驱动。引导配置规定可更改 OTP 中的引导引脚。有关更多详细信息， 请参阅
TMS320F2837xS 微控制器技术参考手册。
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback 197
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
8.9.1 EMU 引导或仿真引导
当 CPU 检测到 TRST 为高电平时（即连接了 JTAG 调试探针/调试器时），就会进入该引导。在此模式下，用户
可以对 EMU_BOOTCTRL 控制字（位于位置 0xD00）进行编程，以指示器件如何引导。如果 EMU_BOOTCTRL
位置的内容无效，器件将默认为等待引导模式。仿真引导允许用户在将引导模式编程到OTP 之前验证器件引导。
请注意，EMU_BOOTCTRL 实际上并不是寄存器，而是指 RAM（PIE RAM）中的一个位置。PIE RAM 从0xD00
开始，但为这些引导ROM 变量保留前几个位置（在应用代码中初始化PIE 矢量表时）。
8.9.2 等待引导模式
处于此引导模式下的器件在引导 ROM 中循环运行。如果用户希望将调试器连接到安全器件，或者还不希望器件
在闪存中执行应用，此模式就非常有用。
8.9.3 获取模式
获取模式的默认行为是引导至闪存。通过在用户可配置 DCSM OTP 中对 Zx-OTPBOOTCTRL 位置进行编程可更
改该行为。该器件上用户可配置DCSM OTP 分为两个安全区域：Z1 和Z2。引导ROM 中的获取模式功能首先检
查 Z1 中是否编程了有效的 OTPBOOTCTRL 值。如果答案是肯定的，那么器件按照 Z1-OTPBOOTCTRL 位置进
行引导。仅当 Z1-OTPBOOTCTRL 无效或未编程时，才会读取 Z2-OTPBOOTCTRL 位置并解码。如果任一 Zx-
OTPBOOTCTRL 位置未编程，则器件默认为出厂默认操作，即在引导模式引脚设置为获取模式的情况下，使用出
厂默认引导模式引脚引导至闪存。用户可以通过将适当的值编程到用户可配置DCSM OTP 中来选择引导的器件：
SPI、I2C、CAN 和USB。有关这方面的更多详细信息，请参阅TMS320F2837xS 微控制器技术参考手册。
Copyright © 2022 Texas Instruments Incorporated
198 Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
8.9.4 引导加载器使用的外设引脚
表8-14 显示了每个外设引导加载器所使用的GPIO 引脚。该器件为每种模式支持两组GPIO，如表8-14 所示。
表8-14. 每个外设引导加载器使用的GPIO 引脚
GPIO 引脚
引导加载器
注释
SCITXDA：GPIO84
SCIA 引导I/O 选项1（通过引导模式GPIO
选择默认SCI 选项）
SCI-Boot0
SCI-Boot1
SCIRXDA：GPIO85
SCIRXDA：GPIO28
SCITXDA：GPIO29
SCIA 引导选项2 –具有备用I/O。
D0 –GPIO65
D1 –GPIO64
D2 –GPIO58
D3 –GPIO59
D4 –GPIO60
D5 –GPIO61
并行引导
D6 –GPIO62
D7 –GPIO63
HOST_CTRL –GPIO70
DSP_CTRL –GPIO69
CANRXA：GPIO70
CANTXA：GPIO71
CAN-Boot0
CAN-Boot1
I2C-Boot0
I2C-Boot1
CAN-A 引导–I/O 选项1
CAN-A 引导–I/O 选项2
I2CA 引导–I/O 选项1
I2CA 引导–I/O 选项2
CANRXA：GPIO62
CANTXA：GPIO63
SDAA：GPIO91
SCLA：GPIO92
SDAA：GPIO32
SCLA：GPIO33
SPISIMOA - GPIO58
SPISOMIA - GPIO59
SPICLKA - GPIO60
SPISTEA - GPIO61
SPI-Boot0
SPIA 引导–I/O 选项1
SPIA 引导–I/O 选项2
SPISIMOA –GPIO16
SPISOMIA –GPIO17
SPICLKA –GPIO18
SPISTEA –GPIO19
SPI-Boot1
USB 引导加载程序将时钟源切换到外部晶体
振荡器（X1 和X2 引脚）。如果选择了这种
引导模式，电路板上应该有20MHz 的晶体。
USB0DM - GPIO42
USB0DP - GPIO43
USB 引导
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback 199
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
8.10 双代码安全模块
双代码安全模块 (DCSM) 防止对片上安全内存进行访问。术语“安全”意味着阻止对安全存储器和资源的访问。
术语“不安全”是指允许访问；例如，通过代码调试器™ (CSS) 等调试工具。
代码安全机制为两个区域，即区域 1 (Z1) 和区域 2 (Z2)，提供保护。这两个区域的安全实现是相同的。每个区域
都有自身的专用安全资源（OTP 存储器和安全ROM）和分配的安全资源（CLA、LSx RAM 和闪存扇区）。
每个区域的安全性都由自身的 128 位密码（CSM 密码）确保。每个区域的密码根据区域专用链接指针存储在
OTP 存储器位置中。可以更改链接指针值，以在OTP 中编程一组不同的安全设置（包括密码）。
备注
本器件所包含的代码安全模块 (CSM) 旨在对存储在相关存储器中的数据进行密码保护，并且由德州仪
器(TI) 根据其标准条款和条件保证以符合TI 发布的适用于本器件的保修期规范。
然而，TI 不保证或承诺 CSM 不会受到损坏或破坏，也不保证或承诺存储在相关存储器中的数据不能通
过其他方式访问。此外，除上述规定之外，TI 对本器件的 CSM 或运行不做任何保证或陈述，包含对适
销性或特定用途适用性的任何暗示保证。
在任何情况下，TI 对以任何方法使用 CSM 或本器件产生的任何必然、特殊、间接、偶然或惩罚性损害
概不负责，无论 TI 是否已告知上述损害。排除的损害包括但不限于数据丢失、信誉损失、使用损失、
业务中断或其他经济损失。
Copyright © 2022 Texas Instruments Incorporated
200 Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
8.11 计时器
CPU 计时器 0，1，和 2 是完全一样的 32 位计时器，具有可预设定周期和 16 位时钟预分频。此计时器具有 32
位递减计数寄存器，该寄存器在计数器达到 0 时生成一中断。计数器以 CPU 时钟速度除以预分频值设置形式递
减。当计数器达到0 时，则自动重新加载32 位周期值。
CPU 计时器 0 用于普通用途并连接至 PIE 块。CPU 计时器 1 也用于普通用途，并连接至 CPU 的 INT13。CPU
计时器 2 为 TI-RTOS 保留。该计时器连接至 CPU 的 INT14。如果未使用 TI-RTOS ，CPU 计时器 2 也可用于普
通用途。
CPU 计时器2 可由下列任一器件计时：
• SYSCLK（默认）
• 内部零引脚振荡器1 (INTOSC1)
• 内部零引脚振荡器2 (INTOSC2)
• X1 (XTAL)
• AUXPLLCLK
8.12 带有看门狗计时器的非可屏蔽中断(NMIWD)
NMIWD 模块用于处理系统级错误。监测的条件为：
• 由于振荡器故障导致系统时钟丢失
• CPU 访问闪存时出现不可纠正的ECC 错误
• CPU、CLA 或DMA 访问RAM 时出现不可纠正的ECC 错误
如果 CPU 未对锁存错误条件做出响应，NMI 看门狗将在一个可编程时间间隔后触发复位。默认时间为 65536 个
SYSCLK 周期。
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback 201
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
8.13 看门狗
该看门狗模块与之前的TMS320C2000™ MCU 上的模块相同，但对计数器的软件复位之间的时间提供一个可选的
下限。默认情况下禁用此窗口倒计时，因此看门狗完全向后兼容。
看门狗生成复位或中断。看门狗使用可选分频器通过内部振荡器计时。
图8-4 显示了看门狗模块内的各种功能块。
WDCR(WDPS(2:0))
WDCR(WDDIS)
WDCNTR(7:0)
Watchdog
Prescaler
1-count
delay
WDCLK
(INTOSC1)
8-bit
Watchdog
Counter
Overflow
/512
SYSRSn
Clear
Count
WDWCR(MIN(7:0))
WDKEY(7:0)
Watchdog
Window
Detector
Watchdog
Key Detector
55 + AA
Good Key
Bad Key
Out of Window
Generate
512-WDCLK
Output Pulse
WDRSTn
WDINTn
Watchdog Time-out
SCSR(WDENINT)
图8-4. 窗口看门狗
Copyright © 2022 Texas Instruments Incorporated
202 Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
8.14 可配置逻辑块(CLB)
C2000 可配置逻辑块 (CLB) 是一组模块的集合，这些模块使用软件进行互连，以实现自定义数字逻辑功能或增强
现有的片上外设。CLB 能够通过一组交叉开关互连来增强现有的外设，为现有的控制外设（例如增强型脉宽调制
器 (ePWM)、增强型采集模块 (eCAP) 和增强型正交编码器脉冲模块 (eQEP)）提供高度连接性。交叉开关还允许
将CLB 连接到外部GPIO 引脚。通过这种方式，CLB 可以配置为与器件外设交互以执行小型逻辑功能（例如比较
器），或实现自定义串行数据交换协议。通过 CLB，原本需要使用外部逻辑器件实现的功能现在可在 MCU 内实
现。
CLB 外设是通过 CLB 工具进行配置的。有关 CLB 工具、可用示例、应用报告和用户指南的更多信息，请参阅
C2000Ware 软件包（C2000Ware_2_00_00_03 及更高版本）中的以下位置：
C2000WARE_INSTALL_LOCATION\utilities\clb_tool\clb_syscfg\doc
CLB 工具用户指南
如何使用C2000™ CLB 应用报告进行设计
如何将自定义逻辑从FPGA/CPLD 迁移到C2000™ CLB 应用报告中
CLB 模块及其互连如图8-5 所示。
图8-5. CLB 概述
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback 203
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
绝对编码器协议接口现在作为 C2000Ware MotorControl SDK 中的 位置管理器 解决方案提供。C2000Ware
MotorControl SDK 提供了此类解决方案的配置文件、应用程序接口 (API) 和使用示例。在某些解决方案中，TI 配
置的 CLB 与其他片上资源（例如 SPI 端口或 C28x CPU）一起使用，以执行更复杂的功能。有关支持 CLB 特性
的器件，请参阅表5-1。
Copyright © 2022 Texas Instruments Incorporated
204 Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
8.15 功能安全
TMS320C2000™ MCU 配备有基于 TI 发布验证的 C28x 和 CLA 编译器认证套件 (CQ-Kit)，该套件可免费获得，
并可在编译器认证套件网页上申请。
此外，C2000™ MCU 还受到 MathWorks®公司 Embedded Coder（嵌入式编码器） TI C2000 支持，以便从
Simulink® 模型中生成C2000 优化代码。Simulink® 使基于模型的设计能够通过认证工具简化系统合规流程，包含
®
Embedded Coder（嵌入式编码器） 、Simulink® 模型验证工具、Polyspace® 代码验证工具以及符合 ISO 26262
和IEC 61508 标准的IEC 认证套件。有关详细信息，请参阅如何使用Simulink 进行ISO 26262 项目文章。
SRAM 应用报告中的错误检测 提供了有关 SRAM 位单元和位阵列的性质以及 SRAM 故障来源的技术信息。然后
提出了管理电子系统中存储器故障的方法。本讨论旨在为那些有兴趣提高嵌入式 SRAM 的稳健性的电子系统开发
人员或集成商。
功能安全合规型产品是使用符合 ISO 26262/IEC 61508 标准的硬件开发流程开发的，这些产品经过单独评估和认
证，满足 ASIL D/SIL 3 系统功能的要求（参阅证书）。TMS320F2837D、TMS320F2837xS 和 TMS320F2807x
MCU 已通过认证，可满足ASIL B/SIL 2 的元件级随机硬件能力（参阅证书）。
功能安全合规型的安全机制包括：
• 功能安全手册
• 详细的、可调且定量的故障模式、影响和诊断分析(FMEDA)
• 软件诊断库将有助于缩短实现各种软件安全机制的时间
• 帮助开发功能安全系统的应用报告集合。
描述了所有硬件和软件功能安全机制的功能安全手册。请参阅 TMS320F2837xD、TMS320F2837xS 和
TMS320F2807x 安全手册。
一个详细的、可调、故障注入、定量的 FMEDA，能够计算随机硬件指标（如国际标准化组织 ISO 26262 和国际
电工委员会 IEC 61508 分别针对汽车和工业应用的规定）。必须申请这种可调 FMEDA；请参阅适用于汽车和工
业MCU 的C2000™ 封装用户指南。
• 提供了一份概述可调FMEDA 的价值（或优势）的白皮书。请参阅功能安全：适用于C2000™ MCU 的可调
FMEDA 出版物。
• 由五部分组成的FMEDA 调谐培训的第1 部分和第2 部分已推出。请参阅C2000™ 可调FMEDA 培训页面。
第3、4 和5 部分与可调FMEDA 整理在一起，因此必须申请。
C2000 诊断软件库是旨在检测故障的不同安全机制的集合。这些安全机制针对不同的元器件，包括 C28x 内核、
控制律加速器 (CLA)、系统控制、静态随机存取存储器 (SRAM)、闪存以及通信和控制外设。软件安全机制利用可
用的硬件安全功能，例如C28x 硬件内置自检 (HWBIST)；存储器上的错误检测和纠正功能；并行签名分析电路；
时钟检测逻辑缺失；看门狗计数器；以及硬件冗余。
还包括软件功能安全手册、用户指南、示例项目和源代码，以帮助用户缩短系统集成时间。库包包括合规支持包
(CSP)，这是 TI 用于开发和测试诊断软件库的一系列文档。CSP 提供了必要的文档和报告来帮助用户遵守功能安
全标准：软件安全要求规格；软件架构文档；软件模块设计文档；软件模块单元测试计划；软件模块单元测试文
档；静态分析报告；单元测试报告；动态分析报告；功能测试报告；以及可追溯性文档。用户可以使用这些文档
来遵守路线 1（如 IEC 61508-3 第 7.4.2.12 节所述），以重复使用预先存在的软件元素来实现全部或部分安全功
能。CSP 的内容还可以帮助用户为整体系统安全合规做出重要决策。
两份应用报告详细介绍了如何使用C2000 实时控制器件开发功能安全系统：
• C2000™ 硬件内置自检讨论了F2807x/F2837xS/F2837xD 系列C2000 器件中的HWBIST 安全机制及其功能
和特性。该报告还谈到了使用HWBIST 功能时的一些系统级注意事项，并解释了客户如何在其系统上使用诊断
库。
• C2000™ CPU 存储器内置自检描述了在主动控制循环期间使用C28x 中央处理单元(CPU) 进行的嵌入式存储
器验证。该自检讨论了内存验证的系统挑战，以及C2000 器件和软件提供的不同解决方案。最后，还介绍了
用于存储器测试的诊断库实现。
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback 205
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
9 应用、实现和布局
备注
以下应用部分中的信息不属于TI 器件规格的范围，TI 不担保其准确性和完整性。TI 的客 户应负责确定
器件是否适用于其应用。客户应验证并测试其设计，以确保系统功能。
9.1 TI 参考设计
TI 参考设计库是一个涵盖模拟、嵌入式处理器和连接等内容的强大的参考设计资源库。由TI 专家创建以帮助您快
速开始系统设计，所有参考设计包含原理图或方框图、BOM 和设计文件，助您加快产品上市步伐。在精选 TI 参
考设计页面上搜索并下载设计。
工业伺服驱动器和交流逆变器驱动器参考设计
DesignDRIVE 开发套件是直接连接到三相 ACI 或 PMSM 电机的完整工业驱动器参考设计。通过此单一平台中包
含的控制、电源和通信组合技术可创建众多驱动拓扑。此平台包含多个位置传感器接口、多种电流检测技术、热
侧分区选项以及安全和工业以太网的扩展。
使用磁通门传感器测量电流和电压的差分信号调节电路
此设计为集成到使用磁通门传感器测量电机电流的微控制器中的差分ADC 提供4 通道信号调节解决方案。此外还
提供带有外部差分 SAR ADC 的备选测量电路以及高速过流和接地故障检测电路。适当的差分信号调节提高了电
机驱动中关键电路测量的防噪性能。此参考设计可有助于增加模数转换的有效分辨率，从而提高电机驱动效率。
Copyright © 2022 Texas Instruments Incorporated
206 Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
10 器件和文档支持
10.1 器件和开发支持工具命名规则
为了标明产品开发周期的各个阶段，TI 为所有 TMS320™ MCU 器件和支持工具的器件型号分配了前缀。每个
TMS320 MCU 商用产品系列成员都具有以下三个前缀之一：TMX、TMP 或 TMS（例如，TMS320F28379S）。
德州仪器 (TI) 为其支持工具推荐使用三种可能的前缀指示符中的两个：TMDX 和 TMDS。这些前缀代表了产品从
工程原型（其中TMX 针对器件，而TMDX 针对工具）直到完全合格的生产器件和工具（其中TMS 针对器件，而
TMDS 针对工具）的产品开发演变阶段。
器件开发演变流程：
TMX
TMP
TMS
试验器件不一定代表最终器件的电气规范。
最终硅片符合器件的电气规范，但尚未完成质量和可靠性验证。
完全合格的生产器件
支持工具开发演变流程：
TMDX
TMDS
尚未完成德州仪器(TI) 内部合格性测试的开发支持工具
完全合格的开发支持产品
TMX 和TMP 器件和TMDX 开发支持工具供货时附带如下免责条款：
“开发的产品用于内部评估用途。”
TMS 器件和 TMDS 开发支持工具的特征已得到充分体现，并且器件的质量和可靠性已得到充分证明。TI 的标准
保修证书适用。
预测显示原型器件（TMX 或者 TMP）的故障率大于标准生产器件。由于这些器件的预期最终使用故障率仍未确
定，故德州仪器(TI) 建议请勿将这些器件用于任何生产系统。请仅使用合格的生产器件。
TI 的器件命名规则还包含具有器件产品系列名称的后缀。这种后缀指示封装类型（例如 PTP）和温度范围（例如
T）。图10-1 提供图例，以读取任一系列产品成员的完整器件的名称。
有关器件型号以及更多订购信息，请访问TI 网站(www.ti.com) 或者联系您的TI 销售代表。
有关裸片上器件命名规则标记的更多说明，请参阅TMS320F2837xS MCU 器件勘误表。
图10-1. 器件命名规则
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback 207
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
10.2 标记
图 10-2 提供了 2837xS 器件标识示例并定义了每个标记。器件修订版本可以通过封装顶部上的符号确定，如图
10-2 所示。一些原型器件的标记可能与图示标记有所不同。
=
YMLLLLS
Lot Trace Code
=
=
=
=
=
YM
LLLL
S
$$
#
2-Digit Year/Month Code
Assembly Lot
Assembly Site Code
Wafer Fab Code as applicable
Silicon Revision Code
TMS320
F28379SPTPT
$$#-YMLLLLS
G4
=
G4
Green (Low Halogen and RoHS-compliant)
Package
Pin 1
图10-2. 器件标识示例
表10-1. 从批次追踪代码中确定器件的修订版本
REVID(1)
地址：0x5D00C
器件修订版本代码
器件修订版本
备注
B
C
B
C
0x0002
0x0003
该器件修订版本以TMX 形式提供。
该器件修订版本以TMS 形式提供。
(1) 器件修订版本ID
Copyright © 2022 Texas Instruments Incorporated
208 Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
10.3 工具与软件
TI 提供广泛的开发工具。一些用于评估器件性能、生成代码和开发解决方案的工具和软件列出如下。为了查看
C2000™ 实时控制MCU 的所有可用工具和软件，请访问C2000 实时控制MCU - 设计和开发页面。
开发工具
用于C2000 实时控制开发套件的F28379D controlCARD（控制卡）
德州仪器 (TI) 提供的 F28379D controlCARD （控制卡）是 Position Manager （位置管理器）就绪型产品，非常
适合用于初期软件开发以及短期构建系统原型、试验台和许多其他需要轻松访问高性能控制器的项目。所有
C2000 controlCARD (控制卡)均是完整的板级模块，其使用 HSEC180 或 DIMM100 外形尺寸来提供薄型单板控
制器解决方案。主机系统只需为controlCARD （控制卡）提供单个5V 电源轨，就可使其完全发挥作用。
F28379D 实验套件
C2000™ MCU 实验套件为使用德州仪器 (TI) C2000 32 位微控制器系列进行实时、闭环控制开发提供了一个强大
的硬件原型设计平台。此平台作为一种出色的工具，可为包含电机控制、数字电源、光伏逆变器、数字 LED 照明
以及精密传感等众多常见的电力电子应用定制和验证解决方案。
软件工具
用于C2000 MCU 的C2000Ware
用于 C2000 微控制器的 C2000Ware 是一套有凝聚力的开发软件和文档，旨在最在程度地缩短软件开发时间。从
器件专用驱动程序和库到器件外设示例，C2000Ware 能够为开始开发和评估提供坚实的基础。与 controlSUITE™
相对， C2000Ware 目前是推荐的内容交付工具。
用于C2000 微控制器的Code Composer Studio（代码调试器）™ (CCS) 集成开发环境(IDE)
Code Composer Studio（代码调试器）是支持TI 微控制器和嵌入式处理器产品系列的集成开发环境(IDE)。Code
Composer Studio（代码调试器）包含一整套用于开发和调试嵌入式应用的工具。它包含优化的 C/C++ 编译器、
源代码编辑器、项目构建环境、调试器、分析器以及多种其他功能。直观的 IDE 提供了单一用户界面，带领用户
完成应用开发流程的每个步骤。熟悉的工具和界面使用户能够比以前更快地上手。Code Composer Studio 将
Eclipse 软件框架的优势和 TI 高级嵌入式调试功能相结合，为嵌入式开发人员提供了一种极具吸引力且功能丰富
的开发环境。
引脚多路复用工具
Pin Mux （引脚多路复用）实用程序是一款软件工具，可提供图形用户界面，用于配置引脚多路复用设置、解决
冲突以及指定TI MPU 的I/O 单元特性。
F021 闪存应用编程接口(API)
F021 闪存应用编程接口(API) 提供的软件功能库用于对F021 片上闪存执行编程、擦除和验证操作。
UniFlash 独立闪存工具
UniFlash 是一款独立工具，用于通过GUI、命令行或脚本接口对片上闪存进行编程。
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback 209
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
模型
可以从产品的“工具与软件”页面下载各种模型。这些模型包括 I/O 缓冲器信息规范 (IBIS) 模型和边界扫描描述
语言(BSDL) 模型。若要查看所有可用模型，请访问每个器件的“工具与软件”页面的“模型”部分。
培训
为帮助设计工程师充分利用C2000 微控制器的特性和性能，TI 开发了各种培训资源。通过利用在线培训资料和可
下载的实际操作技术讲座，可方便地获得 C2000 微控制器系列的全方位实际知识。这些培训资源旨在简化学习过
程，同时缩短开发时间并加快产品上市速度。有关各种培训资源的更多信息，请访问 C2000™ 实时控制 MCU -
支持和培训站点。
有关具体的F2837xD/F2837xS/F2807x 实践技术培训资源，请访问C2000™ MCU 器件讲座。
Copyright © 2022 Texas Instruments Incorporated
210 Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
10.4 文档支持
如需接收文档更新通知，请导航至 ti.com 上的器件产品文件夹。点击右上角的通知我 进行注册，即可每周接收产
品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。
介绍处理器、相关外设以及其他配套技术资料的最新文档列出如下。
勘误
TMS320F2837xS MCU 器件勘误表介绍了器件的已知意见并提供了权变措施。
技术参考手册
TMS320F2837xS 微控制器技术参考手册详述了 2837xS 微控制器中每个外设和子系统的集成、环境、功能说明
和编程模型。
CPU 用户指南
TMS320C28x CPU 和指令集参考指南介绍了 TMS320C28x 定点数字信号处理器 (DSP) 的中央处理器 (CPU) 和
汇编语言指令。此参考指南还介绍了这些DSP 上可用的仿真特性。
TMS320C28x 扩展指令集技术参考手册介绍了TMU、VCU-II 和FPU 加速器的架构、流水线和指令集。
外设指南
C2000 实时控制外设参考指南介绍了28x DSP 的外设参考指南。
工具指南
TMS320C28x 汇编语言工具 v20.2.0.LTS 用户指南介绍了用于 TMS320C28x 器件的汇编语言工具（用于开发汇
编语言代码的汇编器和其他工具）、汇编器指令、宏、通用目标文件格式和符号调试指令。
TMS320C28x 优化 C/C++ 编译器 v20.2.0.LTS 用户指南介绍了 TMS320C28x C/C++ 编译器。此编译器接受
ANSI 标准C/C++ 源代码，并为TMS320C28x 器件生成TMS320 DSP 汇编语言源代码。
应用报告
半导体包装方法介绍了向终端用户发货时对半导体器件所用的包装方法。
计算嵌入式处理器的有效使用寿命提供了一种如何计算 TI 嵌入式处理器 (EP) 在电子系统中运行时的有效使用寿
命的方法。本文档的目标读者为希望确定TI EP 的可靠性是否符合终端系统可靠性要求的总工程师。
IBIS（I/O 缓冲器信息规范）建模简介讨论了 IBIS 的各个方面，包括其历史、优势、兼容性、模型生成流程、输
入/输出结构建模中的数据要求以及未来趋势。
C2000™ 微控制器的串行闪存编程介绍了使用闪存内核和ROM 加载程序对器件进行串行编程。
10.5 支持资源
TI E2E™ 支持论坛是工程师的重要参考资料，可直接从专家获得快速、经过验证的解答和设计帮助。搜索现有解
答或提出自己的问题可获得所需的快速设计帮助。
链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅
TI 的《使用条款》。
10.6 商标
PowerPAD™, C2000™, 代码调试器™, TMS320C2000™, TMS320™, controlSUITE™, Code Composer Studio（代
™
码调试器） , and TI E2E™ are trademarks of Texas Instruments.
Bosch® is a registered trademark of Robert Bosch GmbH Corporation.
®
MathWorks®, Simulink®, Embedded Coder（嵌入式编码器） , and Polyspace® are registered trademarks of
The MathWorks, Inc.
所有商标均为其各自所有者的财产。
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
211
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
10.7 静电放电警告
静电放电(ESD) 会损坏这个集成电路。德州仪器(TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理
和安装程序，可能会损坏集成电路。
ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参
数更改都可能会导致器件与其发布的规格不相符。
10.8 术语表
TI 术语表
本术语表列出并解释了术语、首字母缩略词和定义。
Copyright © 2022 Texas Instruments Incorporated
212 Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
11 机械、封装和可订购信息
11.1 封装信息
以下页面包含机械、封装和可订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，
且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback 213
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
PACKAGE OUTLINE
PZP0100N
PowerPADTM TQFP - 1.2 mm max height
SCALE 1.000
PLASTIC QUAD FLATPACK
14.2
13.8
NOTE 3
B
PIN 1 ID
100
76
1
75
14.2
13.8
NOTE 3
16.2
TYP
15.8
25
51
26
50
A
0.27
0.17
100X
96X 0.5
0.08
C A B
4X 12
C
SEATING PLANE
1.2 MAX
SEE DETAIL A
(0.127)
TYP
26
50
25
51
0.25
GAGE PLANE
(1)
0.15
0.05
8.64
7.45
101
0.08 C
0 -7
0.75
0.45
DETAIL A
TYPICAL
4X (0.3)
NOTE 4
4X (0.3)
NOTE 4
1
75
100
76
4223383/A 04/2017
PowerPAD is a trademark of Texas Instruments.
NOTES:
1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing
per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs.
4. Strap features may not be present.
5. Reference JEDEC registration MS-026.
DETAIL
A
S
C
A
L
E
:
1
4
www.ti.com
Copyright © 2022 Texas Instruments Incorporated
214 Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
EXAMPLE BOARD LAYOUT
PZP0100N
PowerPADTM TQFP - 1.2 mm max height
PLASTIC QUAD FLATPACK
( 12)
NOTE 10
(
8.64)
SYMM
SOLDER MASK
DEFINED PAD
100
76
100X (1.5)
1
75
100X (0.3)
96X (0.5)
SYMM
101
(1) TYP
(15.4)
(R0.05) TYP
51
25
(
0.2) TYP
VIA
METAL COVERED
BY SOLDER MASK
26
50
SEE DETAILS
(1) TYP
(15.4)
LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:5X
0.05 MAX
ALL AROUND
0.05 MIN
ALL AROUND
SOLDER MASK
OPENING
METAL
EXPOSED METAL
EXPOSED METAL
METAL UNDER
SOLDER MASK
SOLDER MASK
OPENING
NON SOLDER MASK
DEFINED
SOLDER MASK
DEFINED
SOLDER MASK DETAILS
4223383/A 04/2017
NOTES: (continued)
6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
8. This package is designed to be soldered to a thermal pad on the board. See technical brief, Powerpad thermally enhanced package,
Texas Instruments Literature No. SLMA002 (www.ti.com/lit/slma002) and SLMA004 (www.ti.com/lit/slma004).
9. Vias are optional depending on application, refer to device data sheet. It is recommended that vias under paste be filled,
plugged or tented.
10. Size of metal pad may vary due to creepage requirement.
www.ti.com
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback 215
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
EXAMPLE STENCIL DESIGN
PZP0100N
PowerPADTM TQFP - 1.2 mm max height
PLASTIC QUAD FLATPACK
(
8.64)
BASED ON
0.125 THICK STENCIL
SYMM
SEE TABLE FOR
DIFFERENT OPENINGS
FOR OTHER STENCIL
THICKNESSES
100
76
100X (1.5)
1
75
100X (0.3)
96X (0.5)
SYMM
101
(15.4)
(R0.05) TYP
25
51
METAL COVERED
BY SOLDER MASK
26
50
(15.4)
SOLDER PASTE EXAMPLE
EXPOSED PAD
100% PRINTED SOLDER COVERAGE BY AREA
SCALE:6X
STENCIL
THICKNESS
SOLDER STENCIL
OPENING
0.1
9.66 X 9.66
8.64 X 8.64 (SHOWN)
7.89 X 7.89
0.125
0.150
0.175
7.3 X 7.3
4223383/A 04/2017
NOTES: (continued)
11. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate
design recommendations.
12. Board assembly site may have different recommendations for stencil design.
www.ti.com
Copyright © 2022 Texas Instruments Incorporated
216 Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
PACKAGE OUTLINE
TM
PowerPAD HLQFP - 1.6 mm max height
PTP0176F
SCALE 0.550
PLASTIC QUAD FLATPACK
24.2
23.8
NOTE 3
B
PIN 1 ID
133
176
1
132
24.2
23.8
NOTE 3
26.2
25.8
TYP
44
89
88
45
0.27
0.17
176X
C
A
172X 0.5
0.08
C A B
4X 21.5
SEATING PLANE
1.6 MAX
SEE DETAIL A
(0.13)
TYP
45
88
89
44
0.25
GAGE PLANE
(1.4)
4X 0.78 MAX
NOTE 4
4X
0.54 MAX
NOTE 4
0.15
0.05
0.08 C
7.33
6.78
0 -7
177
0.75
0.45
DETAIL A
TYPICAL
4X
0.2 MAX
NOTE 4
EXPOSED
THERMAL PAD
1
132
176
133
8.07
7.53
4223382/A 03/2017
PowerPAD is a trademark of Texas Instruments.
NOTES:
1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing
per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs.
4. Strap features my not present.
5. Reference JEDEC registration MS-026.
www.ti.com
DETAIL
A
S
C
A
L
E
:
1
2
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback 217
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
EXAMPLE BOARD LAYOUT
PowerPADTM HLQFP - 1.6 mm max height
PTP0176F
PLASTIC QUAD FLATPACK
(8.07)
SYMM
SOLDER MASK
DEFINED PAD
176
133
176X (1.45)
1
132
176X (0.3)
172X (0.5)
177
SYMM
(7.33)
(1.5 TYP)
(25.5)
( 22)
NOTE 10
(R0.05) TYP
(
0.2) TYP
VIA
89
44
SEE DETAILS
45
88
METAL COVERED
BY SOLDER MASK
(1.5 TYP)
(25.5)
LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:4X
0.05 MAX
ALL AROUND
0.05 MIN
ALL AROUND
SOLDER MASK
OPENING
METAL
EXPOSED METAL
EXPOSED METAL
METAL UNDER
SOLDER MASK
SOLDER MASK
OPENING
SOLDER MASK
DEFINED
NON SOLDER MASK
DEFINED
SOLDER MASK DETAILS
4223382/A 03/2017
NOTES: (continued)
6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
8. This package is designed to be soldered to a thermal pad on the board. See technical brief, Powerpad thermally enhanced package,
Texas Instruments Literature No. SLMA002 (www.ti.com/lit/slma002) and SLMA004 (www.ti.com/lit/slma004).
9. Vias are optional depending on application, refer to device data sheet. It is recommended that vias under paste be filled, plugged
or tented.
10. Size of metal pad may vary due to creepage requirement.
Copyright © 2022 Texas Instruments Incorporated
218 Submit Document Feedback
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
TMS320F28379S, TMS320F28378S, TMS320F28377S, TMS320F28377S-Q1
TMS320F28376S, TMS320F28375S, TMS320F28375S-Q1, TMS320F28374S
ZHCSE97J –AUGUST 2014 –REVISED FEBRUARY 2021
www.ti.com.cn
EXAMPLE STENCIL DESIGN
PowerPADTM HLQFP - 1.6 mm max height
PTP0176F
PLASTIC QUAD FLATPACK
(8.07)
BASED ON
0.125 THICK STENCIL
SYMM
176
133
176X (1.45)
1
132
176X (0.3)
172X (0.5)
(25.5)
(7.33)
BASED ON
SYMM
177
0.125 THICK
STENCIL
(R0.05) TYP
SEE TABLE FOR
DIFFERENT OPENINGS
FOR OTHER STENCIL
THICKNESSES
44
89
METAL COVERED
BY SOLDER MASK
45
88
(25.5)
SOLDER PASTE EXAMPLE
EXPOSED PAD
100% PRINTED SOLDER COVERAGE BY AREA
SCALE:4X
STENCIL
THICKNESS
SOLDER STENCIL
OPENING
0.1
9.02 X 8.2
8.07 X 7.33 (SHOWN)
7.37 X 6.69
0.125
0.150
0.175
6.82 X 6.2
4223382/A 03/2017
NOTES: (continued)
11. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate
design recommendations.
12. Board assembly site may have different recommendations for stencil design.
www.ti.com
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback 219
Product Folder Links: TMS320F28379S TMS320F28378S TMS320F28377S TMS320F28377S-Q1
TMS320F28376S TMS320F28375S TMS320F28375S-Q1 TMS320F28374S
PACKAGE OPTION ADDENDUM
www.ti.com
5-Feb-2021
PACKAGING INFORMATION
Orderable Device
Status Package Type Package Pins Package
Eco Plan
Lead finish/
Ball material
MSL Peak Temp
Op Temp (°C)
Device Marking
Samples
Drawing
PTP
PTP
PTP
PZP
PZP
ZWT
ZWT
ZWT
PTP
PTP
PZP
PZP
PZP
PZP
ZWT
ZWT
PTP
Qty
(1)
(2)
(3)
(4/5)
(6)
TMS320F28374SPTPS
TMS320F28374SPTPSR
TMS320F28374SPTPT
TMS320F28374SPZPS
TMS320F28374SPZPT
TMS320F28374SZWTS
TMS320F28374SZWTT
TMS320F28374SZWTTR
TMS320F28375SPTPS
TMS320F28375SPTPT
TMS320F28375SPZPQ
TMS320F28375SPZPQR
TMS320F28375SPZPS
TMS320F28375SPZPT
TMS320F28375SZWTS
TMS320F28375SZWTT
TMS320F28376SPTPS
ACTIVE
HLQFP
HLQFP
HLQFP
HTQFP
HTQFP
NFBGA
NFBGA
NFBGA
HLQFP
HLQFP
HTQFP
HTQFP
HTQFP
HTQFP
NFBGA
NFBGA
HLQFP
176
176
176
100
100
337
337
337
176
176
100
100
100
100
337
337
176
40
RoHS & Green
RoHS & Green
RoHS & Green
RoHS & Green
RoHS & Green
RoHS & Green
RoHS & Green
NIPDAU
Level-3-260C-168 HR
Level-3-260C-168 HR
Level-3-260C-168 HR
Level-3-260C-168 HR
Level-3-260C-168 HR
Level-3-260C-168 HR
Level-3-260C-168 HR
Level-3-260C-168 HR
Level-3-260C-168 HR
Level-3-260C-168 HR
Level-3-260C-168 HR
Level-3-260C-168 HR
Level-3-260C-168 HR
Level-3-260C-168 HR
Level-3-260C-168 HR
Level-3-260C-168 HR
Level-3-260C-168 HR
-40 to 125
-40 to 125
-40 to 105
-40 to 125
-40 to 105
-40 to 125
-40 to 105
-40 to 105
-40 to 125
-40 to 105
-40 to 125
-40 to 125
-40 to 125
-40 to 105
-40 to 125
-40 to 105
-40 to 125
TMS320
F28374SPTPS
ACTIVE
ACTIVE
ACTIVE
ACTIVE
ACTIVE
ACTIVE
ACTIVE
ACTIVE
ACTIVE
ACTIVE
ACTIVE
ACTIVE
ACTIVE
ACTIVE
ACTIVE
ACTIVE
200
40
NIPDAU
NIPDAU
NIPDAU
NIPDAU
SNAGCU
SNAGCU
SNAGCU
NIPDAU
NIPDAU
NIPDAU
NIPDAU
NIPDAU
NIPDAU
SNAGCU
SNAGCU
NIPDAU
TMS320
F28374SPTPS
TMS320
F28374SPTPT
90
TMS320
F28374SPZPS
90
TMS320
F28374SPZPT
90
TMS320
F28374SZWTS
90
TMS320
F28374SZWTT
1000 RoHS & Green
TMS320
F28374SZWTT
40
40
90
RoHS & Green
RoHS & Green
RoHS & Green
TMS320
F28375SPTPS
TMS320
F28375SPTPT
TMS320
F28375SPZPQ
1000 RoHS & Green
TMS320
F28375SPZPQ
90
90
90
90
40
RoHS & Green
RoHS & Green
RoHS & Green
RoHS & Green
RoHS & Green
TMS320
F28375SPZPS
TMS320
F28375SPZPT
TMS320
F28375SZWTS
TMS320
F28375SZWTT
TMS320
Addendum-Page 1
PACKAGE OPTION ADDENDUM
www.ti.com
5-Feb-2021
Orderable Device
Status Package Type Package Pins Package
Eco Plan
Lead finish/
Ball material
MSL Peak Temp
Op Temp (°C)
Device Marking
Samples
Drawing
Qty
(1)
(2)
(3)
(4/5)
(6)
F28376SPTPS
TMS320F28376SPTPT
TMS320F28376SPZPS
TMS320F28376SPZPT
TMS320F28376SZWTS
TMS320F28376SZWTT
TMS320F28377SPTPQ
TMS320F28377SPTPS
TMS320F28377SPTPT
TMS320F28377SPZPQ
TMS320F28377SPZPS
TMS320F28377SPZPT
TMS320F28377SZWTQ
TMS320F28377SZWTS
TMS320F28377SZWTT
TMS320F28378SPTPS
TMS320F28378SPZPS
TMS320F28379SPTPS
ACTIVE
ACTIVE
ACTIVE
ACTIVE
ACTIVE
ACTIVE
ACTIVE
ACTIVE
ACTIVE
ACTIVE
ACTIVE
ACTIVE
ACTIVE
ACTIVE
ACTIVE
ACTIVE
ACTIVE
HLQFP
HTQFP
HTQFP
NFBGA
NFBGA
HLQFP
HLQFP
HLQFP
HTQFP
HTQFP
HTQFP
NFBGA
NFBGA
NFBGA
HLQFP
HTQFP
HLQFP
PTP
PZP
PZP
ZWT
ZWT
PTP
PTP
PTP
PZP
PZP
PZP
ZWT
ZWT
ZWT
PTP
PZP
PTP
176
100
100
337
337
176
176
176
100
100
100
337
337
337
176
100
176
40
90
90
90
90
40
40
40
90
90
90
90
90
90
40
90
40
RoHS & Green
RoHS & Green
RoHS & Green
RoHS & Green
RoHS & Green
RoHS & Green
RoHS & Green
RoHS & Green
RoHS & Green
RoHS & Green
RoHS & Green
RoHS & Green
RoHS & Green
RoHS & Green
RoHS & Green
RoHS & Green
RoHS & Green
NIPDAU
NIPDAU
NIPDAU
SNAGCU
SNAGCU
NIPDAU
NIPDAU
NIPDAU
NIPDAU
NIPDAU
NIPDAU
SNAGCU
SNAGCU
SNAGCU
NIPDAU
NIPDAU
NIPDAU
Level-3-260C-168 HR
Level-3-260C-168 HR
Level-3-260C-168 HR
Level-3-260C-168 HR
Level-3-260C-168 HR
Level-3-260C-168 HR
Level-3-260C-168 HR
Level-3-260C-168 HR
Level-3-260C-168 HR
Level-3-260C-168 HR
Level-3-260C-168 HR
Level-3-260C-168 HR
Level-3-260C-168 HR
Level-3-260C-168 HR
Level-3-260C-168 HR
Level-3-260C-168 HR
Level-3-260C-168 HR
-40 to 105
-40 to 125
-40 to 105
-40 to 125
-40 to 105
-40 to 125
-40 to 125
-40 to 105
-40 to 125
-40 to 125
-40 to 105
-40 to 125
-40 to 125
-40 to 105
-40 to 125
-40 to 125
-40 to 125
TMS320
F28376SPTPT
TMS320
F28376SPZPS
TMS320
F28376SPZPT
TMS320
F28376SZWTS
TMS320
F28376SZWTT
TMS320
F28377SPTPQ
TMS320
F28377SPTPS
TMS320
F28377SPTPT
TMS320
F28377SPZPQ
TMS320
F28377SPZPS
TMS320
F28377SPZPT
TMS320
F28377SZWTQ
TMS320
F28377SZWTS
TMS320
F28377SZWTT
TMS320
F28378SPTPS
TMS320
F28378SPZPS
TMS320
F28379SPTPS
Addendum-Page 2
PACKAGE OPTION ADDENDUM
www.ti.com
5-Feb-2021
Orderable Device
Status Package Type Package Pins Package
Eco Plan
Lead finish/
Ball material
MSL Peak Temp
Op Temp (°C)
Device Marking
Samples
Drawing
Qty
40
90
90
90
90
(1)
(2)
(3)
(4/5)
(6)
TMS320F28379SPTPT
TMS320F28379SPZPS
TMS320F28379SPZPT
TMS320F28379SZWTS
TMS320F28379SZWTT
ACTIVE
HLQFP
HTQFP
HTQFP
NFBGA
NFBGA
PTP
176
100
100
337
337
RoHS & Green
RoHS & Green
RoHS & Green
RoHS & Green
RoHS & Green
NIPDAU
Level-3-260C-168 HR
Level-3-260C-168 HR
Level-3-260C-168 HR
Level-3-260C-168 HR
Level-3-260C-168 HR
-40 to 105
-40 to 125
-40 to 105
-40 to 125
-40 to 105
TMS320
F28379SPTPT
ACTIVE
ACTIVE
ACTIVE
ACTIVE
PZP
NIPDAU
NIPDAU
SNAGCU
SNAGCU
TMS320
F28379SPZPS
PZP
TMS320
F28379SPZPT
ZWT
ZWT
TMS320
F28379SZWTS
TMS320
F28379SZWTT
(1) The marketing status values are defined as follows:
ACTIVE: Product device recommended for new designs.
LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.
NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.
PREVIEW: Device has been announced but is not in production. Samples may or may not be available.
OBSOLETE: TI has discontinued the production of the device.
(2) RoHS: TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance
do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may
reference these types of products as "Pb-Free".
RoHS Exempt: TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.
Green: TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based
flame retardants must also meet the <=1000ppm threshold requirement.
(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.
(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.
(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuation
of the previous line and the two combined represent the entire Device Marking for that device.
(6)
Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two
lines if the finish value exceeds the maximum column width.
Addendum-Page 3
PACKAGE OPTION ADDENDUM
www.ti.com
5-Feb-2021
Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information
provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and
continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals.
TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.
In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.
Addendum-Page 4
PACKAGE MATERIALS INFORMATION
www.ti.com
24-Dec-2022
TAPE AND REEL INFORMATION
REEL DIMENSIONS
TAPE DIMENSIONS
K0
P1
W
B0
Reel
Diameter
Cavity
A0
A0 Dimension designed to accommodate the component width
B0 Dimension designed to accommodate the component length
K0 Dimension designed to accommodate the component thickness
Overall width of the carrier tape
W
P1 Pitch between successive cavity centers
Reel Width (W1)
QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE
Sprocket Holes
Q1 Q2
Q3 Q4
Q1 Q2
Q3 Q4
User Direction of Feed
Pocket Quadrants
*All dimensions are nominal
Device
Package Package Pins
Type Drawing
SPQ
Reel
Reel
A0
B0
K0
P1
W
Pin1
Diameter Width (mm) (mm) (mm) (mm) (mm) Quadrant
(mm) W1 (mm)
TMS320F28375SPZPQR HTQFP
PZP
100
1000
330.0
24.4
17.0
17.0
1.5
20.0
24.0
Q2
Pack Materials-Page 1
PACKAGE MATERIALS INFORMATION
www.ti.com
24-Dec-2022
TAPE AND REEL BOX DIMENSIONS
Width (mm)
H
W
L
*All dimensions are nominal
Device
Package Type Package Drawing Pins
HTQFP PZP 100
SPQ
Length (mm) Width (mm) Height (mm)
367.0 367.0 55.0
TMS320F28375SPZPQR
1000
Pack Materials-Page 2
PACKAGE MATERIALS INFORMATION
www.ti.com
24-Dec-2022
TRAY
L - Outer tray length without tabs
KO -
Outer
tray
height
W -
Outer
tray
width
Text
P1 - Tray unit pocket pitch
CW - Measurement for tray edge (Y direction) to corner pocket center
CL - Measurement for tray edge (X direction) to corner pocket center
Chamfer on Tray corner indicates Pin 1 orientation of packed units.
*All dimensions are nominal
Device
Package Package Pins SPQ Unit array
Max
matrix temperature
(°C)
L (mm)
W
K0
P1
CL
CW
Name
Type
(mm) (µm) (mm) (mm) (mm)
TMS320F28374SPTPT
TMS320F28374SPZPT
TMS320F28374SZWTT
TMS320F28375SPTPS
TMS320F28375SPTPT
TMS320F28375SPZPQ
TMS320F28375SPZPT
TMS320F28375SZWTT
TMS320F28376SPTPT
TMS320F28376SZWTT
TMS320F28377SPTPQ
TMS320F28377SPTPS
TMS320F28377SPTPT
TMS320F28377SPZPQ
TMS320F28377SPZPS
TMS320F28377SPZPT
TMS320F28377SZWTQ
PTP
PZP
ZWT
PTP
PTP
PZP
PZP
ZWT
PTP
ZWT
PTP
PTP
PTP
PZP
PZP
PZP
ZWT
HLQFP
HTQFP
NFBGA
HLQFP
HLQFP
HTQFP
HTQFP
NFBGA
HLQFP
NFBGA
HLQFP
HLQFP
HLQFP
HTQFP
HTQFP
HTQFP
NFBGA
176
100
337
176
176
100
100
337
176
337
176
176
176
100
100
100
337
40
90
90
40
40
90
90
90
40
90
40
40
40
90
90
90
90
4x10
6 X 15
6 X 15
4x10
150
150
150
150
150
150
150
150
150
150
150
150
150
150
150
150
150
315 135.9 7620 20.7
315 135.9 7620 15.4
30.4
20.3
20.7
21
315 135.9 7620
20
17.5 15.45
315 135.9 7620 20.7
315 135.9 7620 20.7
315 135.9 7620 15.4
315 135.9 7620 15.4
30.4
30.4
20.3
20.3
20.7
20.7
21
4x10
6 X 15
6 X 15
6 X 15
4x10
21
315 135.9 7620
315 135.9 7620 20.7
315 135.9 7620 20
20
17.5 15.45
30.4 20.7
17.5 15.45
6 X 15
4x10
315 135.9 7620 20.7
315 135.9 7620 20.7
315 135.9 7620 20.7
315 135.9 7620 15.4
315 135.9 7620 15.4
315 135.9 7620 15.4
30.4
30.4
30.4
20.3
20.3
20.3
20.7
20.7
20.7
21
4x10
4x10
6 X 15
6 X 15
6 X 15
6 X 15
21
21
315 135.9 7620
20
17.5 15.45
Pack Materials-Page 3
PACKAGE MATERIALS INFORMATION
www.ti.com
24-Dec-2022
Device
Package Package Pins SPQ Unit array
Max
L (mm)
W
K0
P1
CL
CW
Name
Type
matrix temperature
(°C)
(mm) (µm) (mm) (mm) (mm)
TMS320F28377SZWTS
TMS320F28377SZWTT
TMS320F28378SPTPS
TMS320F28378SPZPS
TMS320F28379SPTPS
TMS320F28379SPTPT
TMS320F28379SPZPS
TMS320F28379SPZPT
TMS320F28379SZWTS
TMS320F28379SZWTT
ZWT
ZWT
PTP
PZP
PTP
PTP
PZP
PZP
ZWT
ZWT
NFBGA
NFBGA
HLQFP
HTQFP
HLQFP
HLQFP
HTQFP
HTQFP
NFBGA
NFBGA
337
337
176
100
176
176
100
100
337
337
90
90
40
90
40
40
90
90
90
90
6 X 15
6 X 15
4x10
150
150
150
150
150
150
150
150
150
150
315 135.9 7620
315 135.9 7620
20
20
17.5 15.45
17.5 15.45
315 135.9 7620 20.7
315 135.9 7620 15.4
315 135.9 7620 20.7
315 135.9 7620 20.7
315 135.9 7620 15.4
315 135.9 7620 15.4
30.4
20.3
30.4
30.4
20.3
20.3
20.7
21
6 X 15
4x10
20.7
20.7
21
4x10
6 X 15
6 X 15
6 X 15
6 X 15
21
315 135.9 7620
315 135.9 7620
20
20
17.5 15.45
17.5 15.45
Pack Materials-Page 4
PACKAGE OUTLINE
ZWT0337A
NFBGA - 1.4 mm max height
SCALE 0.950
PLASTIC BALL GRID ARRAY
16.1
15.9
A
B
BALL A1 CORNER
16.1
15.9
1.4 MAX
C
SEATING PLANE
0.12 C
0.45
0.35
BALL TYP
TYP
14.4 TYP
SYMM
(0.8) TYP
(0.8) TYP
W
V
U
T
R
P
N
M
L
14.4
TYP
SYMM
K
J
H
G
F
0.55
337X
0.45
E
D
C
0.15
0.05
C A B
C
B
A
1
2
3
4
5
6
7
8
9 10 11 12 13 14 15 16 17 18 19
0.8 TYP
0.8 TYP
BALL A1 CORNER
4223381/A 02/2017
NOTES:
1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing
per ASME Y14.5M.
2. This drawing is subject to change without notice.
www.ti.com
EXAMPLE BOARD LAYOUT
ZWT0337A
NFBGA - 1.4 mm max height
PLASTIC BALL GRID ARRAY
(0.8) TYP
337X ( 0.4)
11
12
13 14 15 16 17 18 19
1
3
4
6
7
8
9
10
2
5
A
B
C
(0.8) TYP
D
E
F
G
H
J
SYMM
K
L
M
N
P
R
T
U
V
W
SYMM
LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:7X
METAL UNDER
SOLDER MASK
0.05 MAX
0.05 MIN
(
0.4)
METAL
EXPOSED METAL
(
0.4)
SOLDER MASK
OPENING
EXPOSED METAL
SOLDER MASK
OPENING
SOLDER MASK
DEFINED
NON-SOLDER MASK
DEFINED
(PREFERRED)
SOLDER MASK DETAILS
NOT TO SCALE
4223381/A 02/2017
NOTES: (continued)
3. Final dimensions may vary due to manufacturing tolerance considerations and also routing constraints.
For information, see Texas Instruments literature number SPRAA99 (www.ti.com/lit/spraa99).
www.ti.com
EXAMPLE STENCIL DESIGN
ZWT0337A
NFBGA - 1.4 mm max height
PLASTIC BALL GRID ARRAY
(
0.4) TYP
(0.8) TYP
11
12
13 14 15 16 17 18 19
1
3
4
6
7
8
9
10
2
5
A
B
C
(0.8) TYP
D
E
F
G
H
J
SYMM
K
L
M
N
P
R
T
U
V
W
SYMM
SOLDER PASTE EXAMPLE
BASED ON 0.15 mm THICK STENCIL
SCALE:7X
4223381/A 02/2017
NOTES: (continued)
4. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release.
www.ti.com
重要声明和免责声明
TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，
不保证没有瑕疵且不做出任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担
保。
这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验
证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。
这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的应用。严禁对这些资源进行其他复制或展示。
您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成
本、损失和债务，TI 对此概不负责。
TI 提供的产品受 TI 的销售条款或 ti.com 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改
TI 针对 TI 产品发布的适用的担保或担保免责声明。
TI 反对并拒绝您可能提出的任何其他或不同的条款。IMPORTANT NOTICE
邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2022，德州仪器 (TI) 公司
相关型号：
TMS320F28376D
具有 800MIPS、2xCPU、2xCLA、FPU、TMU、512KB 闪存、EMIF、16 位 ADC 的 C2000™ 32 位 MCUWarning: Undefined variable $rtag in /www/wwwroot/website_ic37/www.icpdf.com/pdf/pdf/index.php on line 217
-
TI
TMS320F28376DPTP
TMS320F2837xD Dual-Core MicrocontrollersWarning: Undefined variable $rtag in /www/wwwroot/website_ic37/www.icpdf.com/pdf/pdf/index.php on line 217
-
TI
TMS320F28376DPTPS
具有 800MIPS、2xCPU、2xCLA、FPU、TMU、512KB 闪存、EMIF、16 位 ADC 的 C2000™ 32 位 MCU | PTP | 176 | -40 to 125Warning: Undefined variable $rtag in /www/wwwroot/website_ic37/www.icpdf.com/pdf/pdf/index.php on line 217
-
TI
TMS320F28376DPTPT
具有 800MIPS、2xCPU、2xCLA、FPU、TMU、512KB 闪存、EMIF、16 位 ADC 的 C2000™ 32 位 MCU | PTP | 176 | -40 to 105Warning: Undefined variable $rtag in /www/wwwroot/website_ic37/www.icpdf.com/pdf/pdf/index.php on line 217
-
TI
TMS320F28376DZWT
TMS320F2837xD Dual-Core MicrocontrollersWarning: Undefined variable $rtag in /www/wwwroot/website_ic37/www.icpdf.com/pdf/pdf/index.php on line 217
-
TI
TMS320F28376DZWTS
具有 800MIPS、2xCPU、2xCLA、FPU、TMU、512KB 闪存、EMIF、16 位 ADC 的 C2000™ 32 位 MCU | ZWT | 337 | -40 to 125Warning: Undefined variable $rtag in /www/wwwroot/website_ic37/www.icpdf.com/pdf/pdf/index.php on line 217
-
TI
TMS320F28376DZWTT
具有 800MIPS、2xCPU、2xCLA、FPU、TMU、512KB 闪存、EMIF、16 位 ADC 的 C2000™ 32 位 MCU | ZWT | 337 | -40 to 105Warning: Undefined variable $rtag in /www/wwwroot/website_ic37/www.icpdf.com/pdf/pdf/index.php on line 217
-
TI
TMS320F28376S
具有 400MIPS、1xCPU、1xCLA、FPU、TMU、512KB 闪存、EMIF、16 位 ADC 的 C2000™ 32 位 MCUWarning: Undefined variable $rtag in /www/wwwroot/website_ic37/www.icpdf.com/pdf/pdf/index.php on line 217
-
TI
TMS320F28376SPTPS
具有 400MIPS、1xCPU、1xCLA、FPU、TMU、512KB 闪存、EMIF、16 位 ADC 的 C2000™ 32 位 MCU | PTP | 176 | -40 to 125Warning: Undefined variable $rtag in /www/wwwroot/website_ic37/www.icpdf.com/pdf/pdf/index.php on line 217
-
TI
TMS320F28376SPTPT
具有 400MIPS、1xCPU、1xCLA、FPU、TMU、512KB 闪存、EMIF、16 位 ADC 的 C2000™ 32 位 MCU | PTP | 176 | -40 to 105Warning: Undefined variable $rtag in /www/wwwroot/website_ic37/www.icpdf.com/pdf/pdf/index.php on line 217
-
TI
TMS320F28376SPZPS
具有 400MIPS、1xCPU、1xCLA、FPU、TMU、512KB 闪存、EMIF、16 位 ADC 的 C2000™ 32 位 MCU | PZP | 100 | -40 to 125Warning: Undefined variable $rtag in /www/wwwroot/website_ic37/www.icpdf.com/pdf/pdf/index.php on line 217
-
TI
TMS320F28376SPZPT
具有 400MIPS、1xCPU、1xCLA、FPU、TMU、512KB 闪存、EMIF、16 位 ADC 的 C2000™ 32 位 MCU | PZP | 100 | -40 to 105Warning: Undefined variable $rtag in /www/wwwroot/website_ic37/www.icpdf.com/pdf/pdf/index.php on line 217
-
TI
©2020 ICPDF网 联系我们和版权申明