电子元器件数据表 IC PDF查询
English 中文版
  品牌   我要上传
型号:  
描述:
DAC7564ICPWG4 12位,四通道,超低短时脉冲波形干扰,电压输出数位类比转换器 (12-Bit, Quad Channel, Ultra-Low Glitch, Voltage Output DIGITAL-TO-ANALOG CONVERTER)
.型号:   DAC7564ICPWG4
PDF文件: 下载PDF文件   鼠标右键选目标另存为
网页直接浏览   不需安装PDF阅读软件
描述: 12位,四通道,超低短时脉冲波形干扰,电压输出数位类比转换器
12-Bit, Quad Channel, Ultra-Low Glitch, Voltage Output DIGITAL-TO-ANALOG CONVERTER
文件大小 :   1394 K    
页数 : 51 页
Logo:   
品牌   TI [ TEXAS INSTRUMENTS ]
购买 :   
  浏览型号DAC7564ICPWG4的Datasheet PDF文件第3页 浏览型号DAC7564ICPWG4的Datasheet PDF文件第4页 浏览型号DAC7564ICPWG4的Datasheet PDF文件第5页 浏览型号DAC7564ICPWG4的Datasheet PDF文件第6页 浏览型号DAC7564ICPWG4的Datasheet PDF文件第8页 浏览型号DAC7564ICPWG4的Datasheet PDF文件第9页 浏览型号DAC7564ICPWG4的Datasheet PDF文件第10页 浏览型号DAC7564ICPWG4的Datasheet PDF文件第11页  
PDF原版 中文翻译版  
100%
SBAS413B
2008年2月
经修订的2011年5月
(2)
时序要求
(1)
在AV
DD
= IOV
DD
= 2.7V至5.5V,
–40°C
至+ 105 ℃的范围(除非另有说明) 。
DAC7564
参数
t
1
t
2
t
3
t
4
t
5
t
6
t
7
t
8
t
9
t
10
t
11
t
12
t
13
t
14
t
15
(1)
(2)
(3)
(3)
测试条件
IOV
DD
= AV
DD
= 2.7V至3.6V
IOV
DD
= AV
DD
= 3.6V至5.5V
IOV
DD
= AV
DD
= 2.7V至3.6V
IOV
DD
= AV
DD
= 3.6V至5.5V
IOV
DD
= AV
DD
= 2.7V至3.6V
IOV
DD
= AV
DD
= 3.6V至5.5V
IOV
DD
= AV
DD
= 2.7V至3.6V
IOV
DD
= AV
DD
= 3.6V至5.5V
IOV
DD
= AV
DD
= 2.7V至3.6V
IOV
DD
= AV
DD
= 3.6V至5.5V
IOV
DD
= AV
DD
= 2.7V至3.6V
IOV
DD
= AV
DD
= 3.6V至5.5V
IOV
DD
= AV
DD
= 2.7V至3.6V
IOV
DD
= AV
DD
= 3.6V至5.5V
IOV
DD
= AV
DD
= 2.7V至3.6V
IOV
DD
= AV
DD
= 3.6V至5.5V
IOV
DD
= AV
DD
= 2.7V至3.6V
IOV
DD
= AV
DD
= 3.6V至5.5V
IOV
DD
= AV
DD
= 2.7V至3.6V
IOV
DD
= AV
DD
= 3.6V至5.5V
IOV
DD
= AV
DD
= 2.7V至3.6V
IOV
DD
= AV
DD
= 3.6V至5.5V
IOV
DD
= AV
DD
= 2.7V至3.6V
IOV
DD
= AV
DD
= 3.6V至5.5V
IOV
DD
= AV
DD
= 2.7V至3.6V
IOV
DD
= AV
DD
= 3.6V至5.5V
IOV
DD
= AV
DD
= 2.7V至3.6V
IOV
DD
= AV
DD
= 3.6V至5.5V
IOV
DD
= AV
DD
= 2.7V至3.6V
IOV
DD
= AV
DD
= 3.6V至5.5V
40
20
20
10
20
10
0
0
5
5
4.5
4.5
0
0
40
20
130
130
15
15
15
15
10
10
50
50
10
10
10
10
典型值
最大
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
SCLK周期时间
SCLK高电平时间
SCLK低电平时间
SYNC到SCLK上升沿建立时间
数据建立时间
数据保持时间
SCLK下降沿到SYNC上升沿
最小SYNC高电平时间
第24个SCLK下降沿到SYNC下降沿
SYNC上升沿到第24个SCLK下降沿
(成功SYNC中断)
ENABLE下降沿到SYNC下降沿
第24个SCLK下降沿到ENABLE上升沿
第24个SCLK下降沿到LDAC上升沿
LDAC上升沿到ENABLE上升沿
LDAC的时候了
所有输入信号均采用t指定
R
= t
F
= 3纳秒(10% 〜90 %的V
DD
)和定时从一个电压电平(V
IL
+ V
IH
)/2.
时序图。
最大SCLK频率为50MHz ,在IOV
DD
= V
DD
= 3.6V至5.5V, 25MHz的,在IOV
DD
= AV
DD
= 2.7V至3.6V 。
版权
©
2008-2011年,德州仪器
7
首页 - - 友情链接
Copyright© 2001 - 2014 ICPDF All Rights Reserved ICPDF.COM

粤公网安备 44030402000629号


粤ICP备13051289号-7