电子元器件数据表 IC PDF查询
English 中文版
  品牌   我要上传
型号:  
描述:
NACE4700K10V10X8TR13F  TC1682EUA  TC1682_05  TC16-11EWA  NACE4700K10V6.3X5.5TR13F  HLMP-1700G0B02  TC15-11YWA  TC1550  HLMP-1700G0BA1  TC1411N  
LM3S8730-IQR80-A2T Stellaris® LM3S8730微控制器 (Stellaris® LM3S8730 Microcontroller)
.型号:   LM3S8730-IQR80-A2T
PDF文件: 下载PDF文件   鼠标右键选目标另存为
网页直接浏览   不需安装PDF阅读软件
描述: Stellaris® LM3S8730微控制器
Stellaris® LM3S8730 Microcontroller
文件大小 :   4348 K    
页数 : 551 页
Logo:   
品牌   TI [ TEXAS INSTRUMENTS ]
购买 :   
  浏览型号LM3S8730-IQR80-A2T的Datasheet PDF文件第48页 浏览型号LM3S8730-IQR80-A2T的Datasheet PDF文件第49页 浏览型号LM3S8730-IQR80-A2T的Datasheet PDF文件第50页 浏览型号LM3S8730-IQR80-A2T的Datasheet PDF文件第51页 浏览型号LM3S8730-IQR80-A2T的Datasheet PDF文件第53页 浏览型号LM3S8730-IQR80-A2T的Datasheet PDF文件第54页 浏览型号LM3S8730-IQR80-A2T的Datasheet PDF文件第55页 浏览型号LM3S8730-IQR80-A2T的Datasheet PDF文件第56页  
PDF原版 中文翻译版  
100%
JTAG接口
5.1
框图
图5-1 。 JTAG模块结构图
TRST
TCK
TMS
TDI
TAP控制器
指令寄存器(IR )
BYPASS数据寄存器
边界扫描数据寄存器
IDCODE数据寄存器
中止数据寄存器
DPACC数据寄存器
APACC数据寄存器
TDO
Cortex-M3
DEBUG
PORT
5.2
功能说明
JTAG模块的高层次概念图如图5-1页52.对JTAG
模块由测试访问端口( TAP)控制器和串行移位链平行的
更新寄存器。 TAP控制器是一个简单的状态机的控制
TRST , TCK
TMS
输入。 TAP控制器的当前状态取决于当前值
TRST
值序列捕获
TMS
在上升沿
TCK 。
TAP控制器决定的时候
串行移位链获取新的数据,从数据转移
TDI
TOWARDS
TDO ,
和更新并行
加载寄存器。 TAP控制器的当前状态还决定了指令
寄存器(IR )链还是某个数据寄存器( DR )链中的一个被访问。
串行移位链带有并行加载寄存器是由一个指令寄存器( IR )
链和多个数据寄存器( DR )链。当前指令的并行加载加载
寄存器决定了哪个DR链将被捕获,移位或的排序过程中更新
TAP控制器。
某些指令,像EXTEST和INTEST,会对当前的数据位于DR链的运作,不
捕捉,移位或更新任何链。未实现解码的指令
BYPASS指令,以确保之间的串行通道
TDI
TDO
始终连接(见
请参阅“ JTAG和边界扫描” JTAG的时序图513页。
5.2.1
JTAG接口引脚
JTAG接口包括5个标准引脚:
TRST , TCK , TMS , TDI ,
TDO 。
这些引脚和
其相关的复位状态如表5-1给出了第53页上详细介绍各个管脚
如下。
52
德州仪器(TI)生产数据
2010年6月22日
首页 - - 友情链接
Copyright© 2001 - 2014 ICPDF All Rights Reserved ICPDF.COM

粤公网安备 44030402000629号


粤ICP备13051289号-7