MAX34334CSE 第1页-第5页 PDF中文翻译页面详情预览
d
0
®
XC1800系列在系统中
可编程配置
PROM的
0
6*
1999年9月17日(版本1.3 )
初步产品规格
特点
在系统可编程3.3V PROM的配置
赛灵思FPGA
- 10,000节目耐力/擦除周期
- 编程/擦除,覆盖整个商业的电压和
温度范围
IEEE 1149.1边界扫描( JTAG )支持
简单的界面,在FPGA ;可以被配置为
只用一个用户I / O引脚
级联存储较长或多个比特流
双配置方式
- 串行慢/快配置(最多15兆赫) 。
- 并行
低功耗的先进CMOS工艺的FLASH
5 V容限I / O引脚接受5 V , 3.3 V和2.5 V信号。
3.3 V或2.5 V的输出能力
可在PC20 , SO20 , PC44和VQ44包。
利用赛灵思联盟和设计支持
基础系列软件包。
标准FPGA的JTAG命令启动
配置。
描述
赛灵思推出的XC1800系列在系统编程的
梅布尔配置PROM 。在这最初的3.3V器件
家庭是4兆, 2兆, 1兆, 512
千位, 256千比特和128 Kbit的PROM ,提供了一个
易于使用,具有成本效益的方法,用于重新编程和
存储大量的Xilinx FPGA或CPLD配置比特
流。
当FPGA在主串模式下,它会产生一个
配置时钟驱动PROM 。一个简短的访问
上升CCLK时间后,数据可在PROM
数据(D0 )引脚,其连接到FPGA的DIN管脚。该
FPGA中产生的时钟脉冲的适当数量
完成配置。当FPGA在从动
串行模式下, PROM和FPGA的时钟由
外部时钟。
当FPGA是在高速或SelectMAP模式,一个
外部振荡器会产生配置时钟
驱动PROM和FPGA中。后上升CCLK
边,数据都可以在PROM的数据( D0 - D7 )
销。这些数据将被移入FPGA上的后续
荷兰国际集团在CCLK的上升沿。无论是快,也不选择 -
MAP利用一个长度计数,所以一个自由运行的振荡器
可被使用。看
图5
多个设备可以通过使用总裁被串联
输出以驱动以下设备的CE输入。该
时钟输入,所有的PROM在这个数据输出
链是相互关联的。所有设备都兼容,
可以与家庭的或与其它部件进行级联
在XC1700L一次性可编程串行PROM家庭。
CLK CE
OE /复位
TCK
TMS
TDI
TDO
控制
JTAG
接口
数据
内存
地址
数据
串行
or
并行
接口
首席执行官
D0数据
(串行或并行
(快递/ SelectMAP )
模式)
D1 - D7
快速模式和
SelectMAP接口
CF
99020300
图1 : XC1800系列框图
1999年9月17日(版本1.3 )
1
R
XC1800系列在系统可编程配置PROM的
引脚排列和引脚说明
表1:引脚名称和描述
名字
D0
边界
扫描
订单
4
3
D1
6
5
D2
2
1
D3
8
7
D4
24
23
D5
10
9
D6
17
16
D7
14
13
CLK
0
功能
引脚说明
44-pin
VQFP
40
44-pin
PLCC
2
20-pin
SOIC & PLCC
1
DATA OUT D0是数据输出引脚提供数据
用于配置在串行模式中的FPGA中。
产量
启用
DATA OUT D0〜 D7为输出引脚提供杆
等位基因数据配置Xilinx的FPGA中
产量
快速模式。
启用
数据输出
产量
启用
数据输出
产量
启用
数据输出
产量
启用
数据输出
产量
启用
数据输出
产量
启用
数据输出
产量
启用
DATA IN
每个上升沿CLK输入增量
ments内部地址计数器,如果两个
CE为低, OE / RESET为高。
29
35
16
42
4
2
27
33
15
9
15
7*
25
31
14
14
20
9
19
25
12
43
5
3
20
OE /
RESET
19
18
CE
15
当低,该输入保存地址
计数器复位,并在数据输出
数据输出
高阻抗。
产量
启用
DATA IN
当CE为高电平时,此引脚使器件
进入待机模式。的数据输出引脚
是在高阻抗,而该设备在
低功耗待机模式。
DATA IN
13
19
8
15
21
10
CF
22
21
数据输出允许JTAG CONFIG指令到起始
tiate FPGA配置不加电
DATA IN
荷兰国际集团下的FPGA 。
10
16
7*
2
1999年9月17日(版本1.3 )
R
XC1800系列在系统可编程配置PROM的
名字
首席执行官
边界
扫描
订单
13
14
44-pin
VQFP
21
44-pin
PLCC
27
20-pin
SOIC & PLCC
13
功能
引脚说明
数据输出芯片使能( CEO)输出端连接
到下的PROM中的CE输入
产量
链。该输出为低电平时, CE
启用
和OE / RESET输入是活动的,
内部地址计数器已经IN-
cremented超出其终端数
( TC )值。当PROM已
阅读, CEO将按照CE只要OE /
RESET为高。当OE / RESET变
低, CEO居高不下,直到PROM是
通过将OE / RE-带出复位
置高。总裁可以被编程为
是主动高或低有效。
GND是接地连接。
模式
SELECT
TMS上的上升沿状态
TCK决定状态转换为
测试访问端口( TAP)控制器。
TMS内部有一个50K欧姆的电阻
拉就可以提供一个逻辑1到设备
副如果引脚没有驱动。
该引脚为JTAG测试时钟。它SE-
quences TAP控制器和所有的
JTAG测试和编程的电子产品。
该引脚为串行输入到所有JTAG IN-
施工及数据寄存器。 TDI有
内置50K欧姆的电阻上拉至
提供一个逻辑1的系统如果引脚
没有驱动。
GND
TMS
6 , 18 , 28 &
41
5
3 , 12 , 24 &
34
11
11
5
TCK
时钟
7
13
6
TDI
DATA IN
3
9
4
TDO
DATA OUT引脚这是所有JTAG串行输出
指令和数据寄存器。 TDO有
内置50K欧姆的电阻上拉
以提供一个逻辑1到系统,如果销
不被驱动。
正电源电压3.3V的接口
纳尔逻辑和输入缓冲器。
正电压源连接到所述
输出电压驱动器。
31
37
17
V
CC
V
CCO
17 35 & 38 23 41 & 44
8 , 16 , 26 & 14 , 22 , 32 &
36
42
18安培; 20
19
*可编程串行模式只在18512和1801 。
1999年9月17日(版本1.3 )
3
R
XC1800系列在系统可编程配置PROM的
Xilinx FPGA和兼容
PROM的
设备
XC4003E
XC4005E
XC4006E
XC4008E
XC4010E
XC4013E
XC4020E
XC4025E
XC4002XL
XC4005XL
XC4010XL
XC4013XL/XLA
XC4020XL/XLA
XC4028XL/XLA
XC4036XL/XLA
XC4044XL/XLA
XC4052XL/XLA
XC4062XL/XLA
XC4085XL/XLA
XC40110XV
XC40150XV
XC40200XV
XC40250XV
XCV50
XCV100
XCV150
XCV200
XCV300
XCV400
XCV600
XCV800
XCV1000
容量
器件
1804
1802
1801
18512
18256
18128
CON组fi guration位
4,194,304
2,097,152
1,048,576
524,288
262,144
131,072
CON组fi guration位
53,984
95,008
119,840
147,552
178,144
247,968
329,312
422,176
61,100
151,960
283,424
393,632
521,880
668,184
832,528
1,014,928
1,215,368
1,433,864
1,924,992
2,686,136
3,373,448
4,551,056
5,433,888
559,232
781,248
1,041,128
1,335,872
1,751,840
2,546,080
3,608,000
4,715,648
6,127,776
舞会
XC18128
XC18128
XC18128
XC18256
XC18256
XC18256
XC18512
XC18512
XC18128
XC18256
XC18512
XC18512
XC18512
XC1801
XC1801
XC1801
XC1802
XC1802
XC1802
XC1804
XC1804
XC1804 +
XC18512
XC1804 +
XC1802
XC1801
XC1801
XC1801
XC1802
XC1802
XC1804
XC1804
XC1804 +
XC18512
XC1804 +
XC1802
4
1999年9月17日(版本1.3 )
R
XC1800系列在系统可编程配置PROM的
在系统编程
一个或多个在系统可编程PROM的可
菊花链连接在一起,并通过在系统编程
在如标准的4针JTAG协议
图2中。
在-系
统编程提供了快速,高效的设计迭代
tions和消除不必要的包装处理或
套接装置。赛灵思开发系统亲
国际志愿组织利用Xilinx JTAG编程数据序列
编程软件和下载电缆,第三方
JTAG开发系统,一个JTAG兼容的主板
测试仪,或者一个简单的微处理器接口,模拟
在JTAG指令序列。
所有输出三态或在IN-在钳位电平举行
系统编程。
可靠性和耐用性
赛灵思在系统可编程产品提供了一个迷你
10000妈妈耐力水平在系统编程/擦除
周期和10年的最小数据保持力。每
器件满足所有的功能,性能和数据reten-
在此忍耐极限化的规格。
设计安全性
赛灵思在系统可编程PROM设备断路器中
porate高级数据安全功能,全面保护
编程数据不被非法读取。
表2
显示了安全设置可用。
所读取的安全位可以由用户来防止被设置
被读取或通过复制内部编程模式
JTAG 。当设置它允许设备擦除。删除整个
设备重置读安全位的唯一途径。
表2 :数据安全选项
默认
允许阅读
编程/擦除允许
SET
读通过JTAG抑制的
擦除允许
外部编程
赛灵思可重新编程的PROM也可以编程
由赛灵思HW- 130器件编程器。这提供了
在使用预编程的装置的额外的灵活性
设计,边界扫描的制造工具,有一个在系
TEM可编程选项,为未来的改进和
设计变更。
V
CC
GND
(a)
(b)
X5902
图2 :在系统编程操作(a )焊锡设备PCB和( b)使用下载电缆项目
1999年9月17日(版本1.3 )
5
相关元器件产品Datasheet PDF文档

TDOZX

XC1800 Series of In-System Programmable Configuration PROMs
19 XILINX

TDOZX

XC1800 Series of In-System Programmable Configuration PROMs
12 XILINX

TDP

Molded, Dual-In-Line Resistor Networks
暂无信息
10 VISHAY

TDP

Half-pitch Side-Actuated DIP Switches
19 CK-COMPONENTS

TDP02H0SB1

Half-pitch Side-Actuated DIP Switches
24 CK-COMPONENTS

TDP02H0SBD1

Half-pitch Side-Actuated DIP Switches
17 CK-COMPONENTS