掌握 TVS 防护元件 PCB Layout 的注意事项

在当今电子产品不断向小型化发展的趋势下，防护电路设计的重要性愈发凸显。本文聚焦于防护元件位置及 PCB Layout 走线方式等关键要点，适用于市面上各式不同封装的防护元件，为大家详细介绍 TVS 防护元件在 PCB Layout 时的注意事项。

ESD/EOS 保护元件配置位置的注意事项

图一展示了拆解保护元件在 PCB Layout 时配置位置的各项参数

L1 指 PCB Layout 时 Connector 与 TVS 的距离，建议尽可能缩短。这是因为缩短此距离能减少 ESD/EOS 瞬态能量在未通过 TVS 防护元件前，耦合到附近或下层敏感高速讯号 trace 或是电源路径的可能性。同时，瞬态能量从进入 connector 到通过 TVS 防护元件宣泄至地的距离越短，回路所造成的电磁波干扰就越小。若瞬态能量在接触 TVS 防护元件前先通过如 Common Mode Choke、电容或电阻等元件，会溢散出电磁波干扰系统运作，导致系统功能异常或当机。

L2 指在 TVS 保护元件和 Chipset 的 I/O 之间的距离。在 connector 到 Chipset IC 总长度不变的情况下，L1 越短则 L2 越长。这样有助于增加放电路径上的电感值，从而减少流往 L2 的分流电流，并降低流至 Chipset IC 端的瞬态电压振幅。有些产品在设计时，会直接利用绕线的方式拉长 L2 的长度，以辅助达成 ESD/EOS 设计目标。

L3 指为了连接 TVS 保护元件，在原有 I/O trace 上外加的 T 字形分支 Layout 走线路径。ESD/EOS 瞬态突波电流流经 L3 所造成的寄生电感时，会直接提升整体钳制电压，对保护电路的设计影响巨大。因此，设计时应尽量使 L3 越小越好，避免 TVS 防护元件因 L3 带来的效应而防护效果不佳。

此外，TVS 接地时需要直接接到大面积 GND 层。若采用 GND trace 的设计，会在此处造成额外的电感，直接拉高整体钳制电压表现，严重影响保护电路的设计功效。

TVS 防护元件在 PCB Layout 的注意事项（以 USB2.0 端为例）

图二为 6 - pin TVS 防护元件在 dual USB2.0 端的 Layout 范例

TVS 防护元件的 VDD 脚位建议直接连接至 USB Port VBUS 电源 trace，尽量避免 T 字形分支 trace 或穿层时 VIA 造成的电感影响。TVS 防护元件的 GND 脚位应直接与 PCB Layout 中的大面积 GND 层连接，避免使用 PCB Trace 连接防护元件的 GND 脚。

如图二所示，在进行多通道 TVS 保护元件的 PCB Layout 时，VDD 或 GND 脚可能需要使用 VIA 连接，建议采用两个或两个以上 VIA 过孔连接进行 PCB 穿层，以降低接地阻抗值及电感效应。

如图二所示，6 - pin TVS 的位置应尽量接近 Connector，布线也应尽量缩短，避免耦合至邻近或下层讯号或电源路径的可能性，降低宣泄 ESD/EOS 能量时产生的电磁波干扰。

进行讯号线防护设计时，应将 TVS 保护元件的 PAD 直接设计于讯号线 trace 上，避免 T 字形分支路径额外造成的电感影响保护元件的功效。以下通过实际 layout 案例进行比较。

案例一：错误的 PCB Layout 方式

图三所示，讯号线的 PCB Layout 通过 T 字分支的路径（蓝色框处）连接到保护元件，会导致保护电路钳制电压上升，增加 ESD/EOS 能量往内部电路分流的风险，最终可能使保护元件无法发挥应有效果。

案例二：正确的 PCB Layout 方式

图四所示，讯号线的 PCB Layout 将防护元件 PAD 直接设计在讯号的走线上，符合图二中讯号线的 layout guideline，未造成额外的 T 字分支路径（蓝色框处），可确保 ESD/EOS 能量由 Connector 进入时，防护元件发挥最佳防护效果。

随着电子产品小型化趋势的发展，我们必须留意防护元件在 PCB 上的摆放位置及 Layout 方式，避免错误的布线导致 ESD/EOS 防护效果不佳。在设计保护电路时，选择正确有效的 TVS 防护元件后，妥善完成 PCB Layout 布线也是影响最终防护结果的重要环节。