MAX34334CSE 第1页-第3页 PDF中文翻译页面详情预览
複合トランジスタ
XN01118
(XN1118)
シリコンPNPエピタキシャルプレーナ�½�
单位:mm
スイッチング用
/
デジタル回路用
特 長
1
パッケージに
2
素子内蔵
(抵抗内蔵トランジスタ
エミッタ共通)
実装面積とアセンブリコストの半減が可�½
3
2.90
+0.20
–0.05
1.9
±0.1
(0.95) (0.95)
4
5
0.16
+0.10
–0.06
1.50
+0.25
–0.05
2.8
+0.2
–0.3
2
0.30
+0.10
–0.05
1
基本品種
UNR2118 ( UN2118 )
×
2
10˚
1.1
+0.2
–0.1
(0.65)
項目
コレクタ ベース間電圧(E 開放時)
コレクタ エミッタ間電圧(B 開放時)
コレクタ電流
全許容損失
接合温度
保存温度
記号
V
CBO
V
首席执行官
I
C
P
T
T
j
T
英镑
定格
−50
−50
−100
300
150
−55 ∼ +150
単�½�
V
V
mA
mW
°C
°C
1 :收藏家( Tr1的)
2 :收藏家( TR2)
3 :基地( TR2)
EIAJ : SC- 74A
0-0.1
絶対最大定格
T
a
=
25°C
4 :发射器
5 :基地( Tr1的)
Mini5 -G1封装
�½�名表示記号
: OM
内部接続図
3
4
5
Tr2
2
1.1
+0.3
–0.1
Tr1
1
電気的特性
T
a
=
25°C
±
3°C
項目
コレクタ ベース間電圧(E 開放時)
コレクタ エミッタ間電圧(B 開放時)
コレクタ ベース間遮断電流(E 開放時)
コレクタ エミッタ間遮断電流(B 開放時)
エミッタ ベース間遮断電流(C 開放時)
直流電流増幅率
直流電流増幅率比
*
記号
V
CBO
V
首席执行官
I
CBO
I
首席执行官
I
EBO
h
FE
h
FE (小/
大)
条件
I
C
= −10 µA,
I
E
=
0
I
C
= −2
妈,我
B
=
0
V
CB
= −50
V,I
E
=
0
V
CE
= −50
V,I
B
=
0
V
EB
= −6
V,I
C
=
0
V
CE
= −10
V,I
C
= −5
mA
V
CE
= −10
V,I
C
= −5
mA
I
C
= −10
妈,我
B
= −
0.3毫安
V
CC
= −5
V, V
B
= −
0.5 V ,R
L
=
1 kΩ
V
CC
= −5
V, V
B
= −2.5
V ,R
L
=
1 kΩ
最小
−50
−50
標準
最大
単�½�
V
V
0.1
0.5
−2.0
20
0.50
0.99
0.25
−4.9
0.2
−30%
0.08
0.51
0.10
80
+30%
0.12
µA
µA
mA
V
V
V
kΩ
兆赫
コレクタ エミッタ間�½和電圧
出力電圧ハイレベル
出力電圧ローレベル
入力抵抗
抵抗比率
トランジション周波数
V
CE ( SAT )
V
OH
V
OL
R
1
R
1
/ R
2
f
T
V
CB
= −10
V,I
E
=
1毫安,女
=
200兆赫
) 1.
測定方法は,
日本工業規格
JIS C 7030
トランジスタ測定方法によります。
2. * : 2
素子間比
)
�½�名の(
)内は,
従来品番です
発行年月
: 2004年2月
SJJ00011BJD
0.4
±0.2
1
XN01118
P
T
T
a
500
I
C
V
CE
T
a
=
25°C
V
CE ( SAT )
I
C
コレクタ・エミッタ間�½和電圧
V
CE ( SAT )
(V)
−100
I
C
/ I
B
=
10
−240
400
−200
コレクタ電流
I
C
(MA )
全許容損失
P
T
( mW)的
−160
I
B
= −
1.0毫安
0.9毫安
0.8毫安
0.7毫安
−10
300
−120
0.6毫安
0.5毫安
0.4毫安
0.3毫安
0.2毫安
0.1毫安
−1
200
T
a
=
75°C
25°C
−80
0.1
−25°C
−1
−10
−100
100
−40
0
0
40
80
120
160
0
0
−2
−4
−6
−8
−10
−12
0.01
0.1
周囲温度
T
a
(
°C
)
コレクタ・エミッタ間電圧
V
CE
(V)
コレクタ電流
I
C
(MA )
h
FE
I
C
160
6
C
ob
V
CB
コレクタ出力容量(入力開放時)
C
ob
(PF )
V
CE
= −10
V
f
=
1兆赫
I
E
=
0
T
a
=
25°C
I
O
V
IN
−10
4
V
O
= −5
V
T
a
=
25°C
5
120
−10
3
4
直流電流増幅率
h
FE
T
a
=
75°C
80
25°C
−25°C
40
3
2
出力電流
I
O
(µA)
−10
2
−10
1
0
−1
−10
−100
−1
000
0
0.1
−1
−10
−100
−1
0.4
0.6
0.8
−1.0
−1.2
−1.4
コレクタ電流
I
C
(MA )
コレクタ・ベース間電圧
V
CB
(V)
入力電圧
V
IN
(V)
V
IN
I
O
−100
V
O
= −
0.2 V
T
a
=
25°C
−10
入力電圧
V
IN
(V)
−1
0.1
0.01
0.1
−1
−10
−100
出力電流
I
O
(MA )
2
SJJ00011BJD
本資料に記載の技術情報および半導�½�のご�½�用にあたってのお願いと注意事項
(1)
本資料に記載の�½品および技術情報のうちで、外�½為替及び外�½貿易法��
に該�½�するものを輸
出する時、
または、
�½外に持ち出す時は、
日本政府の許可が必要です。
本資料に記載の技術情報は�½品の代表特性および応用回路例などを示したものであり、
弊社も
しくは第三者の知的財産権その他の権利に対する保証または実�½権の許諾を意味するものではあ
りません。
上記技術情報のご�½�用に起因して第三者所有の権利にかかわる問題が発生した場合、
�½�社はそ
の責を負うものではありません。
本資料に記載されている�½品は、
標準用途
一般電子機器(事務機器、
通信機器、
計測機器、
電�½品など)に�½�用されることを意図しております。
特別な品質、
信頼性が要求され、
その故障や誤動�½�が直接人�½を脅かしたり、
人�½�に危害を及ぼ
す恐れのある用途
特定用途(航空 宇宙用、
交通機器、
燃焼機器、
生�½維持装�½�、
安全装�½�など
)
にご�½�用をお考えのお客様および�½�社が意図した標準用途以外にご�½�用をお考えのお客様は、
前に弊社営業窓口までご相談願います。
本資料に記載しております�½品および�½品仕様は、
改良などのために予告なく変更する場合が
ありますのでご了承ください。
したがって、
最終的な設計、
ご購入、
ご�½�用に際しましては、
事前に
最新の�½品規格書または仕様書をお求め願い、
ご確認ください。
設計に際して、
特に最大定格、
動�½�電源電圧範囲、
放熱特性については保証範囲内でご�½�用いた
だきますようお願い致します。
保証値を超えてご�½�用された場合、
その後に発生した機器の欠陥に
ついては弊社として責任を負いません。
また、
保証値内のご�½�用であっても、
半導�½��½品について通常予測される故障発生率、
故障モー
ドをご考慮の上、
弊社�½品の動�½�が原因でご�½�用機器が人身事故、
火�½事故、
社会的な損害などを
生じさせない冗長設計、
延焼対策設計、
誤動�½�防止設計などのシステム上の対策を講じて頂きます
ようお願い致します。
防湿包装を必要とする�½品につきましては、
個々の仕様書取り交わしの折、
取り決めた条件(保
存期間、
開封後の放�½�時間など)を守ってご�½�用ください。
本資料の一部または全部を弊社の文書による承諾なしに、
転載または複�½することを堅くお断
り致します。
(2)
(3)
(4)
(5)
(6)
(7)
(8)
2003年九月
相关元器件产品Datasheet PDF文档

XN01118|XN1118

Composite Device - Composite Transistors
33 ETC

XN01119

Silicon PNP epitaxial planer transistor
14 PANASONIC

XN01119(XN1119)

XN01119 (XN1119) - Composite Transistors
8 ETC

XN01119|XN1119

Composite Device - Composite Transistors
22 ETC

XN0111F

TRANSISTOR | 50V V(BR)CEO | 100MA I(C) | SC-74A
8 ETC

XN0111F(XN111F)

Composite Device - Composite Transistors
7 ETC