JEDEC发布HBM4标准：带宽2TB/s，AI芯片性能飙升

微电子行业标准制定的全球领导者JEDEC 固态技术协会今天宣布发布备受期待的高带宽存储器 (HBM) DRAM 标准：HBM4。

JESD270-4 HBM4 的设计是超越先前 HBM3 标准的进化步骤，它将进一步提高数据处理速率，同时保持更高带宽、功率效率以及每个芯片和/或堆栈的更大容量等基本特性，因为更高的带宽可以实现更高的数据处理速率。

HBM4 带来的改进对于需要高效处理大型数据集和复杂计算的应用至关重要，包括生成式人工智能 (AI)、高性能计算 (HPC)、高端显卡和服务器。HBM4 在该标准的先前版本上进行了多项改进，包括：

1.增加带宽：通过 2048 位接口，传输速度高达 8 Gb/s，HBM4 可将总带宽提高至 2 TB/s。

2.通道数加倍：HBM4 将每个堆栈的独立通道数量加倍，从 16 个通道（HBM3）增加到 32 个通道，每个通道包含 2 个伪通道。这为设计人员提供了更大的灵活性和访问立方体的独立方式。

3.电源效率：JESD270-4 支持供应商特定的 VDDQ（0.7V、0.75V、0.8V 或 0.9V）和 VDDC（1.0V 或 1.05V）级别，从而降低功耗并提高能源效率。

4.兼容性和灵活性：HBM4 接口定义确保与现有 HBM3 控制器的向后兼容性，从而允许在各种应用中实现无缝集成和灵活性，并允许单个控制器在需要时同时与 HBM3 和 HBM4 配合使用。

5.定向刷新管理 (DRFM )：HBM4 结合定向刷新管理 (DRFM)，以提高行锤缓解（row-hammer）能力以及可靠性、可用性和可服务性 (RAS)。

6.容量：HBM4 支持 4 高、8 高、12 高和 16 高 DRAM 堆栈配置，具有 24 Gb 或 32 Gb 芯片密度，可提供 64GB（32 Gb 16 高）的更高立方体密度。

NVIDIA 技术营销总监兼 JEDEC HBM 小组委员会主席 Barry Wagner 表示：“高性能计算平台正在快速发展，需要在内存带宽和容量方面进行创新。HBM4 由 NVIDIA 与技术行业领导者合作开发，旨在推动 AI 和其他加速应用在高效、高性能计算方面的飞跃。”

JEDEC 董事会主席 Mian Quddus 表示：“JEDEC 成员致力于制定支持未来技术所需的标准。” 他补充道：“HBM 小组委员会不断改进 HBM 标准的努力，有望推动各种应用领域的重大进步。”

Cadence 高级副总裁兼芯片解决方案事业部总经理 Boyd Phelps 表示：“AI 模型规模的大幅增长需要更高的内存带宽，以提高采用异构计算架构的 AI 硬件系统的效率，确保大规模数据快速无缝地移动。HBM4 标准通过显著的增强功能满足了这一更高带宽需求。 通过与 JEDEC 及生态系统合作伙伴的合作，Cadence 正在通过提供业界性能最高、功耗和面积最省的 HBM4 内存子系统来促进这一转变。”

谷歌云芯片副总裁尼基尔·贾亚拉姆 (Nikhil Jayaram) 表示：“内存带宽是 AI 计算系统性能的关键支柱之一。JEDEC HBM4 代表着谷歌在下一代训练和推理系统所需的带宽方面迈出了一大步。我们期待基于 HBM4 的系统能够推动 AI 的进步，并期待与 JEDEC 合作，共同拓展 HBM 的未来。”