晶圆级集成忆阻器，为类脑 AI 芯片发展踏出重要一步

在科技飞速发展的当下，下一代 AI 硬件迎来了全新的突破。由大京都科学技术大学电气工程与计算机科学系崔相铉教授领衔的研究团队，借助先进的晶圆级大规模集成技术，成功研发出忆阻器。这一新型半导体器件正逐步在全球科技领域崭露头角，被业内公认为有潜力颠覆行业格局的下一代半导体核心器件。该研究成果已正式发表于国际权威学术期刊《自然通讯》，其提出的全新技术平台，为研发可复制人脑功能的高度集成人工智能半导体提供了关键支撑，有望突破传统半导体长期面临的性能瓶颈。

图:可扩展手动交叉开关电路的设计与工艺

在人工智能技术迅猛发展的今天，模拟人脑结构与功能成为下一代人工智能芯片研发的核心方向。人脑作为自然界最精密的 “计算系统”，包含约 1000 亿个神经元，这些神经元通过约 100 万亿个突触相互连接，形成了复杂且高效的信息处理网络。正是依托这样的结构，人脑得以在极小的物理空间内同步完成海量信息的存储与处理，并且具备极低的能量消耗。例如，人类大脑完成一次复杂的思维活动，消耗的能量仅相当于几节干电池，而当前最先进的超级计算机完成同等复杂度的运算，耗电量往往以兆瓦级计算。

与之形成鲜明对比的是，当前主流的人工智能半导体在效率上与人类大脑存在巨大差距。传统人工智能芯片采用分离式的存储与计算架构，数据需在存储器和运算单元之间频繁传输，这一过程不仅会产生大量的时间延迟，还会造成巨大的能量损耗。同时，为满足日益增长的算力需求，传统半导体不得不通过不断缩小晶体管尺寸、增加芯片集成度来提升性能，但当晶体管尺寸接近物理极限时，量子隧穿等现象会显著影响器件稳定性，这使得传统半导体的发展逐渐逼近摩尔定律的天花板，寻找替代技术成为行业迫在眉睫的任务。

忆阻器的出现为解决这一困境提供了全新路径。作为一种具有独特电学特性的半导体器件，忆阻器最核心的优势在于其能够记忆通过自身的电流大小，这种特性使其可以打破传统半导体存储与计算分离的架构，在同一个器件上同步完成存储和计算两项核心任务。更值得关注的是，忆阻器的结构极为简洁，无需复杂的辅助电路，这为提升芯片集成密度创造了有利条件。

研究数据显示，采用交叉阵列形式设计的忆阻器电路，在相同的芯片面积内，存储信息量可达传统 SRAM（静态随机存取存储器）的数十倍之多。这种超高集成密度的特性，使其成为模拟人脑突触连接结构的理想选择，为构建大规模类脑神经网络芯片奠定了硬件基础。

尽管忆阻器具备诸多突出优势，但在崔相铉教授团队的研究取得突破之前，其集成技术长期停留在小规模实验演示阶段，难以实现产业化应用。阻碍忆阻器走向大规模晶圆生产的因素众多，首先是制造工艺极为复杂，忆阻器对材料纯度、电极精度和薄膜厚度等参数有着严苛要求，任何一个环节的微小偏差都可能导致器件失效；其次，工艺的复杂性直接造成了极低的生产良率，小规模实验中的良率往往不足 50%，远远无法满足工业生产的要求；此外，电压损耗和电流泄漏问题也长期困扰着研发人员，在多器件集成的电路中，这些问题会导致信号失真、能耗增加，严重影响整体性能的稳定性。

为攻克这些技术难关，崔相铉教授团队选择与加州大学圣巴巴拉分校德米特里・斯特鲁科夫博士的研究团队开展跨机构联合研究。双方整合各自在材料科学、器件设计、电路架构和算法优化等领域的技术积累，创新性地提出了一种材料、元件、电路和算法协同设计的全新方法。与传统研发模式不同，该方法不再孤立优化单一环节，而是从整体系统出发，让各个部分相互适配、协同增效。

例如，在材料选择上，团队选用了兼具稳定性与电学响应速度的新型复合材料；在元件设计上，优化了忆阻器的电极结构以减少电流泄漏；在电路布局上，通过合理规划交叉阵列的连接方式降低电压损耗；同时搭配定制化算法，进一步提升器件的整体运行效率。凭借这一创新方案，团队成功在 4 英寸晶圆上实现了忆阻器交叉阵列电路的规模化制备，且生产良率达到约 95%，这一成果大幅降低了忆阻器产业化的门槛，为其批量生产提供了可行路径。

更具突破性的是，该研究团队还成功演示了忆阻器的三维垂直堆叠结构。传统平面化的芯片设计已接近集成极限，而三维垂直堆叠技术能够充分利用芯片的纵向空间，进一步提升集成密度。这一技术突破意味着，未来忆阻器电路不仅可以实现更大规模的集成，还能灵活适配不同场景下的人工智能计算需求，无论是移动端的轻量化智能应用，还是数据中心的大规模并行计算，都有望通过基于忆阻器的电路得到高效支撑。

为验证该技术的实际应用价值，研究团队将其应用于脉冲神经网络。脉冲神经网络作为一种模拟人脑神经元信号传输模式的新型网络架构，对硬件的实时性和能效比要求极高。实验结果显示，基于该忆阻器技术的脉冲神经网络在实际人工智能计算任务中，不仅展现出显著的效率优势，运算速度较传统芯片提升明显，能耗则大幅降低，同时保持了稳定的执行性能，在图像识别、语音处理等典型任务中均达到了预期的识别精度。

崔相铉教授在评价这项研究时表示：“这项研究提出了一种改进忆阻器集成技术的方法，该技术过去一直受到限制。我们期望它能在未来引领下一代半导体平台的发展。” 业内专家普遍认为，该研究不仅解决了忆阻器大规模集成的核心技术难题，更搭建起连接材料、器件与人工智能应用的技术桥梁。随着这项技术的不断完善与推广，有望推动人工智能硬件领域的新一轮变革，为智能家居、自动驾驶、医疗影像等众多依赖高效算力的行业注入新的发展动力，加速类脑智能从实验室走向实际应用的进程。