背面供电技术：突破芯片设计物理极限的创新之举

在半导体行业的发展进程中，芯片技术的革新一直是推动行业前进的核心动力。一则关于芯片技术创新的消息引发了广泛关注，CPU 设计正迎来一场意义深远的变革，而这场变革的主角就是背面供电技术。

一直以来，CPU 设计的发展方向多集中在增加核心数量、追求更小的制程节点或堆叠更多芯片等方面。像 AMD 的 3D V - Cache 等技术虽有显著创新，但并未从根本上改变我们对 CPU 的传统认知。而背面供电技术，无疑是令人期待的 CPU 创新之一，它将在性能、散热和能效等方面带来革命性的变化，尤其对于 PC 组装者和发烧友而言，意义非凡。

CPU 的供电来源是影响其性能的关键因素。简单来说，背面供电就是把供电网络 (PDN) 从硅芯片的正面转移到背面。供电网络由金属层和过孔构成，用于为晶体管供电。传统上，它与数据 I/O 处于同一侧，这使得工程师不得不权衡性能和效率。电源路由与逻辑信号相互竞争，一旦出现拥塞，就会导致电阻增加和电压下降，进而限制芯片密度。

通过将电源传输移至芯片另一侧，这些权衡的重要性大幅降低。芯片正面可专注于信号输出和晶体管布局，背面则专门负责供电。IMEC 和台积电等公司早已在实验室芯片上对该技术进行了长期实验，而英特尔的 PowerVia PDN 是首个面向商用芯片的背面供电实现方案。尽管最初计划与英特尔 20A 制程节点一同推出，但由于该节点并非面向消费级平台而未能发布。不过，基于英特尔 18A 制程节点的 Panther Lake 架构搭载了 PowerVia 技术，预计 2026 年 1 月将在笔记本电脑中亮相。即将推出的 Arrow Lake 桌面处理器升级版不会采用背面供电 (BSPD) 技术，但 2026 年底推出的 Nova Lake 桌面 CPU 有可能采用，只是目前尚不清楚这些芯片是否采用英特尔 18A 制程节点制造。

电源传输是多数电脑发烧友容易忽视的幕后瓶颈，它在无形中决定了 CPU 的性能极限。处理器消耗的每瓦电力都需向下传输，这可能干扰逻辑信号，增加电阻和延迟。这就是为何一些高端芯片在达到热极限之前，就先遇到电压稳定性问题。PowerVia 等技术能够降低所谓的 IR 压降，即电源在传输过程中电压的损耗。更高的效率意味着晶体管能更稳定地在设计电压下运行，从而提供更稳定的时钟频率。英特尔的测试显示，在相同制程节点和电压下，将供电电路移至芯片底部，时钟频率可提高 6%，电压降降低 30%。

在散热方面，背面供电技术的优势也十分明显。将供电电路移至背面，能使逻辑电路与集成散热器（IHS）更好地接触，CPU 散热器也可直接与之接触。从理论上讲，这有助于简化 CPU 散热，减少负载运行时电压尖峰对散热的影响。

此外，背面供电技术与未来的堆叠技术完美契合。如今的 3D 垂直缓存和芯片组架构依赖于硅通孔和专用键合层。若将 CPU 顶部从电源网络中解放出来，我们将有望实现真正的逻辑堆叠，而非仅仅是额外的缓存。例如，CPU 核心层可直接键合到 AI 加速器或集成 GPU，无需单独的基板。

随着工艺节点不断缩小，生产可用晶圆的成本大幅上升，最终会转嫁到消费者身上。同时，硅的制造能力也已接近极限，栅极长度甚至以几十个原子为单位衡量。这意味着，我们在 2000 年代和 2010 年代所见证的巨大进步在 2020 年代已难以重现，未来芯片密度和效率的提升将主要依赖于背面供电等技术，以及 GAAFET 和 RibbonFET 等新型晶体管设计。

更清洁的电源供应意味着更稳定的超频和降压，更少因瞬态尖峰导致的崩溃或降频，以及更一致的散热性能。此外，移动电源供应还能带来约 6% 的性能提升。尽管背面供电技术不像核心数量、全新架构或人工智能加速器那样容易被察觉，但它却是现代芯片设计中一项具有重大意义的进步。它重新审视了 CPU 内部电力传输的物理极限，有望引发更多的创新。