重磅！SK 海力士 HBM4 芯片量产，引领高性能存储变革

近日，一则半导体行业的重磅消息传来 —— 全球首款 HBM4 芯片开始量产！这一里程碑式的事件，无疑将在高性能计算和人工智能领域掀起新的波澜。

SK 海力士今日宣布，已成功完成面向 AI 的超高性能存储器新产品 HBM4 的开发，并在全球首次构建了量产体系。此消息发布后，SK 海力士股价当日盘中一度上涨超 5%，足见市场对这一成果的高度认可。

HBM（High Bandwidth Memory，高带宽内存）作为一种能够实现高速、宽带宽数据传输的下一代 DRAM 技术和规范，其核心结构是将多个 DRAM 芯片（通常为 4 层、8 层甚至 12 层）通过先进的封装技术垂直堆叠在一起。HBM 能以远超传统内存（如 GDDR）的带宽运行，已成为高性能计算领域，特别是生成式 AI 所需 GPU（图形处理器）的理想内存解决方案。需要明确的是，HBM 并非一种新型 DRAM 芯片本身，而是一种定义了如何实现 DRAM 高速、宽带宽互连的物理和电气 “接口规范”。

HBM4 在多个关键性能指标上进行了显著改进。在带宽方面，通过 2048bit 接口提供高达 8Gb/s 的传输速度，总带宽提高至 2TB/s，大幅提升了数据处理能力。每个堆叠的独立通道数也加倍，从 HBM3 的 16 个通道增加到 32 个通道，每个通道包含 2 个伪通道，为设计人员提供了更大的灵活性。在容量上，HBM4 支持 4 层、8 层、12 层和 16 层 DRAM 堆栈，芯片密度可达 24Gb 或 32Gb，可提供 64GB（32Gb×16 高）的更高立方体密度，能够满足更复杂的计算需求。

HBM 对于 AI 功能（特别是大规模训练和推理）、高性能计算以及高端显卡至关重要，它能够极大缓解数据吞吐的瓶颈，让 GPU 等处理器高效运转。SK 海力士预测，将该产品引入客户系统后，AI 服务性能最高可提升 69%，这将使 AI 训练和推理更快、更高效。

在技术研发上，SK海力士在HBM4的开发过程中采用了自研的MR-MUF封装技术和第五代10纳米级（1b）DRAM工艺，MR-MUF工艺指在堆叠半导体芯片后，通过向芯片间隙注入液态保护材料并固化的方式保护层间电路，相较逐层堆叠芯片时铺设薄膜材料的传统方式，该工艺效率更高且散热效果优异。

SK海力士副总裁、HBM开发负责人赵柱焕（Kwon Eon-oh）表示，“HBM4的开发将成为业界新的里程碑”。赵柱焕是DRAM领域的专家，于2022年将全球首创的下一代工艺High-K Metal Gate (HKMG)引入到移动DRAM、LPDDR中，提高了速度并降低了功耗消耗。2023年，他晋升为SK海力士高管，承担起完成该公司HBM技术路线图的重任。

目前，高端 HBM 市场主要由三星、美光、海力士三大巨头主导，头部厂商在 HBM 上的竞争异常激烈。SK 海力士的 HBM 产品市场占有率位列第一，此次在 HBM4 的量产上领先一步。不过，三星和美光也在积极跟进，三星正在筹备样品生产，计划在 2025 年第四季度开始初期生产，目标是搭载于英伟达 2026 年推出的 Rubin AI GPU，并正计划恢复建设平泽第五工厂，为下一代 HBM 准备产能；美光已推出 12 层堆叠 36GB HBM4 样品，进入客户验证阶段，计划 2026 年正式量产。

在HBM存储器的发展过程中，散热是个大问题。若无法充分控制半导体芯片产生的热量，可能会对产品性能、生命周期和功能产生负面影响。因此，除容量和带宽外，包括散热在内均已成为先进存储器产品开发过程中的关键考虑因素。而控制散热的一大手段就是封装技术。据悉，三星已经将混合键合技术引入到第六代 HBM 产品，也就是 HBM4，早于竞争对手 SK 海力士。这不仅显著改善了发热问题，而且还明显提升了 I/O 数量。随着堆叠层数的增加，需要缩小芯片之间的间隙，引入混合键合技术可以满足需要更多垂直堆叠层数的 HBM 产品的生产需求。

当前，HBM4 的市场需求强劲，被广泛应用于 AI、深度学习和高性能计算等领域。此前，英伟达 CEO 黄仁勋曾要求 SK 海力士提前六个月供应 HBM4 芯片。此外，特斯拉最近也向 SK 海力士和三星电子表达采购 HBM4 的意向，用于正在开发的 AI 数据中心及其自动驾驶汽车。而微软、Meta 向三星电子采购定制 HBM4 芯片。

SK 海力士 HBM4 芯片的量产，无疑为高性能计算和人工智能的发展注入了新的动力，也将加剧半导体存储市场的竞争。未来，HBM4 芯片能否在市场上取得更大的成功，让我们拭目以待。