AT32新时钟配置工具
1. ertc 使能：ertc 时钟代码配置的使能下拉框。
2. ertcsel：点选框，ertc 时钟源选择。当 ertc 使能开启后，此点选框可配置。
3. ertcdiv：下拉框，当 ertc 选择 hext 外部高速时钟作为时钟来源时，此下拉框选择分频系数。
4. lext bypass：外部低速时钟的旁路使能。
5. hext：此为输入框，8 MHz 为所采用外部时钟源的默认频率，用户可根据实际使用的外部时钟源
频率进行修改。（注：此 8 MHz 被修改为其他频率值时，对应的 BSP 中 demo 目录下的 inc/at3
2f435_437_conf.h 文件内的 HEXT_VALUE 宏定义也应该一致修改，也可以采用工具生成的 at3
2f435_437_conf.h 文件来进行使用）。
6. hext bypass：高速外部时钟的旁路使能。
7. pllrcs：点选框，可配置 PLL 时钟源为 HEXT 或 HICK。
8. pll_ms：输入框，PLL 预分频系数，范围值 1~15。其功能是对 PLL 输入时钟进行预分频。
9. pll_ns：输入框，PLL 倍频参数，范围值 31~500。其功能是对 PLL_MS 进行预分频处理后的时
钟进行倍频。
10. pll_fr：下拉框，PLL 后分频系数，范围（1、2、4、8、16、32）。其功能是对 PLL_NS 倍频后
的时钟进行后除频，除频后的时钟才是 PLL 时钟。
11. sclk select：点选框，可配置 HEXT、PLL 或 HICK 作为系统时钟。
12. sclk 频率：当采用正向配置时，此作为系统时钟频率的配置结果显示，当将其用作输入框时，输
入期望的频率后点击回车键，会根据此输入值反向计算一组合适的或最接近期望值的 PLL 配置参
数。
13. hick to sclk：点选框，当 sclk select 选择 HICK 作为系统时钟时，可配置 HICK 的 8 MHz 或 4
8 MHz 到系统时钟（注：当选择 48 MHz HICK 到系统时钟后，CLKOUT 输出 HICK 时的频率
也为 48 MHz）。
14. usbdiv：下拉框。当 PLL 时钟被选作为 USB 的时钟来源时，此处配置 PLL 时钟到 USB 时钟的
分频系数。
15. hick to usb：点选框，可配置 USB 时钟由 PLL 时钟或 HICK 48 MHz 提供，USB 时钟配置代
码由下拉框 to usb 来进行选择控制。因 USB 时钟需要的是固定 48 MHz，所以在 usbdiv 可分频
参数为前提下，PLL 倍频出来的频率可能不满足 USB 48 MHz 的时钟需求。
16. USB 使能：USB 时钟代码配置的使能下拉框。
17. USB 时钟频率的显示。此显示栏会实时计算 USB 时钟的频率并显示，如果配置出来的 USB 时
钟不等于 48 MHz 时，显示出来的 USB 时钟频率会标注为红色，而实际应用中没有用到 USB 时
选择 disable 则不会显示。（注：此部分只针对 USB 时钟频率的配置，USB 外设时钟使能需自行
额外打开）。
2.4
2.5
生成代码
当时钟配置完成后，可点击生成代码，然后选择代码生成的路径并确认，最后会在所选目录下生成两
个文件夹 inc 和 src，源文件存放在 src 文件夹下，头文件存放在 inc 文件夹下。这些文件可结合到
BSP_V2.x.x 内的工程来进行使用。可以采用新生成的时钟代码文件（at32f4xx_clock.c/
at32f4xx_clock.h/ at32f4xx_conf.h）将原 BSP demo 中的对应文件替换，在 main 函数中进行
system_clock_config 函数调用即可。
工具使用注意事项
在使用本时钟配置工具时需注意：
1. 此工具生成的时钟配置源码文件需结合雅特力科技提供的 BSP_V2.x.x 进行使用。
2. 不同系列所生成的时钟配置源码文件不能型号混用，只能在相对应的工程项目中进行调用。
3. 配置工具中各输入框参数修改后，请以“Enter”键结束。
2024.03.20
第 10 页
版本 1.0.6
