DAC43608RTER [TI]
采用微型 QFN 封装的 8 位、8 通道、I2C、电压输出 DAC | RTE | 16 | -40 to 125;
| 型号： | DAC43608RTER |
| 厂家： | 
TEXAS INSTRUMENTS |
| 描述： | 采用微型 QFN 封装的 8 位、8 通道、I2C、电压输出 DAC | RTE | 16 | -40 to 125 |
| 文件： | 总45页 (文件大小：3408K) |
| 中文： | 中文翻译 | 下载： | 下载PDF数据表文档文件 |
Support &
Community
Product
Folder
Order
Now
Tools &
Software
Technical
Documents
DAC53608, DAC43608
ZHCSIU5A –OCTOBER 2018–REVISED DECEMBER 2018
采用微型 3 × 3 WQFN 封装的 DACx3608 八路 10 位或 8 位 I2CTM 接口
缓冲电压输出 DAC
1 特性
3 说明
1
•
±1LSB INL 和 DNL
DAC53608 和 DAC43608 (DACx3608) 分别为 10 位
和 8 位低功耗、电压输出、八通道数模转换器
•
宽工作范围
(DAC)。DACx3608 根据设计在 1.8V 至 5.5V 的宽电
源范围内具有单调性。DACx3608 使用外部基准，可
提供 1.8V 至 5.5V 的满标度输出电压范围，同时每通
道消耗的静态电流为 0.1mA。DACx3608 还包括基于
每通道且用户可编程的断电寄存器。这些寄存器有助于
DAC 输出缓冲器以断电至 10K 的启动状态，并保持该
状态，直到向这些输出缓冲器发出加电命令。
–
–
电源电压：1.8V 至 5.5V
温度范围：–40˚C 至 125˚C
I2CTM 串行接口
•
–
–
标准、快速和快速+ 模式
2.4V，VIH（VDD = 5.5V）
•
•
•
•
通过 LDAC 引脚实现同步输出更新
极低功耗：0.1mA/通道 (1.8V)
低功耗启动模式：输出断电至 10K 状态
微型封装
低静态电流、宽电源范围和每通道断电选项使
DACx3608 成为低功耗的电池供电型系统的理想选
择。
–
16 引脚 WQFN (3mm × 3mm)
这些器件通过 I2CTM 接口进行通信。这些器件支持
I2CTM 标准模式 (100kbps)、快速模式 (400kbps) 和快
速+ 模式 (1Mbps)。这些器件还具有可用于同时进行
DAC 更新的载入 DAC (LDAC) 引脚。
2 应用
•
•
•
•
•
•
•
可编程电源
可编程窗口比较器
显示面板中的 VCOM 偏置
多功能打印机中的激光驱动器
自动对焦数码相机镜头
DACx3608 采用小型的 3mm × 3mm 16 引脚 WQFN
封装。这些器件的额定扩展工业温度范围为 –40°C 至
+125°C。
ATM 机、点钞机、条形码阅读器
IP 网络摄像机、投影仪
器件信息(1)
器件型号
DAC53608
DAC43608
封装
WQFN (16)
WQFN (16)
封装尺寸（标称值）
3.00mm × 3.00mm
3.00mm × 3.00mm
(1) 如需了解所有可用封装，请参阅产品说明书末尾的可订购产品
附录。
简化框图
可编程窗口比较器
VIO
VREFIN
VDD
DACx3608
RPULL-UP
VDAC
SCL
SDA
A0
THLD-HI
DACx3608
+
DAC
Buffer
Registers
DAC
Active
Registers
DAC
BUF
VOUTA
VOUT
R1
RA
Channel A
Channel H
LDAC
CLR
VIN
VOUTH
RB
+
R2
Power On Reset
Resistive Network
Power Down Logic
THLD-LO
AGND
1
本文档旨在为方便起见，提供有关 TI 产品中文版本的信息，以确认产品的概要。 有关适用的官方英文版本的最新信息，请访问 www.ti.com，其内容始终优先。 TI 不保证翻译的准确
性和有效性。 在实际设计之前，请务必参考最新版本的英文版本。
English Data Sheet: SLASEQ4
DAC53608, DAC43608
ZHCSIU5A –OCTOBER 2018–REVISED DECEMBER 2018
www.ti.com.cn
目录
8.2 功能框图.................................................................. 19
8.3 特性 说明................................................................. 20
8.4 器件功能模式........................................................... 21
8.5 编程......................................................................... 21
8.6 寄存器映射 .............................................................. 27
应用和实现............................................................. 30
9.1 应用信息.................................................................. 30
9.2 典型 应用................................................................. 30
1
2
3
4
5
6
7
特性.......................................................................... 1
应用.......................................................................... 1
说明.......................................................................... 1
修订历史记录 ........................................................... 2
器件比较表............................................................... 3
引脚配置和功能........................................................ 3
规格.......................................................................... 4
7.1 绝对最大额定值......................................................... 4
7.2 ESD 额定值............................................................... 4
7.3 建议运行条件............................................................. 4
7.4 热性能信息 ................................................................ 4
7.5 电气特征.................................................................... 5
7.6 时序要求：I2CTM 标准模式........................................ 7
7.7 时序要求：I2CTM 快速模式........................................ 7
7.8 时序要求：I2CTM 快速+ 模式..................................... 8
7.9 时序要求：逻辑......................................................... 8
7.10 典型特性：1.8V..................................................... 10
7.11 典型特性：5.5V..................................................... 12
7.12 典型特性................................................................ 17
7.13 典型特性................................................................ 18
详细 说明................................................................ 19
8.1 概述......................................................................... 19
9
10 电源建议................................................................ 33
11 布局 ....................................................................... 34
11.1 布局指南................................................................ 34
11.2 布局示例................................................................ 34
12 器件和文档支持 ..................................................... 35
12.1 文档支持................................................................ 35
12.2 相关链接................................................................ 35
12.3 接收文档更新通知 ................................................. 35
12.4 社区资源................................................................ 35
12.5 商标....................................................................... 35
12.6 静电放电警告......................................................... 35
12.7 术语表 ................................................................... 35
13 机械、封装和可订购信息....................................... 36
8
4 修订历史记录
Changes from Original (October 2018) to Revision A
Page
•
已更改 将“高级信息”更改为“生产数据” ................................................................................................................................... 1
2
版权 © 2018, Texas Instruments Incorporated
DAC53608, DAC43608
www.ti.com.cn
ZHCSIU5A –OCTOBER 2018–REVISED DECEMBER 2018
5 器件比较表
器件
分辨率
10 位
8 位
DAC53608
DAC43608
6 引脚配置和功能
RTE 封装
16 引脚 WQFN
俯视图
1
2
3
4
12
11
10
9
VOUT
VOUT
VOUT
VOUT
A
VOUT
VOUT
VOUT
VOUT
H
G
F
B
C
D
E
Not to scale
引脚功能
引脚
名称
I/O
说明
编号
7
A0
I
四态地址输入
AGND
14
16
8
GND
此器件上用于所有电路的接地参考点。
异步清除引脚（低电平有效）
CLR
I
I
I
LDAC
SCL
用于同步输出更新的载入 DAC 引脚（低电平有效）
6
串行接口时钟
向输入寄存器中输入数据或从中输出数据。此引脚为双向开漏数据线，必须通过外
部上拉电阻器连接到电源电压。
SDA
VDD
5
I/O
13
1
PWR
O
模拟电源电压（1.8V 至 5.5V）。
DAC A 的模拟输出电压
DAC B 的模拟输出电压
DAC C 的模拟输出电压
DAC D 的模拟输出电压
DAC E 的模拟输出电压
DAC F 的模拟输出电压
DAC G 的模拟输出电压
DAC H 的模拟输出电压
器件的参考输入
VOUT
VOUT
VOUT
VOUT
VOUT
A
B
C
D
E
2
O
3
O
4
O
9
O
VOUTF
10
11
12
15
O
VOUT
G
H
O
VOUT
O
VREFIN
I/O
版权 © 2018, Texas Instruments Incorporated
3
DAC53608, DAC43608
ZHCSIU5A –OCTOBER 2018–REVISED DECEMBER 2018
www.ti.com.cn
7 规格
7.1 绝对最大额定值
在自然通风温度范围内测得（除非另有说明）(1)
最小值
-0.3
最大值
单位
V
DD（至 AGND
）
6
VDD + 0.3
VDD + 0.3
VDD + 0.3
10
输入电压
VREFIN（至 AGND
）
–0.3
–0.3
–0.3
-10
V
A
GND 的数字输入
OUT（至 AGND
输出电压
输入电流
V
）
V
任何引脚的输入电流
结温，TJ
mA
–40
150
温度
°C
贮存温度，Tstg
–65
150
(1) 应力超出绝对最大额定值 下所列的值有可能会对器件造成永久损坏。这些列出的值仅仅是极端条件下的应力额定值，这并不表示器件在这
些条件下以及在建议运行条件 以外的任何其他条件下能够正常运行。长时间处于绝对最大额定条件下可能会影响器件的可靠性。
7.2 ESD 额定值
值
单位
人体放电模型 (HBM)，符合 ANSI/ESDA/JEDEC
JS-001，所有引脚(1)
±1000
V(ESD)
静电放电
V
充电器件模型 (CDM)，符合 JEDEC 规范
JESD22-C101，所有引脚(2)
±500
(1) JEDEC 文档 JEP155 指出：500V HBM 时能够在标准 ESD 控制流程下安全生产。[以下句子为可选；请参阅 Wiki。] 如果具备必要的预防
措施，则可以在低于 500V HBM 时进行生产。[以下句子为可选；请参阅 Wiki。] 列为 ±WWW V 和/或 ±XXX V 的引脚实际上可能具有更
高的性能。
(2) JEDEC 文档 JEP157 指出：250V CDM 时能够在标准 ESD 控制流程下安全生产。[以下句子为可选；请参阅 Wiki。] 如果具备必要的预防
措施，则可以在低于 250V CDM 时进行生产。[以下句子为可选；请参阅 Wiki。] 列为 ±YYY V 和/或 ±ZZZ V 的引脚实际上可能具有更高
的性能。
7.3 建议运行条件
在自然通风温度范围内测得（除非另有说明）
最小值
1.8
标称值
最大值
5.5
单位
V
V
DD（至 AGND
）
提供给接地端的正电源电压
提供给接地端的基准输入电源电压
数字输入高电压，1.8 ≤ VDD ≤ 2.7
数字输入高电压，2.7 < VDD ≤ 5.5
数字输入低电压
VREFIN（至 AGND
）
1.8
VDD
V
VIH
VIH
VIL
TA
VDD – 0.3
2.4
V
V
0.5
V
环境温度
–40
125
°C
7.4 热性能信息
DACx3608
热指标(1)
RTE (WQFN)
单位
16 引脚
49
RθJA
结至环境热阻
°C/W
°C/W
°C/W
°C/W
°C/W
°C/W
RθJC(top)
RθJB
结至外壳（顶部）热阻
结至电路板热阻
50
24.1
1.1
ΨJT
结至顶部特征参数
结至电路板特征参数
结至外壳（底部）热阻
YJB
24.1
8.7
RθJC(bot)
(1) 有关传统和新热指标的更多信息，请参阅 《半导体和 IC 封装热指标》应用报告。
4
Copyright © 2018, Texas Instruments Incorporated
DAC53608, DAC43608
www.ti.com.cn
ZHCSIU5A –OCTOBER 2018–REVISED DECEMBER 2018
7.5 电气特征
所有最小/最大规格的条件为 TA = –40°C 至 +125°C，所有典型规格的条件为 TA = 25°C，1.8V ≤ VDD ≤ 5.5V，VREFIN = 2.5V
(VDD ≥ 2.7V) 或 VREFIN = 1.8V (VDD ≤ 2.7V)，RL= 5kΩ（至 AGND），CL = 200pF（至 AGND），且数字输入处于 VDD 或 AGND
（除非另有说明）
参数
测试条件
最小值
典型值
最大值
单位
静态性能
DAC53608
DAC43608
10
8
分辨率
位
DAC43608，2.7V ≤ VDD ≤ 5.5V
DAC43608，1.8V ≤ VDD ≤ 2.7V
DAC53608，2.7V ≤ VDD ≤ 5.5V
DAC53608，1.8V ≤ VDD ≤ 2.7V
DAC43608，2.7V ≤ VDD ≤ 5.5V
DAC43608，1.8V ≤ VDD ≤ 2.7V
DAC53608，2.7V ≤ VDD ≤ 5.5V
DAC53608，1.8V ≤ VDD ≤ 2.7V
2.7V ≤ VDD ≤ 5.5V，将 0d 编码至 DAC
1.8V ≤ VDD ≤ 2.7V，将 0d 编码至 DAC
-1
-1
-1
-1
-1
-1
-1
-1
1
1
最低有效
位 (LSB)
INL
积分非线性(1)
微分非线性(1)
1
1
1
1
DNL
LSB
1
1
6
6
12
12
零代码误差
mV
零代码误差温度系数
偏移误差误差(1)
±5
µV/°C
%FSR
2.7V ≤ VDD ≤ 5.5V
1.8V ≤ VDD ≤ 2.7V
–0.5
–0.5
0.25
0.25
0.5
0.5
%FSR/°
C
偏移误差误差温度系数(1)
增益误差(1)
±0.0003
2.7V ≤ VDD ≤ 5.5V
1.8V ≤ VDD ≤ 2.7V
–0.5
–0.5
0.25
0.25
0.5
0.5
%FSR
%FSR/°
C
增益误差温度系数(1)
±0.0004
0.25
2.7V ≤ VDD ≤ 5.5V，将 1023d 编码至
DAC，无净空
–0.5
–1
0.5
1
满标度误差
%FSR
1.8V ≤ VDD ≤ 2.7V，将 1023d 编码至
DAC，无净空
0.5
%FSR/°
C
满标度误差温度系数
±0.0004
输出特性
VOUT
X
输出电压
0
5.5
1
V
RL = 无限
RL = 5kΩ
CL
容性负载(2)
nF
2
DAC 位于中标度，-10mA ≤ IOUT
10mA，VDD = 5.5V
≤
负载调节
短路电流
0.1
10
25
mV/mA
mA
VDD = 1.8V，（每通道）满标度输出短接
至 AGND，或零标度输出短接至 VDD
VDD = 2.7V，（每通道）满标度输出短接
至 AGND，或零标度输出短接至 VDD
VDD = 5.5V，（每通道）满标度输出短接
至 AGND，或零标度输出短接至 VDD
50
输出电压净空
至 VDD（DAC 输出为空载）
0.05
V
至 VDD（负载电流 = 10mA@VDD
=
5.5V，负载电流 = 3mA@VDD = 2.7V，负
载电流 = 1mA@VDD = 1.8V），DAC 代
码 = 满标度
输出电压净空(2)
10
%FSR
(1) 代码之间的端点匹配，代码 4 到代码 1016（10 位）或代码 1 到代码 251（8 位）
(2) 未经生产测试
Copyright © 2018, Texas Instruments Incorporated
5
DAC53608, DAC43608
ZHCSIU5A –OCTOBER 2018–REVISED DECEMBER 2018
www.ti.com.cn
电气特征 (continued)
所有最小/最大规格的条件为 TA = –40°C 至 +125°C，所有典型规格的条件为 TA = 25°C，1.8V ≤ VDD ≤ 5.5V，VREFIN = 2.5V
(VDD ≥ 2.7V) 或 VREFIN = 1.8V (VDD ≤ 2.7V)，RL= 5kΩ（至 AGND），CL = 200pF（至 AGND），且数字输入处于 VDD 或 AGND
（除非另有说明）
参数
测试条件
最小值
典型值
0.25
最大值
单位
DAC 位于中标度
DAC 位于代码 4
ZO
直流输出阻抗
0.25
Ω
DAC 位于代码 1016
0.26
DC-
PSRR
电源抑制比（直流）
输出电压建立时间
DAC 位于中标度；VDD = 5V ± 10%
0.25
mV/V
动态性能
tsett
1/4 至 3/4 标度和 3/4 至 1/4 标度趋稳至
10%FSR，RL = 5kΩ，CL = 200pF，VDD
= 5.5V
10
µs
SR
压摆率
RL = 5kΩ，CL = 200pF，VDD = 5.5V
RL = 5kΩ，CL = 200pF
0.6
V/µs
mV
加电毛刺幅度
110
0.1Hz 至 10Hz，DAC 位于中标度，VDD
= 5.5V
Vn
Vn
输出噪声
输出噪声
40
0.05
0.2
µVpp
0.1Hz 至 100kHz 带宽，DAC 位于中标
度，VDD = 5.5V
mVrms
1kHz 下测得，DAC 位于中标度，VDD
=
5.5V
Vn
输出噪声密度
µV/√Hz
10kHz 下测得，DAC 位于中标度，VDD
=
0.2
5.5V
AC-
PSRR
200mV 50/60Hz 正弦波叠加在电源电压
上，DAC 位于中标度
电源抑制比（交流）
通道至通道交流串扰
通道至通道直流串扰
–71
1.5
dB
邻近通道上的满标度摆幅
nV-s
LSB
所有通道上的满标度摆幅，在零标度或满
标度位置测量通道
0.05
代码变化毛刺脉冲
中间代码周围 ±1LSB 变化（包括馈通）
中间代码周围 ±1LSB 变化（包括馈通）
10
25
nV-s
mV
代码变化毛刺脉冲幅度
电压基准输入
基准输入阻抗
所有通道均加电
12.5
50
kΩ
基准输入电容
pF
数字输入
在 SCL = 1MHz 时，DAC 输出静态位于
中标度
数字馈通
引脚电容
20
10
nV-s
pF
每引脚
电源要求
IVDD
正常模式，所有 DAC 均位于中标度。SPI
静态。
流入 VDD 的电流
流入 VDD 的电流
3
5
mA
µA
IVDD
所有 DAC 均断电
50
6
Copyright © 2018, Texas Instruments Incorporated
DAC53608, DAC43608
www.ti.com.cn
ZHCSIU5A –OCTOBER 2018–REVISED DECEMBER 2018
7.6 时序要求：I2CTM 标准模式
所有输入信号的时间从 VIL 到 VDD 的 70%，1.8V ≤ VDD ≤ 5.5V，1.8V ≤ VREFIN ≤ VDD，–40°C ≤ TA ≤ +125°C，Vpull up =
VDD (1.8V ≤ VDD ≤ 2.7V) 或 Vpull up = 2.7V 或 VDD (2.7V ≤ VDD ≤ 5.5V)
最小值
标称值
最大值
单位
MHz
µs
fSCL
SCL 频率
0.1
tBUF
停止条件和启动条件之间的总线空闲时间
重复启动后的保持时间
重复启动设置时间
停止条件设置时间
数据保持时间
4.7
4
tHDSTA
tSUSTA
tSUSTO
tHDDAT
tSUDAT
tLOW
tHIGH
tF
µs
4.7
4
µs
µs
0
ns
数据设置时间
250
4700
4700
ns
SCL 时钟低电平周期
SCL 时钟高电平周期
时钟和数据下降时间
时钟和数据上升时间
ns
ns
300
ns
tR
1000
ns
7.7 时序要求：I2CTM 快速模式
所有输入信号的时间从 VIL 到 VDD 的 70%，1.8V ≤ VDD ≤ 5.5V，1.8V ≤ VREFIN ≤ VDD，–40°C ≤ TA ≤ +125°C，Vpull up =
VDD (1.8V ≤ VDD ≤ 2.7V) 或 Vpull up = 2.7V 或 VDD (2.7V ≤ VDD ≤ 5.5V)
最小值
标称值
最大值
单位
MHz
µs
fSCL
SCL 频率
0.4
tBUF
停止条件和启动条件之间的总线空闲时间
重复启动后的保持时间
重复启动设置时间
停止条件设置时间
数据保持时间
1.3
0.6
tHDSTA
tSUSTA
tSUSTO
tHDDAT
tSUDAT
tLOW
tHIGH
tF
µs
0.6
µs
0.6
µs
0
ns
数据设置时间
100
1300
600
ns
SCL 时钟低电平周期
SCL 时钟高电平周期
时钟和数据下降时间
时钟和数据上升时间
ns
ns
300
300
ns
tR
ns
Copyright © 2018, Texas Instruments Incorporated
7
DAC53608, DAC43608
ZHCSIU5A –OCTOBER 2018–REVISED DECEMBER 2018
www.ti.com.cn
7.8 时序要求：I2CTM 快速+ 模式
所有输入信号的时间从 VIL 到 VDD 的 70%，1.8V ≤ VDD ≤ 5.5V，1.8V ≤ VREFIN ≤ VDD，–40°C ≤ TA ≤ +125°C，Vpull up =
VDD (1.8V ≤ VDD ≤ 2.7V) 或 Vpull up = 2.7V 或 VDD (2.7V ≤ VDD ≤ 5.5V)
最小值
标称值
最大值
单位
MHz
µs
fSCL
SCL 频率
1
tBUF
停止条件和启动条件之间的总线空闲时间
重复启动后的保持时间
重复启动设置时间
停止条件设置时间
数据保持时间
0.5
0.26
0.26
0.26
0
tHDSTA
tSUSTA
tSUSTO
tHDDAT
tSUDAT
tLOW
tHIGH
tF
µs
µs
µs
ns
数据设置时间
50
ns
SCL 时钟低电平周期
SCL 时钟高电平周期
时钟和数据下降时间
时钟和数据上升时间
0.5
µs
0.26
µs
120
120
ns
tR
ns
7.9 时序要求：逻辑
所有输入信号的时间从 VIL 到 VDD 的 70%，1.8V ≤ VDD ≤ 5.5V，1.8V ≤ VREFIN ≤ VDD，–40°C ≤ TA ≤ +125°C，Vpull up =
VDD (1.8V ≤ VDD ≤ 2.7V) 或 Vpull up = 2.7V 或 VDD (2.7V ≤ VDD ≤ 5.5V)
最小值
20
标称值
最大值
单位
ns
tLDACAH
tLDACAH
tLDACAL
tLDACSH
tLDACSH
tLDACSL
tLDACSL
tLDACW
tLDACW
tCLRW
SCL 下降沿至 LDAC 上升沿，1.7V ≤ VDD ≤ 2.7V
SCL 下降沿至 LDAC 上升沿，2.7V < VDD ≤ 5.5V
LDAC 下降沿至 SCL 下降沿，1.7V ≤ VDD ≤ 5.5V
SCL 下降沿至 LDAC 上升沿，1.7V ≤ VDD ≤ 2.7V
SCL 下降沿至 LDAC 上升沿，2.7V < VDD ≤ 5.5V
SCL 下降沿至 LDAC 下降沿，1.7V ≤ VDD ≤ 2.7V
SCL 下降沿至 LDAC 下降沿，2.7V < VDD ≤ 5.5V
LDAC 低电平时间，1.7V ≤ VDD < 2.7V
20
ns
10
时钟周期
ns
80
50
ns
20
ns
20
ns
30
ns
LDAC 低电平时间，2.7V ≤ VDD ≤ 5.5V
60
ns
CLR 低电平时间，1.7V ≤ VDD < 2.7V
30
ns
tCLRW
CLR 低电平时间，2.7V ≤ VDD ≤ 5.5V
60
ns
8
版权 © 2018, Texas Instruments Incorporated
DAC53608, DAC43608
www.ti.com.cn
ZHCSIU5A –OCTOBER 2018–REVISED DECEMBER 2018
Low byte ACK cycle
tR
tLOW
tF
SCL
tSUSTA
tSUDAT
tHDSTA
tHIGH
tSUSTO
tHDDAT
tHDSTA
SDA
tBUF
S
P
S
P
tLDACAL
tLDACAH
LDAC1
tLDACSH
LDAC2
tLDACSL
tLDACW
tCLRW
CLR
图 1. 串行接口时序图
版权 © 2018, Texas Instruments Incorporated
9
DAC53608, DAC43608
ZHCSIU5A –OCTOBER 2018–REVISED DECEMBER 2018
www.ti.com.cn
7.10 典型特性：1.8V
TA = 25°C，VDD = 1.8V，基准电压 = 1.8V，且 DAC 输出为空载（除非另有说明）
1
0.8
0.6
0.4
0.2
0
1
0.8
0.6
0.4
0.2
0
DAC A
DAC B
DAC C
DAC D
DAC E
DAC F
DAC G
DAC H
DAC A
DAC B
DAC C
DAC D
DAC E
DAC F
DAC G
DAC H
-0.2
-0.4
-0.6
-0.8
-1
-0.2
-0.4
-0.6
-0.8
-1
0
128
256
384
512
640
768
896 1024
0
128
256
384
512
640
768
896 1024
Code
Code
D001
D002
图 2. 积分线性误差与数字输入代码间的关系
图 3. 差分线性误差与数字输入代码间的关系
1
0.8
0.6
0.4
0.2
0
1
0.8
0.6
0.4
0.2
0
DAC A
DAC B
DAC C
DAC D
DAC E
INL Max
INL Min
DAC F
DAC G
DAC H
-0.2
-0.4
-0.6
-0.8
-1
-0.2
-0.4
-0.6
-0.8
-1
0
128
256
384
512
Code
640
768
896 1024
-40 -25 -10
5
20 35 50 65 80 95 110 125
Temperature (oC)
D003
D004
图 4. 总体未调整误差与数字输入代码间的关系
图 5. 积分线性误差与温度间的关系
1
1
0.8
0.6
0.4
0.2
0
DNL Max
DNL Min
TUE Max
TUE Min
0.75
0.5
0.25
0
-0.2
-0.4
-0.6
-0.8
-1
-0.25
-0.5
-0.75
-1
-40 -25 -10
5
20 35 50 65 80 95 110 125
Temperature (oC)
-40 -25 -10
5
20 35 50 65 80 95 110 125
Temperature (oC)
D005
D006
图 6. 差分线性误差与温度间的关系
图 7. 总体未调整误差与温度间的关系
10
版权 © 2018, Texas Instruments Incorporated
DAC53608, DAC43608
www.ti.com.cn
ZHCSIU5A –OCTOBER 2018–REVISED DECEMBER 2018
典型特性：1.8V (接下页)
TA = 25°C，VDD = 1.8V，基准电压 = 1.8V，且 DAC 输出为空载（除非另有说明）
1
0.8
0.6
0.4
0.2
0
6
4
DAC A
DAC B
DAC C
DAC D
DAC E
DAC F
DAC G
DAC H
DAC A
DAC B
DAC C
DAC D
DAC E
DAC F
DAC G
DAC H
2
0
-0.2
-0.4
-0.6
-0.8
-1
-2
-4
-6
-40 -25 -10
5
20 35 50 65 80 95 110 125
Temperature (oC)
-40 -25 -10
5
20 35 50 65 80 95 110 125
Temperature (oC)
D007
D008
图 8. 零代码误差与温度间的关系
图 9. 偏移误差与温度间的关系
1
0.8
0.6
0.4
0.2
0
1
0.8
0.6
0.4
0.2
0
DAC A
DAC B
DAC C
DAC D
DAC E
DAC F
DAC G
DAC H
DAC A
DAC B
DAC C
DAC D
DAC E
DAC F
DAC G
DAC H
-0.2
-0.4
-0.6
-0.8
-1
-0.2
-0.4
-0.6
-0.8
-1
-40 -25 -10
5
20 35 50 65 80 95 110 125
Temperature (oC)
-40 -25 -10
5
20 35 50 65 80 95 110 125
Temperature (oC)
D009
D010
图 10. 增益误差与温度间的关系
图 11. 满标度误差与温度间的关系
版权 © 2018, Texas Instruments Incorporated
11
DAC53608, DAC43608
ZHCSIU5A –OCTOBER 2018–REVISED DECEMBER 2018
www.ti.com.cn
7.11 典型特性：5.5V
TA = 25°C，VDD = 5.5V，基准电压 = 5.5V，且 DAC 输出为空载（除非另有说明）
1
0.8
0.6
0.4
0.2
0
1
0.8
0.6
0.4
0.2
0
DAC A
DAC B
DAC C
DAC D
DAC E
DAC F
DAC G
DAC H
DAC A
DAC B
DAC C
DAC D
DAC E
DAC F
DAC G
DAC H
-0.2
-0.4
-0.6
-0.8
-1
-0.2
-0.4
-0.6
-0.8
-1
0
128
256
384
512
640
768
896 1024
0
128
256
384
512
640
768
896 1024
Code
Code
D011
D012
图 12. 积分线性误差与数字输入代码间的关系
图 13. 差分线性误差与数字输入代码间的关系
1
0.8
0.6
0.4
0.2
0
1
0.8
0.6
0.4
0.2
0
DAC A
DAC B
DAC C
DAC D
DAC E
INL Max
INL Min
DAC F
DAC G
DAC H
-0.2
-0.4
-0.6
-0.8
-1
-0.2
-0.4
-0.6
-0.8
-1
0
128
256
384
512
Code
640
768
896 1024
-40 -25 -10
5
20 35 50 65 80 95 110 125
Temperature (oC)
D013
D014
图 14. 总体未调整误差与数字输入代码间的关系
图 15. 积分线性误差与温度间的关系
1
0.8
0.6
0.4
0.2
0
1
0.8
0.6
0.4
0.2
0
DNL Max
DNL Min
TUE Max
TUE Min
-0.2
-0.4
-0.6
-0.8
-1
-0.2
-0.4
-0.6
-0.8
-1
-40 -25 -10
5
20 35 50 65 80 95 110 125
Temperature (oC)
-40 -25 -10
5
20 35 50 65 80 95 110 125
Temperature (oC)
D015
D016
图 16. 差分线性误差与温度间的关系
图 17. 总体未调整误差与温度间的关系
12
版权 © 2018, Texas Instruments Incorporated
DAC53608, DAC43608
www.ti.com.cn
ZHCSIU5A –OCTOBER 2018–REVISED DECEMBER 2018
典型特性：5.5V (接下页)
TA = 25°C，VDD = 5.5V，基准电压 = 5.5V，且 DAC 输出为空载（除非另有说明）
0.5
0.4
0.3
0.2
0.1
0
12
10
8
DAC A
DAC B
DAC C
DAC D
DAC E
DAC F
DAC G
DAC H
DAC A
DAC B
DAC C
DAC D
DAC E
DAC F
DAC G
DAC H
6
-0.1
-0.2
-0.3
-0.4
-0.5
4
2
0
-40 -25 -10
5
20 35 50 65 80 95 110 125
Temperature (oC)
-40 -25 -10
5
20 35 50 65 80 95 110 125
Temperature (oC)
D017
D018
图 18. 零代码误差与温度间的关系
图 19. 偏移误差与温度间的关系
0.5
0.4
0.3
0.2
0.1
0
0.5
0.4
0.3
0.2
0.1
0
DAC A
DAC B
DAC C
DAC D
DAC E
DAC F
DAC G
DAC H
DAC A
DAC B
DAC C
DAC D
DAC E
DAC F
DAC G
DAC H
-0.1
-0.2
-0.3
-0.4
-0.5
-0.1
-0.2
-0.3
-0.4
-0.5
-40 -25 -10
5
20 35 50 65 80 95 110 125
Temperature (oC)
-40 -25 -10
5
20 35 50 65 80 95 110 125
Temperature (oC)
D019
D020
图 20. 增益误差与温度间的关系
图 21. 满标度误差与温度间的关系
1
0.75
0.5
1
DAC A
DAC B
DAC C
DAC D
DAC E
DAC F
DAC G
DAC H
DAC A
DAC B
DAC C
DAC D
DAC E
DAC F
DAC G
DAC H
0.75
0.5
0.25
0
0.25
0
-0.25
-0.5
-0.75
-1
-0.25
-0.5
-0.75
-1
1.8
2.725
3.65
4.575
5.5
1.8
2.725
3.65
4.575
5.5
VREFIN (V)
VREFIN (V)
D033
D034
图 22. 增益误差与基准电压间的关系
图 23. 满标度误差与基准电压间的关系
版权 © 2018, Texas Instruments Incorporated
13
DAC53608, DAC43608
ZHCSIU5A –OCTOBER 2018–REVISED DECEMBER 2018
www.ti.com.cn
典型特性：5.5V (接下页)
TA = 25°C，VDD = 5.5V，基准电压 = 5.5V，且 DAC 输出为空载（除非另有说明）
3
2.5
2
3
2.5
2
1.5
1
1.5
1
0.5
0
0.5
0
0
128
256
384
512
640
768
896 1024
0
128
256
384
512
640
768
896 1024
Code
Code
D035
D036
VDD = 1.8V 且基准电压 = 1.8V
图 24. 电源电流与数字输入代码间的关系
VDD = 5.5V 且基准电压 = 5.5V
图 25. 电源电流与数字输入代码间的关系
5
4.5
4
3
2.5
2
VDD = 5.5 V
VDD = 3.65 V
VDD = 1.8 V
3.5
3
2.5
2
1.5
1
1.5
1
0.5
0
0.5
0
-40 -25 -10
5
20 35 50 65 80 95 110 125
Temperature (oC)
1.8
2.725
3.65
VDD (V)
4.575
5.5
D037
D038
DAC 代码位于中标度
DAC 代码位于中标度且基准电压绑定到 VDD
图 27. 电源电流与电源电压间的关系
图 26. 电源电流与温度间的关系
4
3
50
Code 0x3FF
Code 0
45
40
35
30
25
20
15
10
5
2
1
0
VDD = 5.5 V
VDD = 3.65 V
VDD = 1.8 V
-1
-2
0
-40 -25 -10
5
20 35 50 65 80 95 110 125
Temperature (oC)
-20 -16 -12
-8
-4
0
4
8
12
16
20
Load Current (mA)
D039
D041
VDD = 1.8V 且基准电压 = 1.8V
图 29. 拉电流和灌电流能力
图 28. 断电电流与温度间的关系
14
版权 © 2018, Texas Instruments Incorporated
DAC53608, DAC43608
www.ti.com.cn
ZHCSIU5A –OCTOBER 2018–REVISED DECEMBER 2018
典型特性：5.5V (接下页)
TA = 25°C，VDD = 5.5V，基准电压 = 5.5V，且 DAC 输出为空载（除非另有说明）
6
VOUT (1 LSB/div)
LDAC (2.5 V/div)
Code 0x3FF
Code 0
5
4
3
2
1
0
Time (1 ms/div)
-20 -16 -12
-8
-4
0
4
8
12
16
20
Load Current (mA)
D043
D042
DAC 代码从中标度 – 1 转换到中标度，DAC 输出负载为
5kΩ//200pF
VDD = 5.5V 且基准电压 = 5.5V
图 30. 拉电流和灌电流能力
图 31. 干扰脉冲，上升沿，1LSB 步长
VOUT (1 LSB/div)
LDAC (2.5 V/div)
Small Signal VOUT (1 LSB/div)
Large Signal VOUT (2.5 V/div)
LDAC (2.5 V/div)
Time (1 ms/div)
Time (5 ms/div)
D044
D045
DAC 代码从 102d 转换到 922d，显示的是典型通道，DAC 输出负
载为 5kΩ//200pF
DAC 代码从中标度转换到中标度 – 1LSB，DAC 输出负载为
5kΩ//200pF
图 32. 毛刺脉冲，下降沿，1LSB 步长
图 33. 满标度建立时间，上升沿
18
Small Signal VOUT (1 LSB/div)
Large Signal VOUT (2.5 V/div)
LDAC (2.5 V/div)
DAC A
DAC B
DAC C
DAC D
DAC E
DAC F
DAC G
DAC H
16
14
12
10
8
6
4
2
0
-2
-4
Time (5 ms/div)
Time (50 ms/div)
D046
DAC 代码从 922d 转换到 102d，显示的是典型通道，DAC 输出负
载为 5kΩ//200pF
D047
DAC 输出负载为 5kΩ//200pF
图 35. 加电毛刺
图 34. 满标度建立时间，下降沿
版权 © 2018, Texas Instruments Incorporated
15
DAC53608, DAC43608
ZHCSIU5A –OCTOBER 2018–REVISED DECEMBER 2018
www.ti.com.cn
典型特性：5.5V (接下页)
TA = 25°C，VDD = 5.5V，基准电压 = 5.5V，且 DAC 输出为空载（除非另有说明）
20
VOUT (2 mV/div)
SCL (2.5 V/div)
DAC A
DAC B
DAC C
DAC D
DAC E
DAC F
DAC G
DAC H
15
10
5
0
-5
-10
-15
-20
Time (1 ms/div)
Time (1 ms/div)
D049
D048
DAC 代码位于中标度，基准电压绑定到 VDD，且输出负载为
5kΩ//200pF
DAC 输出负载为 5kΩ//200pF
图 36. 断电毛刺
图 37. SCL = 1MHz 时的时钟馈通
10
0
-10
-20
-30
-40
-50
-60
-70
-80
-90
-100
10
100
1000
10000
100000
1000000
Frequency (Hz)
D052
D050
DAC 代码位于中标度
DAC 代码位于满标度，输出负载为 5kΩ//200pF，VDD = 5.25V +
0.2VPP，且 VREFIN = 4.5V
图 39. DAC 输出噪声 0.1Hz 至 10Hz
图 38. DAC 输出交流 PSRR 与频率间的关系
1000
Code 0x20
Code 0x800
Code 0xFDC
800
600
400
200
0
10 2030 50 100 200 5001000
Frequency (Hz)
10000
100000
D051
图 40. DAC 输出噪声频谱密度
16
版权 © 2018, Texas Instruments Incorporated
DAC53608, DAC43608
www.ti.com.cn
ZHCSIU5A –OCTOBER 2018–REVISED DECEMBER 2018
7.12 典型特性
TA = 25°C，且 DAC 输出为空载（除非另有说明）
1
0.75
0.5
1
0.75
0.5
INL Max
INL Min
DNL Max
DNL Min
0.25
0
0.25
0
-0.25
-0.5
-0.75
-1
-0.25
-0.5
-0.75
-1
1.8
2.725
3.65
4.575
5.5
1.8
2.725
3.65
4.575
5.5
VDD (V)
VDD (V)
D021
D022
图 41. 积分线性误差与电源电压间的关系
图 42. 差分线性误差与电源电压间的关系
1
12
10
8
TUE Max
TUE Min
DAC A
DAC B
DAC C
DAC D
DAC E
DAC F
DAC G
DAC H
0.75
0.5
0.25
0
6
-0.25
-0.5
-0.75
-1
4
2
0
1.8
2.725
3.65
4.575
5.5
1.8
2.725
3.65
4.575
5.5
VDD (V)
VDD (V)
D023
D024
图 43. 总体未调整误差与电源电压间的关系
图 44. 零代码误差与电源电压间的关系
1
0.75
0.5
1
0.75
0.5
DAC A
DAC B
DAC C
DAC D
DAC E
DAC A
DAC B
DAC C
DAC D
DAC E
DAC F
DAC G
DAC H
DAC F
DAC G
DAC H
0.25
0
0.25
0
-0.25
-0.5
-0.75
-1
-0.25
-0.5
-0.75
-1
1.8
2.725
3.65
4.575
5.5
1.8
2.725
3.65
4.575
5.5
VDD (V)
VDD (V)
D025
D026
图 45. 偏移误差与电源电压间的关系
图 46. 增益误差与电源电压间的关系
版权 © 2018, Texas Instruments Incorporated
17
DAC53608, DAC43608
ZHCSIU5A –OCTOBER 2018–REVISED DECEMBER 2018
www.ti.com.cn
7.13 典型特性
TA = 25°C，VDD = 5.5V，且 DAC 输出为空载（除非另有说明）
1
1
0.75
0.5
DAC A
DAC B
DAC C
DAC D
DAC E
DAC F
DAC G
DAC H
INL Max
INL Min
0.75
0.5
0.25
0
0.25
0
-0.25
-0.5
-0.75
-1
-0.25
-0.5
-0.75
-1
1.8
2.725
3.65
4.575
5.5
1.8
2.725
3.65
4.575
5.5
VDD (V)
VREFIN (V)
D027
D028
图 47. 满标度误差与电源电压间的关系
图 48. 积分线性误差与基准电压间的关系
1
0.75
0.5
1
0.75
0.5
DNL Max
DNL Min
TUE Max
TUE Min
0.25
0
0.25
0
-0.25
-0.5
-0.75
-1
-0.25
-0.5
-0.75
-1
1.8
2.725
3.65
4.575
5.5
1.8
2.725
3.65
4.575
5.5
VREFIN (V)
VREFIN (V)
D029
D030
图 49. 差分线性误差与基准电压间的关系
图 50. 总体未调整误差与基准电压间的关系
12
10
8
1
0.75
0.5
DAC A
DAC B
DAC C
DAC D
DAC E
DAC A
DAC B
DAC C
DAC D
DAC E
DAC F
DAC G
DAC H
DAC F
DAC G
DAC H
0.25
0
6
-0.25
-0.5
-0.75
-1
4
2
0
1.8
2.725
3.65
4.575
5.5
1.8
2.725
3.65
4.575
5.5
VREFIN (V)
VREFIN (V)
D031
D032
图 51. 零代码误差与基准电压间的关系
图 52. 偏移误差与基准电压间的关系
18
版权 © 2018, Texas Instruments Incorporated
DAC53608, DAC43608
www.ti.com.cn
ZHCSIU5A –OCTOBER 2018–REVISED DECEMBER 2018
8 详细 说明
8.1 概述
DAC53608 和 DAC43608 是引脚兼容的八通道缓冲电压输出数模转换器 (DAC) 系列，具有 10 位和 8 位分辨率。
此系列的外部基准电压范围为 1.8V 至 5.5V，可实现 1.8V 至 5.5V 的满标度输出电压。这些器件在电源范围内保证
具有单调性。
与器件之间的通信通过与 I2CTM 兼容的接口实现。这些器件支持 I2CTM 标准模式 (100kbps)、快速模式 (400kbps)
和快速+ 模式 (1Mbps)。这些器件包含用于同时进行 DAC 更新的负载 DAC (LDAC) 引脚。
DACx3608 器件采用微型 QFN 封装，额定工作温度范围为 -40°C 至 +125°C。
8.2 功能框图
VREFIN
VDD
DACx3608
SCL
SDA
A0
DAC
Buffer
Registers
DAC
Active
Registers
DAC
BUF
VOUTA
Channel A
Channel H
LDAC
CLR
VOUTH
Power On Reset
Resistive Network
Power Down Logic
AGND
图 53. DACx3608 DAC 框图
版权 © 2018, Texas Instruments Incorporated
19
DAC53608, DAC43608
ZHCSIU5A –OCTOBER 2018–REVISED DECEMBER 2018
www.ti.com.cn
8.3 特性 说明
8.3.1 数模转换器 (DAC) 架构
DACx3608 系列器件中的每个输出通道均包含具有输出缓冲放大器的串式架构。图 54 显示了 DAC 架构的框图。
VREFIN
VDD
Serial interface
DAC data register
DAC
buffer
DAC
active
String
VOUT
DAC output
register
register
READ
WRITE
(asynchronous mode)
LDAC Trigger
(synchronous mode)
AGND
图 54. DACx3608 DAC 架构
8.3.1.1 DAC 传递函数
该器件以直接二进制格式将输入数据写入各个 DAC 数据寄存器。发生加电或复位事件后，该器件会将所有 DAC
寄存器设置为零代码。公式 1 显示了 DAC 传递函数。
DACn_DATA
VOUTX =
ì VREFIN
2N
其中：
•
N = 以位数表示的分辨率
10 (DAC53608) 或 8 (DAC43608)
–
•
•
•
DACn_DATA 是加载到 DAC 寄存器的二进制代码的十进制等效值
DACn_DATA 范围为 0 至 2N – 1
VREFIN 是 DAC 基准电压
(1)
8.3.1.2 DAC 寄存器更新和 LDAC 功能
该器件将写入 DAC 数据寄存器的数据存储在 DAC 缓冲寄存器中。将 DAC 缓冲寄存器中的数据传输到 DAC 有效
寄存器可以设置为立即发生（异步模式）或由 LDAC 触发器启动（同步模式）。更新 DAC 有效寄存器后，DAC 输
出将更改为新值。
每个 DAC 通道的更新模式由 LDAC 引脚的状态决定。
在异步模式下（在执行 DAC 写命令之前，LDAC = 0），向 DAC 数据寄存器写入内容会导致在 I2CTM 帧结束时立
即更新 DAC 有效寄存器和 DAC 输出。
在同步模式下（在执行 DAC 写命令之前，LDAC = 1），向 DAC 数据寄存器写入内容不会自动更新 DAC 输出。
而是在 LDAC 拉至 0 后发生更新。同步更新模式支持同时更新所有 DAC 输出。
8.3.1.3 CLR 功能
CLR 引脚是 DAC 的异步输入引脚。此引脚被拉低（逻辑 0）时，DAC 缓冲器和 DAC 有效寄存器为零代码。
8.3.1.4 输出放大器
输出缓冲放大器在输出端产生轨至轨电压，使最大输出范围为 0V 至 VDD。公式 1 表明 DAC 输出的满标度输出范
围由 VREFIN 引脚上的电压决定
20
版权 © 2018, Texas Instruments Incorporated
DAC53608, DAC43608
www.ti.com.cn
ZHCSIU5A –OCTOBER 2018–REVISED DECEMBER 2018
特性 说明 (接下页)
8.3.2 基准
DACx3608 需要外部基准才能工作。但是，基准引脚 VREFIN 和电源引脚 VDD 可以连接在一起。基准输入引脚电压
范围为 1.8V 至 VDD。所有通道都加电时，此引脚的典型输入阻抗为 12.5kΩ。
8.3.3 上电复位 (POR)
DACx3608 系列器件包含上电复位 (POR) 功能，可在加电时控制输出电压。在建立 VDD 电源后，便会发出 POR
事件。POR 使所有寄存器初始化为默认值，只有在 VDD 达到 DAC 工作范围后的 5ms 之后，与该器件的通信才有
效。DAC 数据寄存器的默认值为零代码。DAC 输出保持为加电电压，直到向通道写入有效命令为止。
该器件加电时，POR 电路将器件设置为默认模式。POR 电路需要特定的 VDD 电平（如图 55 所示）才能确保内部
电容器在加电时放电并使器件复位。为了确保发生 POR，VDD 小于 0.7V 的时间必须至少为 1ms。当 VDD 降至低
于 1.7V 但仍高于 0.7V（显示为未定义区域）时，该器件在所有指定的温度和电源条件下可能会也可能不会复位。
在这种情况下，请启动 POR。当 VDD 保持为大于 1.7V 时，不会发生 POR。
VDD (V)
5.50
Specified supply
voltage range
No power-on reset
1.80
1.70
Undefined
0.70
Power-on reset
0.00
图 55. VDD POR 电路的阈值电平
8.3.4 软件复位
通过将保留代码 1010b 写入 TRIGGER 寄存器（地址 02h）中的 SW-RST 位即可启动器件软件复位事件。
8.4 器件功能模式
DACx3608 有两种工作模式：正常模式和断电模式。
8.4.1 断电模式
DACx3608 DAC 输出放大器可通过 DEVICE_CONFIG 寄存器进行独立或全局关断（10K 至 AGND）。在此状态
下，该器件的电流消耗为 50µA (VDD = 1.8V)。加电时，所有输出通道缓冲放大器在断电至 10K 模式下启动，直到
通过将 0 写入每通道断电寄存器来发出加电命令为止。
8.5 编程
DACx3608 器件具有 2 线制串行接口：SCL、SDA 和一个地址引脚 A0，如引脚配置和功能中所示。I2CTM 总线由
数据线 (SDA) 和带上拉结构的时钟线 (SCL) 组成。当总线空闲时，SDA 和 SCL 线都被拉高。所有与 I2CTM 兼容
的器件通过开漏 I/O 引脚、SDA 和 SCL 连接到 I2CTM 总线。
版权 © 2018, Texas Instruments Incorporated
21
DAC53608, DAC43608
ZHCSIU5A –OCTOBER 2018–REVISED DECEMBER 2018
www.ti.com.cn
编程 (接下页)
I2CTM 规范规定控制通信的器件称为主器件，而由主器件控制的器件称为从器件。主器件产生 SCL 信号。主器件还
在总线上生成特殊的时序条件（启动条件、重复启动条件和停止条件）来指示数据传输的开始或停止。器件寻址由
主器件完成。I2CTM 总线上的主器件通常是微控制器或数字信号处理器 (DSP)。DACx3608 系列在 I2CTM 总线上充
当从器件。从器件确认主器件的命令，并在主器件的控制下接收或发送数据。
通常，DACx3608 系列充当从接收器。主器件写入 DACx3608（从器件）。但是，如果主器件需要 DACx3608 内
部寄存器数据，则 DACx3608 系列充当从发送器。在这种情况下，主器件从 DACx3608 读取。根据 I2CTM 术语，
读和写指的是主器件。
DACx3608 系列是从器件，支持以下数据传输模式：
•
•
•
标准模式 (100kbps)
快速模式 (400kbps)
快速+ 模式 (1.0Mbps)
标准模式和快速模式的数据传输协议完全相同，因此在本文档中将它们称为 F/S 模式。快速+ 模式协议在数据传输
速度方面受支持，但在输出电流方面不受支持。与标准和快速模式的情况类似，低电平输出电流为 3mA。
DACx3608 系列支持 7 位寻址。不支持 10 位寻址模式。该器件支持通用呼叫复位功能。发送以下序列会启动器件
内的软件复位：启动/重复启动、00h、06h、停止。在 ACK 位的上升沿（在第二个字节之后）在器件内进行复位置
位。
除了特定的时序信号之外，I2CTM
接口还使用串行字节。在每个字节结束时，第九个时钟周期产生并检测确认信
号。确认是指 SDA 线在第九个时钟周期的高电平期间被拉低。非确认是指 SDA 线在第九个时钟周期的高电平期间
保持高电平，如图 56 所示。
Data output
by Transmitter
Not acknowledge
Data output
by Receiver
Acknowledge
2
9
1
8
SCL from
Master
S
Clock pulse for
acknowledgement
Start
condition
图 56. I2CTM 总线上的确认和非确认
8.5.1 F/S 模式协议
1. 主器件通过产生启动条件来启动数据传输。启动条件是当 SCL 为高电平时在 SDA 线上发生从高到低的转换，
如图 57 所示。所有与 I2CTM 兼容的器件都会识别启动条件。
22
版权 © 2018, Texas Instruments Incorporated
DAC53608, DAC43608
www.ti.com.cn
ZHCSIU5A –OCTOBER 2018–REVISED DECEMBER 2018
编程 (接下页)
SDA
SCL
S
P
Start
Stop
condition
condition
图 57. 启动和停止条件
SDA
SCL
Change of data
allowed
Data line stable
Data valid
图 58. I2CTM 总线上的位传输
2. 主器件随后产生 SCL 脉冲，并在 SDA 线上发送 7 位地址和读取/写入方向位 (R/W)。在所有传输期间，主器件
确保数据有效。有效数据条件要求 SDA 线在时钟脉冲的整个高电平期间保持稳定，如图 58 所示。所有器件都
识别主器件发送的地址，并将其与内部固定地址进行比较。只有具有匹配地址的从器件才会通过在第 9 个 SCL
周期的整个高电平期间拉低 SDA 线来产生确认（如图 56 所示，在第 9 个 SCL 周期的整个高电平期间将 SDA
线拉低）。在检测到该确认时，主器件便知道已建立与从器件的通信链路。
3. 主器件产生更多的 SCL 周期，以便向从器件发送（R/W 位为 0）数据或接收（R/W 位为 1）数据。在任一种
情况下，接收器都必须确认发送器发送的数据。因此，确认信号可由主器件或从器件生成，具体取决于哪一方
是接收器。9 位有效数据序列包含 8 个数据位和 1 个确认位，并可根据需要继续。
4. 为了用信号指示数据传输结束，主器件通过在 SCL 线处于高电平期间将 SDA 线从高电平拉低来产生停止条件
（请参阅 图 57）。此操作将释放总线并停止与寻址的从器件之间的通信链路。所有与 I2CTM 兼容的器件都会
识别停止条件。在收到停止条件后，将释放总线，然后所有从器件等待启动条件，接着是匹配的地址。
版权 © 2018, Texas Instruments Incorporated
23
DAC53608, DAC43608
ZHCSIU5A –OCTOBER 2018–REVISED DECEMBER 2018
www.ti.com.cn
编程 (接下页)
8.5.2 DACx3608 I2CTM 更新序列
对于单次更新，DACx3608 需要一个启动条件、一个有效的 I2CTM 地址字节、一个命令字节和两个数据字节（最高
有效数据字节 (MSDB) 和最低有效数据字节 (LSDB)），如表 1 所示。
表 1. 更新序列
MSB
....
LSB
ACK
MSB
...
LSB
ACK
MSB
...
LSB
ACK
MSB
...
LSB
ACK
地址 (A) 字节
命令字节
DB [23:16]
MSDB
LSDB
DB [7:0]
DB [32:24]
DB [15:8]
收到每个字节后，DACx3608 系列通过在单个时钟脉冲的高电平期间拉低 SDA 线来确认该字节，如图 59 所示。
这四个字节和确认周期构成了单次更新所需的 36 个时钟周期。一个有效的 I2CTM 地址字节可选择 DACx3608 器
件。
Recognize
START or
REPEATED
START
condition
Recognize
STOP or
REPEATED
START
Generate ACKNOWLEDGE
signal
condition
P
SDA
Sr
MSB
Acknowledgement
signal from Slave
Address
R/W
1
SCL
1
7
8
9
2 - 8
9
Sr
or
P
S
or
Sr
ACK
ACK
START or
REPEATED
START
REPEATED
START or
STOP
Clock line held low while
interrupts are serviced
condition
condition
图 59. I2CTM 总线协议
命令字节可设置所选 DACx3608 器件的工作模式。通过该字节选择工作模式时，DACx3608 系列必须接收两个数
据字节，即最高有效数据字节 (MSDB) 和最低有效数据字节 (LSDB)，才能进行数据更新。DACx3608 器件在
LSDB 之后的确认信号下降沿执行更新。
使用快速模式（时钟 = 400kHz）时，最大 DAC 更新速率限制为 22.22kSPS。使用快速+ 模式（时钟 = 1MHz）
时，最大 DAC 更新速率限制为 55.55kSPS。收到停止条件后，DACx3608 系列将释放 I2CTM 总线并等待新的启动
条件。
8.5.3 DACx3608 地址字节
地址字节（如表
2
所示）是在启动条件之后从主器件接收的第一个字节。地址的前四位 (MSB) 出厂预设为
1001b。地址的接下来 3 位由 A0 引脚控制。A0 引脚输入可以连接到 VDD、AGND、SCL 或 SDA。在每个数据帧的
第一个字节期间对 A0 引脚进行采样以确定地址。该器件会锁存地址引脚的值，因此将根据表 3 响应该特定地址。
DACx3608 系列支持广播寻址。广播寻址可用于同步更新或关闭多个 DACx3608 器件。DACx3608 系列旨在与该
系列的其他成员协同工作，从而支持多芯片同步更新。无论地址引脚的状态如何，DACx3608 器件都使用广播地址
进行响应。仅在写入模式下支持广播。
24
版权 © 2018, Texas Instruments Incorporated
DAC53608, DAC43608
www.ti.com.cn
ZHCSIU5A –OCTOBER 2018–REVISED DECEMBER 2018
表 2. DACx3608 地址字节
注释
MSB
LSB
AD6
1
AD5
0
AD4
0
AD3
1
AD2
AD1
AD0
R/W
0 或 1
0
一般地址
广播地址
请参阅表 3（从器件地址列）
1
0
0
0
1
1
1
表 3. 地址格式
从器件地址
1001 000
1001 001
1001 010
1001 011
A0 引脚
AGND
VDD
SDA
SCL
版权 © 2018, Texas Instruments Incorporated
25
DAC53608, DAC43608
ZHCSIU5A –OCTOBER 2018–REVISED DECEMBER 2018
www.ti.com.cn
8.5.4 DACx3608 命令字节
DACx3608 命令字节（如表 4 所示）控制在写入或读取 DACx3608 系列时执行的命令和访问的寄存器。
表 4. DACx3608 命令字节
B23
0
B22
0
B21
0
B20
0
B19
0
B18
0
B17
0
B16
1
注释
DEVICE_CONFIG
STATUS/TRIGGER
BRDCAST
0
0
0
0
0
0
1
0
0
0
0
0
0
0
1
1
0
0
0
0
1
0
0
0
DACA_DATA
DACB_DATA
DACC_DATA
DACD_DATA
DACE_DATA
DACF_DATA
DACG_DATA
DACH_DATA
0
0
0
0
1
0
0
1
0
0
0
0
1
0
1
0
0
0
0
0
1
0
1
1
0
0
0
0
1
1
0
0
0
0
0
0
1
1
0
1
0
0
0
0
1
1
1
0
0
0
0
0
1
1
1
1
8.5.5 DACx3608 数据字节（MSDB 和 LSDB）
MSDB 和 LSDB 包含传递给命令字节所指定的寄存器的数据（如表 5 所示）。DACx3608 系列在 LSDB[0] 位之后
的确认信号下降沿执行更新。
表 5. DACx3608 数据字节
命令位
数据位
MSDB
LSDB
B4
B19 - B16
B15 - B12
x
B11 B10
B9
0
B8
B7
B6
B5
B3
B2
B1
B0
PD
DEVICE_CONFIG
0
0
N- PDNH PDNG PDNF PDNE PDND PDNC PDNB PDNA
All
STATUS/TRIGGER
BRDCAST
x
x
x
x
x
x
x
x
x
x
DEVICE_ID
x
x
SW_RST
BRDCAST_DATA[9:0] / BRDCAST_DATA[7:0] – MSB 左对齐
DACA_DATA[9:0] / DACA_DATA[7:0] – MSB 左对齐
DACB_DATA[9:0] / DACB_DATA[7:0] – MSB 左对齐
DACC_DATA[9:0] / DACC_DATA[7:0] – MSB 左对齐
DACD_DATA[9:0] / DACD_DATA[7:0] – MSB 左对齐
DACE_DATA[9:0] / DACE_DATA[7:0] – MSB 左对齐
DACF_DATA[9:0] / DACF_DATA[7:0] – MSB 左对齐
DACG_DATA[9:0] / DACG_DATA[7:0] – MSB 左对齐
DACH_DATA[9:0] / DACAH_DATA[7:0] – MSB 左对齐
x
x
x
x
x
x
x
x
x
x
x
x
x
x
x
x
x
x
DACA_DATA
DACB_DATA
DACC_DATA
DACD_DATA
DACE_DATA
DACF_DATA
DACG_DATA
DACH_DATA
8.5.6 DACx3608 I2CTM 读取序列
要读取任何寄存器，必须使用以下命令序列：
1. 发送启动或重复启动命令（使用从器件地址并将 R/W 位设置为 0 以进行写入）。该器件将确认此事件。
2. 针对要读取的寄存器发送一个命令字节。该器件将再次确认此事件。
3. 发送重复启动命令（使用从器件地址并将 R/W 位设置为“1”以进行读取）。该器件将确认此事件。
4. 该器件将写入寻址到的寄存器的 MSDB 字节。主器件必须确认此字节。
5. 最后，该器件将写出寄存器的 LSDB。
另一种读取方法允许读回写入的最后一个寄存器的值。顺序是使用从器件地址且 R/W 位设置为 1 的情况下启动或
重复启动，然后读出最后一个寄存器的两个字节。除 SW-RST 寄存器外，DACx3608 系列中的所有寄存器均可读
出。表 5 显示了读取命令集。
请注意，这种方法不能使用广播地址进行读取。
26
版权 © 2018, Texas Instruments Incorporated
DAC53608, DAC43608
www.ti.com.cn
ZHCSIU5A –OCTOBER 2018–REVISED DECEMBER 2018
表 6. 读取序列
R/W
(0)
R/W
(1)
S
MSB
…
ACK MSB
…
LSB ACK Sr MSB
…
ACK MSB
…
LSB
ACK MSB
…
LSB
ACK
地址
字节
命令
字节
地址
字节
Sr
MSDB
LSDB
从器
件
从器
件
从器
件
从主器件
从主器件
从主器件
从从器件
主器件
从从器件
主器件
8.6 寄存器映射
Table 7. 寄存器地址
B23
0
B22
B21
0
B20
B19
0
B18
B17
B16
注释
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
0
1
1
0
0
1
1
0
0
1
1
1
0
1
0
1
0
1
0
1
0
1
DEVICE_CONFIG
STATUS/TRIGGER
BRDCAST
0
0
0
0
0
0
0
0
1
DACA_DATA
DACB_DATA
DACC_DATA
DACD_DATA
DACE_DATA
DACF_DATA
DACG_DATA
DACH_DATA
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
Table 8. 寄存器映射
命令位
数据位
MSDB
B11 B10
LSDB
B4
B19 - B16
B15 - B12
B9
0
B8
B7
B6
B5
B3
B2
B1
B0
PD
DEVICE_CONFIG
x
0
0
N- PDNH PDNG PDNF PDNE PDND PDNC PDNB PDNA
All
STATUS/TRIGGER
BRDCAST
x
x
x
x
x
x
x
x
x
x
DEVICE_ID
x
x
SW_RST
BRDCAST_DATA[9:0] / BRDCAST_DATA[7:0] – MSB 左对齐
DACA_DATA[9:0] / DACA_DATA[7:0] – MSB 左对齐
DACB_DATA[9:0] / DACB_DATA[7:0] – MSB 左对齐
DACC_DATA[9:0] / DACC_DATA[7:0] – MSB 左对齐
DACD_DATA[9:0] / DACD_DATA[7:0] – MSB 左对齐
DACE_DATA[9:0] / DACE_DATA[7:0] – MSB 左对齐
DACF_DATA[9:0] / DACF_DATA[7:0] – MSB 左对齐
DACG_DATA[9:0] / DACG_DATA[7:0] – MSB 左对齐
DACH_DATA[9:0] / DACAH_DATA[7:0] – MSB 左对齐
x
x
x
x
x
x
x
x
x
x
x
x
x
x
x
x
x
x
DACA_DATA
DACB_DATA
DACC_DATA
DACD_DATA
DACE_DATA
DACF_DATA
DACG_DATA
DACH_DATA
表 9. DACx3608 寄存器名称
偏移
首字母缩写词
寄存器名称
章节
DEVICE_CONFIG 寄存器（偏移 =
01h）[复位 = 00FFh]
01h
DEVICE_CONFIG
STATUS/TRIGGER
BRDCAST
器件配置寄存器
状态和触发寄存器
广播数据寄存器
STATUS/TRIGGER 寄存器（偏移 =
02h）[对于 DAC53608，复位 =
0300h，对于 DAC43608，复位 =
0500h]
02h
03h
BRDCAST 寄存器（偏移 = 03h）[复位
= 0000h]
版权 © 2018, Texas Instruments Incorporated
27
DAC53608, DAC43608
ZHCSIU5A –OCTOBER 2018–REVISED DECEMBER 2018
www.ti.com.cn
表 9. DACx3608 寄存器名称 (接下页)
偏移
首字母缩写词
寄存器名称
章节
DACn_DATA 寄存器（偏移 = 08h 至
0Fh）[复位 = 0000h]
08h - 0Fh
DACn_DATA
DACn 数据寄存器
8.6.1 DEVICE_CONFIG 寄存器（偏移 = 01h）[复位 = 00FFh]
图 60. DEVICE_CONFIG 寄存器
15
14
13
12
11
0
10
0
9
0
8
7
6
5
4
3
2
1
0
不用考虑
PDN- PDNH PDNG PDNF PDNE PDND PDNC PDNB PDNA
Alll
W
R/W
表 10. DEVICE_CONFIG 寄存器字段说明
位
字段
类型
W
复位
0h
说明
15-12
11-9
8
不用考虑
保留
不用考虑
W
00
保留
PDN-All
PDNn
R/W
R/W
0
全局断电位，当设置为“1”时，所有通道和所有偏置模块都断电
7-0
FFh
此位设置为“1”（默认值）时，DACn 处于断电模式（输出缓冲器
断电 10K 至 AGND）。加电时，所有输出通道缓冲放大器在断电
至 10K 模式下启动，直到通过将 0 写入这些寄存器来发出加电命
令为止。
8.6.2 STATUS/TRIGGER 寄存器（偏移 = 02h）[对于 DAC53608，复位 = 0300h，对于 DAC43608，复位 =
0500h]
图 61. STATUS/TRIGGER 寄存器
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
不用考虑
DEVICE_ID
不用考 不用考
SW_RST
虑
虑
W
R
W
W
W
表 11. STATUS/TRIGGER 寄存器字段说明
位
字段
类型
W
复位
说明
15-12
11-6
不用考虑
0h
不用考虑
DEVICE_ID
R
DAC536 器件标识号
08:
DAC53608: 001100b
001100
DAC436
08:
DAC43608: 010100b
010100
5-4
3-0
不用考虑
W
W
0h
0h
不用考虑
SW_RST
此寄存器设置为 1010b 时，器件复位为默认值
8.6.3 BRDCAST 寄存器（偏移 = 03h）[复位 = 0000h]
图 62. BRDCAST 寄存器
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
不用考虑
BRDCAST_DATA[9:0] / BRDCAST_DATA[7:0] – MSB 左对齐
不用考 不用考
虑
虑
W
W
W
W
28
版权 © 2018, Texas Instruments Incorporated
DAC53608, DAC43608
www.ti.com.cn
ZHCSIU5A –OCTOBER 2018–REVISED DECEMBER 2018
表 12. BRDCAST 寄存器字段说明
位
字段
类型
W
复位
0h
说明
15-12
11-2
不用考虑
不用考虑
BRDCAST_DATA[9:0] /
BRDCAST_DATA[7:0]
W
000h
向 BRDCAST 寄存器写入内容会强制 DAC 通道将其有效寄存器
数据更新为 BRDCAST_DATA 数据。
数据以直接二进制格式进行 MSB 对齐，并遵循以下格式：
DAC53608：{ DATA[9:0] }
DAC43608：{ DATA[7:0], x, x }
x – 不用考虑位
1-0
不用考虑
W
00
不用考虑
8.6.4 DACn_DATA 寄存器（偏移 = 08h 至 0Fh）[复位 = 0000h]
图 63. DACn_DATA 寄存器
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
不用考虑
BRDCAST_DATA[9:0] / BRDCAST_DATA[7:0] – MSB 左对齐
不用考 不用考
虑
虑
W
W
W
W
表 13. DACn_DATA 寄存器字段说明
位
字段
不用考虑
类型
W
复位
0h
说明
15-12
11-2
不用考虑
DACn_DATA[9:0] /
DACn_DATA[7:0]
W
000h
向 DACn_DATA 寄存器写入内容会强制相应的 DAC 通道将其有
效寄存器数据更新为 DACn_DATA。
数据以直接二进制格式进行 MSB 对齐，并遵循以下格式：
DAC53608：{ DATA[9:0] }
DAC43608：{ DATA[7:0], x, x }
x – 不用考虑位
1-0
不用考虑
W
00
不用考虑
版权 © 2018, Texas Instruments Incorporated
29
DAC53608, DAC43608
ZHCSIU5A –OCTOBER 2018–REVISED DECEMBER 2018
www.ti.com.cn
9 应用和实现
注
以下 应用 部分中的信息不属于 TI 器件规格的范围，TI 不担保其准确性和完整性。TI 的客
户应负责确定器件是否适用于其应用。客户应验证并测试其设计，以确保系统功能。
9.1 应用信息
DACx3608 是一款缓冲输出、8 通道、低功耗 DAC，采用微型 3X3 封装。该 DAC 具有多通道、低功耗和小型封
装特性，因此适用于 各种 终端设备的通用应用。该器件的一些最常见 应用 包括多功能打印机中的 LED 偏置、带
可编程比较器的电源监控、精密电路中的失调电压和增益调整以及电源裕度调节。
9.2 典型 应用
9.2.1 可编程 LED 偏置
诸如多功能打印机、投影仪和电子销售终端 (EPOS) 之类的终端设备需要来自 LED 的稳定发光强度。图 64 显示了
使用 DACx3608 对 LED 进行偏置的简化电路图。
VCC
LED
ILED = ISET
VDAC
DAC53608
+
Q1
VDAC
ISET
RSET
图 64. LED 偏置
9.2.1.1 设计要求
•
•
•
可编程恒定电流在连接到一端电源的 LED 中流过
DAC 输出范围：0 – 5V
LED 电流范围：0 – 20mA
9.2.1.2 详细设计流程
DAC 用于通过单位增益缓冲器设置 MOSFET 的拉电流，如图 64 所示。LED 连接在电源和 MOSFET 的漏极之
间。该配置允许 DAC 控制或设置流过 LED 的电流量。DAC 后面的缓冲器可控制反馈环路内 MOSFET 的栅极-
源极电压，从而补偿由于 MOSFET 温度、电流和老化引起的这种下降和相应漂移。流过 LED 并由 DAC 设置的电
流可以用公式 2 计算得出。为了在 0 – 5V DAC 输出范围内产生 0 – 20mA 电流，需要 250Ω 的 RSET
。
30
版权 © 2018, Texas Instruments Incorporated
DAC53608, DAC43608
www.ti.com.cn
典型 应用 (接下页)
VDAC
ZHCSIU5A –OCTOBER 2018–REVISED DECEMBER 2018
ISET
=
RSET
(2)
下面给出了开始使用 LED 偏置应用所需的伪代码。
//SYNTAX: WRITE <REGISTER NAME(Hex Code)>, <DATA>
//Power-up the device and channels
WRITE DEVICE_CONFIG(0x01), 0x0000
//Program mid code (or the desired voltage) on all channels
WRITE DACA_DATA(0x08), 0x07FC //10-bit MSB aligned
WRITE DACB_DATA(0x09), 0x07FC //10-bit MSB aligned
WRITE DACC_DATA(0x0A), 0x07FC //10-bit MSB aligned
WRITE DACD_DATA(0x0B), 0x07FC //10-bit MSB aligned
WRITE DACE_DATA(0x0C), 0x07FC //10-bit MSB aligned
WRITE DACF_DATA(0x0D), 0x07FC //10-bit MSB aligned
WRITE DACG_DATA(0x0E), 0x07FC //10-bit MSB aligned
WRITE DACH_DATA(0x0F), 0x07FC //10-bit MSB aligned
9.2.1.3 应用曲线
图 65. LED 偏置电路的直流传输特性
9.2.2 可编程窗口比较器
使用集中式电源的终端设备（如网络服务器、光模块等）需要监控电源总线以便保护组件。这种监视或监控是使用
窗口比较器完成的。窗口比较器可监控信号输入是否存在违反上限阈值和下限阈值的情况。发生违反阈值的情况时
会生成触发信号。为了监控模块中的所有可用电源，需要进行多通道监控。DACx3608 提供了方便易用且占用空间
很小的方法来满足此要求。
版权 © 2018, Texas Instruments Incorporated
31
DAC53608, DAC43608
ZHCSIU5A –OCTOBER 2018–REVISED DECEMBER 2018
www.ti.com.cn
典型 应用 (接下页)
VIO
RPULL-UP
VDAC
THLD-HI
DACx3608
+
+
VOUT
R1
RA
VIN
RB
R2
THLD-LO
图 66. 可编程窗口比较器
9.2.2.1 设计要求
•
•
•
•
要监控的电压：5V
高阈值：5V + 10%
低阈值：5V – 10%
触发输出：3.3V 漏极开路单输出
9.2.2.2 详细设计流程
图 66 提供的示例使用单个 DAC 通道来比较高阈值和低阈值。如图所示，每个 DAC 通道使用一个双路比较器。由
电阻器 RA 和 RB 形成的分压器用于使信号电平保持在 DAC 范围内。另一对电阻器 R1 和 R2 用于将低阈值设置为
高阈值的因子。此配置允许使用单个 DAC 通道来监控高阈值电平和低阈值电平。比较器应作为漏极开路以便提供
以下优势。
•
•
生成适合监控处理器的逻辑输出电平
允许短接两个输出以生成单个触发器
在图 66 所示的电路中，只要信号输入保持在高和低阈值电平内，电路的输出就保持高电平。在违反任何一个阈值
时，输出就会变为低电平。公式 3 提供了由 DAC 设置的高阈值导出的低阈值电压。
R
≈
’
2
V
=V ×
DAC
THLD-LO
∆
«
÷
◊
R +R
1
2
(3)
为了在 ±10% 范围内监控 5V 电源，建议将标称值置于 DAC 中间代码。DACx3608 的输出范围为 0 – 5V，因此中
间代码电压输出为 2.5V。所以，可通过选择 RA 和 RB，使要比较的电压为 2.5V。对于此示例，RA 等于 RB，两者
均可使用 10kΩ 电阻器。DACx3608 的一个通道必须编程为 VTHLD-HI，例如 2.5V + 5% = 2.625V。这对应于 10 位
DAC 代码 (210÷5V) × 2.625V = 537.6 (0x21AH)。为了从 2.625V 产生 VTHLD-LO（例如，2.5V – 5% = 2.405V），
可使用公式 3 将 R1 和 R2 的值分别计算为 7.5kΩ 和 82kΩ。下面给出了开始使用具有期望 DAC 值的可编程窗口比
较器应用所需的伪代码。
//SYNTAX: WRITE <REGISTER NAME(Hex Code)>, <DATA>
//Power-up the device and channels
WRITE DEVICE_CONFIG(0x01), 0x0000
//Program 2.625V on channel A
WRITE DACA_DATA(0x08), 0x0868 //10-bit MSB aligned
32
版权 © 2018, Texas Instruments Incorporated
DAC53608, DAC43608
www.ti.com.cn
ZHCSIU5A –OCTOBER 2018–REVISED DECEMBER 2018
典型 应用 (接下页)
9.2.2.3 应用曲线
图 67. 可编程比较器输出波形
10 电源建议
DACx3608 系列器件不需要特定的电源定序。它需要单个电源 VDD。VDD 引脚建议使用 0.1µF 去耦电容器。
版权 © 2018, Texas Instruments Incorporated
33
DAC53608, DAC43608
ZHCSIU5A –OCTOBER 2018–REVISED DECEMBER 2018
www.ti.com.cn
11 布局
11.1 布局指南
DACx3608 引脚布局将模拟、数字和电源引脚分开以实现优化布局。为了保证信号完整性，建议将数字和模拟走线
分开，并将去耦电容器放置在器件引脚附近。
11.2 布局示例
图 68 显示了具有去耦电容器和上拉电阻器的示例布局图。
VREF
V
DD
Analog
Analog
Outputs
Outputs
Digital IO
图 68. 布局示例
34
版权 © 2018, Texas Instruments Incorporated
DAC53608, DAC43608
www.ti.com.cn
ZHCSIU5A –OCTOBER 2018–REVISED DECEMBER 2018
12 器件和文档支持
12.1 文档支持
12.1.1 相关文档
请参阅如下相关文档：《DAC53608EVM 用户指南》(SLAU790)
12.2 相关链接
下表列出了快速访问链接。类别包括技术文档、支持与社区资源、工具和软件，以及申请样片或购买产品的快速链
接。
表 14. 相关链接
器件
产品文件夹
请单击此处
请单击此处
立即订购
请单击此处
请单击此处
技术文档
请单击此处
请单击此处
工具与软件
请单击此处
请单击此处
支持和社区
请单击此处
请单击此处
DAC53608
DAC43608
12.3 接收文档更新通知
要接收文档更新通知，请导航至 TI.com.cn 上的器件产品文件夹。单击右上角的通知我 进行注册，即可每周接收产
品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。
12.4 社区资源
下列链接提供到 TI 社区资源的连接。链接的内容由各个分销商“按照原样”提供。这些内容并不构成 TI 技术规范，
并且不一定反映 TI 的观点；请参阅 TI 的 《使用条款》。
TI E2E™ 在线社区 TI 的工程师对工程师 (E2E) 社区。此社区的创建目的在于促进工程师之间的协作。在
e2e.ti.com 中，您可以咨询问题、分享知识、拓展思路并与同行工程师一道帮助解决问题。
设计支持
TI 参考设计支持 可帮助您快速查找有帮助的 E2E 论坛、设计支持工具以及技术支持的联系信息。
12.5 商标
E2E is a trademark of Texas Instruments.
All other trademarks are the property of their respective owners.
12.6 静电放电警告
ESD 可能会损坏该集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理措施和安装程序 , 可
能会损坏集成电路。
ESD 的损坏小至导致微小的性能降级 , 大至整个器件故障。 精密的集成电路可能更容易受到损坏 , 这是因为非常细微的参数更改都可
能会导致器件与其发布的规格不相符。
12.7 术语表
SLYZ022 — TI 术语表。
这份术语表列出并解释术语、缩写和定义。
版权 © 2018, Texas Instruments Incorporated
35
DAC53608, DAC43608
ZHCSIU5A –OCTOBER 2018–REVISED DECEMBER 2018
www.ti.com.cn
13 机械、封装和可订购信息
以下页面包含机械、封装和可订购信息。这些信息是指定器件的最新可用数据。数据如有变更，恕不另行通知，且
不会对此文档进行修订。如需获取此数据表的浏览器版本，请查阅左侧的导航栏。
36
版权 © 2018, Texas Instruments Incorporated
PACKAGE OPTION ADDENDUM
www.ti.com
28-Sep-2021
PACKAGING INFORMATION
Orderable Device
Status Package Type Package Pins Package
Eco Plan
Lead finish/
Ball material
MSL Peak Temp
Op Temp (°C)
Device Marking
Samples
Drawing
Qty
(1)
(2)
(3)
(4/5)
(6)
DAC43608RTER
DAC43608RTET
DAC53608RTER
DAC53608RTET
ACTIVE
ACTIVE
ACTIVE
ACTIVE
WQFN
WQFN
WQFN
WQFN
RTE
RTE
RTE
RTE
16
16
16
16
3000 RoHS & Green
250 RoHS & Green
3000 RoHS & Green
250 RoHS & Green
NIPDAU
Level-1-260C-UNLIM
Level-1-260C-UNLIM
Level-1-260C-UNLIM
Level-1-260C-UNLIM
-40 to 125
-40 to 125
-40 to 125
-40 to 125
D43608
NIPDAU
NIPDAU
NIPDAU
D43608
D53608
D53608
(1) The marketing status values are defined as follows:
ACTIVE: Product device recommended for new designs.
LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.
NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.
PREVIEW: Device has been announced but is not in production. Samples may or may not be available.
OBSOLETE: TI has discontinued the production of the device.
(2) RoHS: TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance
do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may
reference these types of products as "Pb-Free".
RoHS Exempt: TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.
Green: TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based
flame retardants must also meet the <=1000ppm threshold requirement.
(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.
(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.
(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuation
of the previous line and the two combined represent the entire Device Marking for that device.
(6)
Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two
lines if the finish value exceeds the maximum column width.
Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information
provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and
Addendum-Page 1
PACKAGE OPTION ADDENDUM
www.ti.com
28-Sep-2021
continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals.
TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.
In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.
Addendum-Page 2
PACKAGE MATERIALS INFORMATION
www.ti.com
3-Jun-2022
TAPE AND REEL INFORMATION
REEL DIMENSIONS
TAPE DIMENSIONS
K0
P1
W
B0
Reel
Diameter
Cavity
A0
A0 Dimension designed to accommodate the component width
B0 Dimension designed to accommodate the component length
K0 Dimension designed to accommodate the component thickness
Overall width of the carrier tape
W
P1 Pitch between successive cavity centers
Reel Width (W1)
QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE
Sprocket Holes
Q1 Q2
Q3 Q4
Q1 Q2
Q3 Q4
User Direction of Feed
Pocket Quadrants
*All dimensions are nominal
Device
Package Package Pins
Type Drawing
SPQ
Reel
Reel
A0
B0
K0
P1
W
Pin1
Diameter Width (mm) (mm) (mm) (mm) (mm) Quadrant
(mm) W1 (mm)
DAC43608RTER
DAC43608RTET
DAC53608RTER
DAC53608RTET
WQFN
WQFN
WQFN
WQFN
RTE
RTE
RTE
RTE
16
16
16
16
3000
250
330.0
180.0
330.0
180.0
12.4
12.4
12.4
12.4
3.3
3.3
3.3
3.3
3.3
3.3
3.3
3.3
1.1
1.1
1.1
1.1
8.0
8.0
8.0
8.0
12.0
12.0
12.0
12.0
Q2
Q2
Q2
Q2
3000
250
Pack Materials-Page 1
PACKAGE MATERIALS INFORMATION
www.ti.com
3-Jun-2022
TAPE AND REEL BOX DIMENSIONS
Width (mm)
H
W
L
*All dimensions are nominal
Device
Package Type Package Drawing Pins
SPQ
Length (mm) Width (mm) Height (mm)
DAC43608RTER
DAC43608RTET
DAC53608RTER
DAC53608RTET
WQFN
WQFN
WQFN
WQFN
RTE
RTE
RTE
RTE
16
16
16
16
3000
250
367.0
210.0
367.0
210.0
367.0
185.0
367.0
185.0
35.0
35.0
35.0
35.0
3000
250
Pack Materials-Page 2
GENERIC PACKAGE VIEW
RTE 16
3 x 3, 0.5 mm pitch
WQFN - 0.8 mm max height
PLASTIC QUAD FLATPACK - NO LEAD
This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.
4225944/A
www.ti.com
PACKAGE OUTLINE
RTE0016C
WQFN - 0.8 mm max height
S
C
A
L
E
3
.
6
0
0
PLASTIC QUAD FLATPACK - NO LEAD
3.1
2.9
B
A
PIN 1 INDEX AREA
3.1
2.9
SIDE WALL
METAL THICKNESS
DIM A
OPTION 1
0.1
OPTION 2
0.2
C
0.8 MAX
SEATING PLANE
0.08
0.05
0.00
1.68 0.07
(DIM A) TYP
5
8
EXPOSED
THERMAL PAD
12X 0.5
4
9
4X
SYMM
17
1.5
1
12
0.30
16X
0.18
PIN 1 ID
(OPTIONAL)
13
16
0.1
C A B
SYMM
0.05
0.5
0.3
16X
4219117/B 04/2022
NOTES:
1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing
per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.
www.ti.com
EXAMPLE BOARD LAYOUT
RTE0016C
WQFN - 0.8 mm max height
PLASTIC QUAD FLATPACK - NO LEAD
(
1.68)
SYMM
13
16
16X (0.6)
1
12
16X (0.24)
SYMM
(2.8)
17
(0.58)
TYP
12X (0.5)
9
4
(
0.2) TYP
VIA
5
8
(R0.05)
ALL PAD CORNERS
(0.58) TYP
(2.8)
LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:20X
0.07 MIN
ALL AROUND
0.07 MAX
ALL AROUND
SOLDER MASK
OPENING
METAL
EXPOSED
METAL
EXPOSED
METAL
SOLDER MASK
OPENING
METAL UNDER
SOLDER MASK
NON SOLDER MASK
SOLDER MASK
DEFINED
DEFINED
(PREFERRED)
SOLDER MASK DETAILS
4219117/B 04/2022
NOTES: (continued)
4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature
number SLUA271 (www.ti.com/lit/slua271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown
on this view. It is recommended that vias under paste be filled, plugged or tented.
www.ti.com
EXAMPLE STENCIL DESIGN
RTE0016C
WQFN - 0.8 mm max height
PLASTIC QUAD FLATPACK - NO LEAD
(
1.55)
16
13
16X (0.6)
1
12
16X (0.24)
17
SYMM
(2.8)
12X (0.5)
9
4
METAL
ALL AROUND
5
8
SYMM
(2.8)
(R0.05) TYP
SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
EXPOSED PAD 17:
85% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE
SCALE:25X
4219117/B 04/2022
NOTES: (continued)
6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate
design recommendations.
www.ti.com
重要声明和免责声明
TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，
不保证没有瑕疵且不做出任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担
保。
这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验
证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。
这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的应用。严禁对这些资源进行其他复制或展示。
您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成
本、损失和债务，TI 对此概不负责。
TI 提供的产品受 TI 的销售条款或 ti.com 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改
TI 针对 TI 产品发布的适用的担保或担保免责声明。
TI 反对并拒绝您可能提出的任何其他或不同的条款。IMPORTANT NOTICE
邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2022，德州仪器 (TI) 公司
相关型号：
©2020 ICPDF网 联系我们和版权申明