DRV8876RGTR [TI]
具有集成电流检测和电流检测反馈功能的 40V、3.5A H 桥电机驱动器 | RGT | 16 | -40 to 125;
| 型号： | DRV8876RGTR |
| 厂家： | 
TEXAS INSTRUMENTS |
| 描述： | 具有集成电流检测和电流检测反馈功能的 40V、3.5A H 桥电机驱动器 | RGT | 16 | -40 to 125 电机 驱动 驱动器 |
| 文件： | 总44页 (文件大小：2472K) |
| 中文： | 中文翻译 | 下载： | 下载PDF数据表文档文件 |
Support &
Community
Product
Folder
Order
Now
Tools &
Software
Technical
Documents
DRV8876
ZHCSJR0A –OCTOBER 2018–REVISED MAY 2019
具有集成电流检测和调节功能的 DRV8876 H 桥电机驱动器
1 特性
3 说明
1
•
N 沟道 H 桥电机驱动器
DRV887x 器件系列是灵活的电机驱动器，适用于各种
终端 方案。这些器件集成了 N 沟道 H 桥、电荷泵稳压
器、电流检测和调节、电流比例输出以及保护电路。通
过支持高侧和低侧 N 沟道 MOSFET 和 100% 占空比
支持，电荷泵可提升效率。该器件系列具有引脚对引
脚、可扩展 RDS(on) 选项，只需对设计进行极小改动即
可支持不同负载。
–
–
–
可驱动一个双向刷式直流电机
两个单向刷式直流电机
其他电阻和电感负载
•
•
4.5V 至 37V 工作电压范围
高输出电流能力
–
DRV8876：3.5A 峰值
•
•
•
集成电流检测和调节
比例电流输出 (IPROPI)
可选电流调节 (IMODE)
在启动期间和高负载事件中，集成电流检测可实现通过
驱动器调节电机电流。利用可调外部电压基准，可设置
电流限制。此外，这些器件还提供与电机负载电流成正
比的输出电流。这种特性可用于检测负载条件下的电机
堵转或变化。集成电流检测采用内部电流镜架构，无需
大功率并联电阻器，可以节省电路板面积并降低系统成
本。
–
逐周期或固定关断时间
•
可选输入控制模式 (PMODE)
–
–
PH/EN 和 PWM H 桥控制模式
独立半桥控制模式
•
•
支持 1.8V、3.3V 和 5V 逻辑输入
提供低功耗休眠模式，可通过关断大部分内部电路实现
超低静态电流消耗。提供内部保护 特性 用于电源欠压
锁定 (UVLO)、电荷泵欠压 (CPUV)、输出过流 (OCP)
和器件过热 (TSD)。故障状态显示在 nFAULT 上。
超低功耗休眠模式
–
在 VVM = 24V、TJ = 25°C 时，小于 1µA
•
•
适用于低电磁干扰 (EMI) 的扩频时钟
集成式保护 特性
–
–
–
–
–
–
欠压锁定 (UVLO)
电荷泵欠压 (CPUV)
过流保护 (OCP)
器件信息 (1)
器件型号
DRV8876
DRV8876
封装
HTSSOP (16)
VQFN (16)
封装尺寸（标称值）
5.00mm × 4.40mm
3.00mm × 3.00mm
热关断 (TSD)
(1) 如需了解所有可用封装，请参阅数据表末尾的可订购产品附
录。
自动故障恢复
故障指示器引脚 (nFAULT)
简化原理图
2 应用
4.5 to 37 V
•
•
•
•
•
•
•
刷式直流电机
主要和小型家用电器
扫地机器人、类人机器人和玩具机器人
打印机和扫描仪
DRV887x
nSLEEP
Control Inputs
H-Bridge
Motor Driver
智能仪表
nFAULT
ATM、点钞机和 EPOS
伺服电机和传动器
Current Sense
IPROPI
IPROPI
Protection
1
本文档旨在为方便起见，提供有关 TI 产品中文版本的信息，以确认产品的概要。 有关适用的官方英文版本的最新信息，请访问 www.ti.com，其内容始终优先。 TI 不保证翻译的准确
性和有效性。 在实际设计之前，请务必参考最新版本的英文版本。
English Data Sheet: SLVSDS7
DRV8876
ZHCSJR0A –OCTOBER 2018–REVISED MAY 2019
www.ti.com.cn
目录
1
2
3
4
5
6
特性.......................................................................... 1
应用.......................................................................... 1
说明.......................................................................... 1
修订历史记录 ........................................................... 2
引脚配置和功能........................................................ 3
规格.......................................................................... 4
6.1 绝对最大额定值......................................................... 4
6.2 ESD 额定值 - 通信 .................................................... 4
6.3 建议运行条件............................................................. 4
6.4 热性能信息 ................................................................ 5
6.5 电气特性.................................................................... 5
6.6 典型特性.................................................................... 7
详细 说明.................................................................. 9
7.1 概述........................................................................... 9
7.2 功能方框图 ................................................................ 9
7.3 功能 说明................................................................. 10
7.4 器件功能模式........................................................... 16
8
9
应用和实现............................................................. 18
8.1 应用信息.................................................................. 18
8.2 典型应用.................................................................. 18
电源建议................................................................. 27
9.1 大容量电容 .............................................................. 27
10 布局 ....................................................................... 28
10.1 布局指南................................................................ 28
10.2 布局示例................................................................ 28
11 器件和文档支持 ..................................................... 30
11.1 文档支持................................................................ 30
11.2 接收文档更新通知 ................................................. 30
11.3 社区资源................................................................ 30
11.4 商标....................................................................... 30
11.5 静电放电警告......................................................... 30
11.6 Glossary................................................................ 30
12 机械、封装和可订购信息....................................... 31
7
4 修订历史记录
Changes from Original (October 2018) to Revision A
Page
•
已更改 将器件状态更改为“生产数据” ...................................................................................................................................... 1
2
Copyright © 2018–2019, Texas Instruments Incorporated
DRV8876
www.ti.com.cn
ZHCSJR0A –OCTOBER 2018–REVISED MAY 2019
5 引脚配置和功能
DRV8876 RGT 封装
带有外露散热焊盘的 16 引脚 VQFN 封装
DRV8876 PWP 封装
带有外露散热焊盘的 16 引脚 HTSSOP 封装
俯视图
俯视图
EN/IN1
PH/IN2
nSLEEP
nFAULT
VREF
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
PMODE
GND
CPL
nSLEEP
nFAULT
VREF
1
2
3
4
12
11
10
9
CPL
CPH
VCP
VM
CPH
Thermal
Pad
VCP
Thermal
Pad
IPROPI
IMODE
OUT1
VM
IPROPI
OUT2
PGND
引脚功能
引脚
RGT
类型(1)
说明
名称
PWP
13
14
1
CPH
11
12
15
13
5
PWR
电荷泵开关节点。从 CPH 到 CPL 引脚之间连接一个 X5R 或 X7R、22nF、额定电压为
VM 的陶瓷电容器。
CPL
PWR
EN/IN1
GND
I
PWR
I
H 桥控制输入。请参阅控制模式。内部下拉电阻。
器件接地。连接到系统接地。
15
7
IMODE
IPROPI
电流调节和过流保护模式。请参阅电流调节。四电平输入。
模拟电流输出与负载电流成正比。请参阅电流检测。
4
6
O
故障指示灯输出。在故障状况期间下拉为低电平。连接一个外部上拉电阻器以执行开漏
操作。请参阅保护电路。
nFAULT
nSLEEP
2
1
4
3
OD
I
睡眠模式输入。逻辑高电平用于启用器件。逻辑低电平用于进入低功耗睡眠模式。请参
阅器件功能模式。内部下拉电阻。
OUT1
6
8
8
10
9
O
H 桥输出。连接到电机或其他负载。
OUT2
O
H 桥输出。连接到电机或其他负载。
PGND
PH/IN2
PMODE
7
PWR
器件电源接地。连接到系统接地。
16
14
2
I
I
H 桥控制输入。请参阅控制模式。内部下拉电阻。
H 桥控制输入模式。请参阅控制模式。三电平输入。
16
电荷泵输出。从 VCP 到 VM 引脚之间连接一个 X5R 或 X7R、100nF、16V 的陶瓷电容
器。
VCP
VM
10
9
12
11
PWR
PWR
4.5V 至 37V 电源输入。连接一个 0.1µF 旁路电容器至接地，并连接一个足够大且额定
电压为 VM 的大容量电容。
VREF
PAD
3
5
I
外部基准电压输入至所设置的内部电流调节极限。请参阅电流调节。
散热焊盘。连接到系统接地。
—
—
—
(1) PWR = 电源，I = 输入，O = 输出，NC = 无连接，OD = 开漏
Copyright © 2018–2019, Texas Instruments Incorporated
3
DRV8876
ZHCSJR0A –OCTOBER 2018–REVISED MAY 2019
www.ti.com.cn
6 规格
6.1 绝对最大额定值
在工作温度范围内（除非另有说明）(1)
最小值
-0.3
最大值
单位
V
电源引脚电压
VM
40
0.3
接地引脚之间的电压差
电荷泵引脚电压
GND、PGND
CPH、VCP
CPL
-0.3
V
VVM - 0.3
-0.3
VVM + 7
VVM + 0.3
V
电荷泵低侧引脚电压
V
EN/IN1、IMODE、nSLEEP、PH/IN2、
PMODE
逻辑引脚电压
-0.3
5.75
V
开漏输出引脚电压
输出引脚电压
nFAULT
-0.3
-0.9
5.75
VVM + 0.9
受内部限制
5.75
V
V
OUT1、OUT2
OUT1、OUT2
输出引脚电流
受内部限制
-0.3
A
V
比例电流输出引脚电压
IPROPI
VREF
-0.3
VVM + 0.3
5.75
V
基准输入引脚电压
环境温度，TA
结温，TJ
-0.3
V
-40
125
°C
°C
°C
-40
150
贮存温度，Tstg
-65
150
(1) 应力超出绝对最大额定值下所列的值有可能会对器件造成永久损坏。这些列出的值仅仅是极端条件下的应力额定值，这并不表示器件在这
些条件下以及在建议运行条件以外的任何其他条件下能够正常运行。在绝对最大额定值条件下长时间运行可能会影响器件可靠性。
6.2 ESD 额定值 - 通信
值
单位
人体放电模型 (HBM)，符合 ANSI/ESDA/JEDEC JS-001(1)
充电器件模型 (CDM)，符合 JEDEC 规范 JESD22-C101(2)
±2000
±500
V(ESD)
静电放电
V
(1) JEDEC 文档 JEP155 指出：500V HBM 时能够在标准 ESD 控制流程下安全生产。列为 ±2000V 的引脚实际上可能具有更高的性能。
(2) JEDEC 文档 JEP157 指出：250V CDM 时能够在标准 ESD 控制流程下安全生产。列为 ±500V 的引脚实际上可能具有更高的性能。
6.3 建议运行条件
在工作温度范围内（除非另有说明）
最小值
标称值
最大值
37
单位
V
VVM
VIN
电源电压
VM
4.5
0
逻辑输入电压
PWM 频率
EN/IN1、MODE、nSLEEP、PH/IN2
5.5
100
5.5
5
V
fPWM
VOD
IOD
EN/IN1、PH/IN2
nFAULT
0
kHz
V
开漏上拉电压
开漏输出电流
峰值输出电流
电流检测输出电流
电流限制基准电压
工作环境温度
工作结温
0
nFAULT
0
mA
A
(1)
IOUT
IIPROPI
VVREF
TA
OUT1、OUT2
IPROPI
0
3.5
3
0
mA
V
VREF
0
3.6
125
150
-40
-40
°C
°C
TJ
(1) 必须遵循功率耗散和热限值
4
Copyright © 2018–2019, Texas Instruments Incorporated
DRV8876
www.ti.com.cn
ZHCSJR0A –OCTOBER 2018–REVISED MAY 2019
6.4 热性能信息
DRV8876
DRV8876
热指标(1)
RGT (VQFN)
16 引脚
45.9
PWP (HTSSOP)
单位
16 引脚
44.3
38.3
20.5
1.0
RθJA
结至环境热阻
°C/W
°C/W
°C/W
°C/W
°C/W
°C/W
RθJC(top)
RθJB
结至外壳（顶部）热阻
结至电路板热阻
48.8
19.9
ΨJT
结至顶部特征参数
结至电路板特征参数
结至外壳（底部）热阻
1.1
ΨJB
19.9
20.4
5.0
RθJC(bot)
7.1
(1) 有关新旧热指标的更多信息，请参阅应用报告《半导体和 IC 封装热指标》。
6.5 电气特性
4.5V ≤ VVM ≤ 37V，-40°C ≤ TJ ≤ 150°C（除非另有说明）
参数
测试条件
最小值
典型值
最大值
单位
电源（VCP、VM）
VVM = 24V、nSLEEP = 0V、TJ = 25°C
0.75
1
5
µA
µA
IVMQ
VM 睡眠模式电流
nSLEEP = 0V
VVM = 24V、nSLEEP = 5V、
EN/IN1 = PH/IN2 = 0V
IVM
VM 活动模式电流
3
7
mA
ms
VVM > VUVLO、nSLEEP = 5V 至活动模
式
tWAKE
开通时间
1
1
tSLEEP
VVCP
fVCP
关断时间
nSLEEP = 0V 至睡眠模式
ms
V
电荷泵稳压器电压
电荷泵开关频率
VCP 相对于 VM，VVM = 24V
5
400
kHz
逻辑电平输入（EN/IN1、PH/IN2、nSLEEP）
VVM < 5V
0
0
0.7
0.8
5.5
VIL
输入逻辑低电压
输入逻辑高电压
输入滞后
V
VVM ≥ 5V
VIH
1.5
V
200
50
mV
mV
µA
µA
kΩ
VHYS
nSLEEP
VI = 0V
VI = 5V
至 GND
IIL
输入逻辑低电流
输入逻辑高电流
输入下拉电阻
-5
5
IIH
50
75
RPD
100
三电平输入 (PMODE)
VTIL
VTIZ
VTIH
ITIL
三电平输入逻辑低电压
0
0.9
1.5
–50
-5
0.65
1.2
V
三电平输入高阻抗电压
三电平输入逻辑高电压
三电平输入逻辑低电流
三电平输入高阻抗电流
三电平输入逻辑高电流
三电平下拉电阻
1.1
-32
V
5.5
V
VI = 0V
µA
µA
µA
kΩ
kΩ
ITIZ
VI = 1.1V
VI = 5V
5
ITIH
113
44
150
RTPD
RTPU
至 GND
至内部 5V
三电平上拉电阻
156
四电平输入 (IMODE)
VQI2
RQI2
RQI3
VQI4
RQPD
RQPU
四电平输入电平 1
电压至所设置的四电平 1
电阻至 GND 至所设置的四电平 2
电阻至 GND 至所设置的四电平 3
电压至所设置的四电平 4
至 GND
0
18.6
57.6
2.5
0.45
21.4
66.4
5.5
V
四电平输入电平 2
四电平输入电平 3
四电平输入电平 4
四电平下拉电阻
四电平上拉电阻
20
62
kΩ
kΩ
V
136
68
kΩ
kΩ
至内部 5V
Copyright © 2018–2019, Texas Instruments Incorporated
5
DRV8876
ZHCSJR0A –OCTOBER 2018–REVISED MAY 2019
www.ti.com.cn
电气特性 (continued)
4.5V ≤ VVM ≤ 37V，-40°C ≤ TJ ≤ 150°C（除非另有说明）
参数
测试条件
最小值
典型值
最大值
单位
开漏输出 (nFAULT)
VOL
IOZ
输出逻辑低电压
输出逻辑高电流
IOD = 5mA
VOD = 5V
0.3
2
V
-2
µA
驱动器输出（OUT1、OUT2）
RDS(on)_HS
RDS(on)_LS
VSD
高侧 MOSFET 导通电阻
VVM = 24V、IO = 1A、TJ = 25°C
VVM = 24V、IO = -1A、TJ = 25°C
ISD = 1A
350
350
0.9
420
420
mΩ
mΩ
V
低侧 MOSFET 导通电阻
体二极管正向电压
输出上升时间
tRISE
VVM = 24V，OUTx 上升 10% 至 90%
VVM = 24V，OUTx 下降 90% 至 10%
EN/IN1、PH/IN2 至 OUTx
体二极管导通
150
150
650
300
ns
ns
ns
ns
tFALL
输出下降时间
tPD
输入至输出传播延迟
输出死区时间
tDEAD
电流检测和调节（IPROPI、VREF）
AIPROPI
电流镜比例因数
1000
µA/A
mA
IOUT < 0.15A、
5.5V ≤ VVM ≤ 37V
–7.5
-5
7.5
5
0.15A ≤ IOUT < 0.5A、
5.5V ≤ VVM ≤ 37V
AERR
电流镜比例误差
0.5A ≤ IOUT ≤ 2A、5.5V ≤ VVM ≤ 37V、
-40℃ ≤ TJ < 125℃
-4
4
%
0.5A ≤ IOUT ≤ 2A、5.5V ≤ VVM ≤ 37V、
-125℃ ≤ TJ < 150℃
-5
5
tOFF
电流调节关断时间
电流检测延迟时间
电流调节抗尖峰脉冲时间
电流调节消隐时间
25
1.6
0.6
1.1
µs
µs
µs
µs
tDELAY
tDEG
tBLK
保护电路
VVM 上升
VVM 下降
4.3
4.2
4.45
4.35
100
10
4.6
4.5
V
V
VUVLO
电源欠压锁定 (UVLO)
VUVLO_HYS
tUVLO
VCPUV
IOCP
电源 UVLO 迟滞
电源欠压抗尖峰脉冲时间
电荷泵欠压锁定
过流保护跳闸点
过流保护抗尖峰脉冲时间
过流保护重试时间
热关断温度
mV
µs
V
VCP 相对于 VM，VVCP 下降
2.25
5.5
3
3.5
A
tOCP
µs
ms
°C
°C
tRETRY
TTSD
2
160
175
20
190
THYS
热关断滞后
6
版权 © 2018–2019, Texas Instruments Incorporated
DRV8876
www.ti.com.cn
ZHCSJR0A –OCTOBER 2018–REVISED MAY 2019
EN/IN1 or
PH/IN2
tFALL
tRISE
ttPDt
OUTx (V)
OUTx (A)
ttBLKt
ttOFFt
ITRIP
tDEG
VREF
IPROPI (V)
ttDELAY
t
图 1. 时序参数图
6.6 典型特性
1.4
1.2
1
2
1.6
1.2
0.8
0.4
0
VVM = 4.5 V
VVM = 13.5 V
VVM = 24 V
VVM = 37 V
0.8
0.6
0.4
0.2
TJ = -40°C
TJ = 25°C
TJ = 85°C
TJ = 125°C
TJ = 150°C
0
0
5
10
15
20
25
30
35
40
-40 -20
0
20
40
60
80 100 120 140 160
Supply Voltage (V)
Junction Temperature (°C)
D001
D002
图 2. 睡眠电流 (IVMQ) 与电源电压 (VVM
)
图 3. 睡眠电流 (IVMQ) 与结温
版权 © 2018–2019, Texas Instruments Incorporated
7
DRV8876
ZHCSJR0A –OCTOBER 2018–REVISED MAY 2019
www.ti.com.cn
典型特性 (接下页)
3.5
3.25
3
3.5
VVM = 4.5 V
TJ = -40°C
TJ = 25°C
TJ = 85°C
TJ = 125°C
TJ = 150°C
VVM = 13.5 V
VVM = 24 V
VVM = 37 V
3.25
3
2.75
2.5
2.75
2.5
0
5
10
15
20
25
30
35
40
-40 -20
0
20
40
60
80 100 120 140 160
Supply Voltage (V)
Junction Temperature (°C)
D003
D004
图 4. 有效电流 (IVM) 与电源电压 (VVM
)
图 5. 有效电流 (IVM) 与结温
0.8
0.7
0.6
0.5
0.4
0.3
0.2
0.1
0.8
0.7
0.6
0.5
0.4
0.3
0.2
0.1
VVM = 4.5 V
VVM = 4.5 V
VVM = 13.5 V
VVM = 24 V
VVM = 37 V
VVM = 13.5 V
VVM = 24 V
VVM = 37 V
-40 -20
0
20
40
60
80 100 120 140 160
-40 -20
0
20
40
60
80 100 120 140 160
Junction Temperature (°C)
Junction Temperature (°C)
D005
D006
图 6. 低侧 RDS(on) 与结温
图 7. 高侧 RDS(on) 与结温
1100
1100
1080
1060
1040
1020
1000
980
IOUT = 0.15 A
IOUT = 0.15 A
1080
1060
1040
1020
1000
980
IOUT = 0.2 A
IOUT = 0.5 A
IOUT = 1 A
IOUT = 2 A
IOUT = 0.2 A
IOUT = 0.5 A
IOUT = 1 A
IOUT = 2 A
960
960
940
940
920
920
900
900
-40 -20
0
20
40
60
80 100 120 140 160
-40 -20
0
20
40
60
80 100 120 140 160
Junction Temperature (èC)
Junction Temperature (èC)
D007
D008
图 8. OUT1 电流检测误差与结温
图 9. OUT2 电流检测误差与结温
8
版权 © 2018–2019, Texas Instruments Incorporated
DRV8876
www.ti.com.cn
ZHCSJR0A –OCTOBER 2018–REVISED MAY 2019
7 详细 说明
7.1 概述
DRV887x 系列器件是有刷直流电机驱动器，工作电压介于 4.5V 至 37V 之间，支持广泛的输出负载电流，适用于
各种类型的电机和负载。这些器件集成了一个 H 桥输出功率级，可在采用 PMODE 引脚设置的各种控制模式下运
行。这样即可驱动单个双向有刷直流电机、两个单向有刷直流电机或其他输出负载配置。这些器件集成了一个电荷
泵稳压器，以支持更高效的高侧 N 沟道 MOSFET 和 100% 占空比运行。这些器件由可直接连接到电池或直流电源
的单一电源输入 (VM) 供电。nSLEEP 引脚提供了一种超低功耗模式，可以在系统不活动期间最大限度减少电流消
耗。
DRV887x 系列器件还能够使用低侧功率 MOSFET 上的电流镜来检测输出电流。随后，IPROPI 引脚上会发出比例
电流，使用一个外部电阻器 (RIPROPI) 可以将比例电流转换为比例电压。集成电流检测功能使 DRV887x 器件能够利
用一个关断时间固定的 PWM 斩波方案来限制输出电流，并为外部控制器提供负载信息以检测负载或失速条件的变
化。集成电流检测功能即使在关断时间慢速衰减再循环期间也会提供电流信息，而且无需使用外部电源分流电阻
器，因此它的性能要优于传统的外部分流电阻器检测。在电机运行期间，可以通过 VREF 引脚配置关断时间 PWM
电流调节电平，以根据系统的需求限制负载电流。
多种集成保护 功能 可以在发生系统故障时保护器件。这些保护功能包括欠压锁定 (UVLO)、电荷泵欠压 (CPUV)、
过流保护 (OCP) 和过热关断 (TSD)。故障情况通过 nFAULT 引脚指示。
7.2 功能方框图
VM
VM
VCP
CPH
CPL
GND
VM
Gate Driver
VVCP
VVCP
0.1 …F
0.1 …F
VCP
Charge
Pump
HS
OUT1
VDD
0.022 …F
LS
VDD
Internal
Regulator
ISEN1
VM
Power
Digital
Core
Gate Driver
VVCP
nSLEEP
EN/IN1
PH/IN2
HS
OUT2
PGND
VDD
Control
Inputs
LS
PMODE
IMODE
3-Level
VVCC
4-Level
ISEN2
VVCC
RPU
VREF
Fault Output
+
nFAULT
IPROPI
Clamp
œ
ISEN1
ISEN2
IPROPI
Current
Sense
RIPROP
版权 © 2018–2019, Texas Instruments Incorporated
9
DRV8876
ZHCSJR0A –OCTOBER 2018–REVISED MAY 2019
www.ti.com.cn
7.3 功能 说明
7.3.1 外部元件
表 1 列出了为此器件推荐的外部组件。
表 1. 推荐的外部组件
组件
CVM1
引脚 1
引脚 2
推荐
VM
VM
GND
GND
VM
0.1µF、低 ESR 陶瓷电容器、额定电压为 VM。
大容量电容，额定电压为 VM。
X5R 或 X7R、100nF、16V 陶瓷电容器
X5R 或 X7R、22nF、额定电压为 VM 的陶瓷电容器
请参阅电流调节。
CVM1
CVCP
VCP
CFLY
CPH
CPL
RIMODE
RPMODE
RnFAULT
RIPROPI
IMODE
PMODE
VCC
GND
GND
nFAULT
GND
请参阅控制模式。
上拉电阻器，IOD ≤ 5mA
IPROPI
请参阅电流检测。
7.3.2 控制模式
DRV887x 系列器件提供了三种模式，支持对 EN/IN1 和 PH/IN2 引脚采用不同的控制方案。通过 PMODE 引脚选
择控制模式：逻辑低电平、逻辑高电平或者设置引脚高阻抗，如表 中所示。通过 nSLEEP 引脚启用器件之
2
后，PMODE 引脚状态会锁存。通过设置 nSLEEP 引脚逻辑低电平、等待 tSLEEP 时间、更改 PMODE 引脚输入，
然后将 nSLEEP 引脚恢复为逻辑高电平以启用器件，可以更改 PMODE 的状态。
表 2. PMODE 功能
PMODE 状态
控制模式
PH/EN
PMODE = 逻辑低电平
PMODE = 逻辑高电平
PMODE = 高阻抗
PWM
独立半桥
VM
VM
1
2
3
1
2
3
Reverse drive
Forward drive
Slow decay (brake)
High-Z (coast)
Slow decay (brake)
High-Z (coast)
1
1
OUT1
OUT2
OUT1
OUT2
2
3
2
3
Forward
Reverse
图 10. H 桥状态
10
版权 © 2018–2019, Texas Instruments Incorporated
DRV8876
www.ti.com.cn
ZHCSJR0A –OCTOBER 2018–REVISED MAY 2019
对于 100% 或 PWM 驱动模式，输入可接受静态或脉宽调制 (PWM) 电压信号。在应用 VM 之前，可以为器件输入
引脚供电而不会出现任何问题。默认情况下，EN/IN1 和 PH/IN2 引脚具有一个内部下拉电阻器，可确保在不存在任
何输入时提供高阻抗输出。
下面几节提供了每种控制模式的真值表。请注意，这些表并未考虑内部电流调节功能。此外，当在半桥的高侧和低
侧 MOSFET 之间切换时，DRV887x 系列器件会自动生成死区时间。
图 10 介绍了各种 H 桥状态的命名和配置。
7.3.2.1 PH/EN 控制模式（PMODE = 逻辑低电平）
如果 PMODE 引脚在加电时处于逻辑低电平状态，器件将锁存至 PH/EN 模式。PH/EN 模式允许使用接口的速度和
方向类型来控制 H 桥。表 3 显示了 PH/EN 模式的真值表。
表 3. PH/EN 控制模式
nSLEEP
EN
X
PH
X
OUT1
OUT2
说明
睡眠（H 桥高阻抗）
制动（低侧慢速衰减）
后退 (OUT2 → OUT1)
前进 (OUT1 → OUT2)
0
1
1
1
Hi-Z
L
Hi-Z
L
0
X
1
0
L
H
1
1
H
L
7.3.2.2 PWM 控制模式（PMODE = 逻辑高电平）
如果 PMODE 引脚在加电时处于逻辑高电平状态，器件将锁存至 PWM 模式。PWM 模式允许 H 桥进入高阻抗状
态，而不会将 nSLEEP 引脚设置为逻辑低电平。表 4 显示了 PWM 模式的真值表。
表 4. PWM 控制模式
nSLEEP
IN1
X
IN2
X
OUT1
Hi-Z
Hi-Z
L
OUT2
Hi-Z
Hi-Z
H
说明
睡眠（H 桥高阻抗）
滑行（H 桥高阻抗）
后退 (OUT2 → OUT1)
前进 (OUT1 → OUT2)
制动（低侧慢速衰减）
0
1
1
1
1
0
0
0
1
1
0
H
L
1
1
L
L
7.3.2.3 独立半桥控制模式（PMODE = 高阻抗）
如果 PMODE 引脚在加电时处于高阻抗状态，器件将锁存至独立半桥控制模式。此模式允许直接控制每个半桥，以
支持高侧慢速衰减或者驱动两个独立的负载。表 5 显示了独立半桥模式的真值表。
在独立半桥控制模式下，仍然可以使用电流检测和反馈，但内部电流调节功能会被禁用，因为每个半桥都是独立运
行的。此外，如果两个低侧 MOSFET 在同时传导电流，则经过 IPROPI 调节的输出将是电流的总和。请参阅电流
检测和调节了解更多信息。
表 5. 独立半桥控制模式
nSLEEP
INx
X
OUTx
Hi-Z
L
说明
睡眠（H 桥高阻抗）
0
1
1
0
OUTx 低侧导通
OUTx 高侧导通
1
H
版权 © 2018–2019, Texas Instruments Incorporated
11
DRV8876
ZHCSJR0A –OCTOBER 2018–REVISED MAY 2019
www.ti.com.cn
7.3.3 电流检测和调节
DRV887x 系列器件集成了电流检测、调节和反馈。这些 功能 使得器件能够在不使用外部检测电阻器或检测电路的
情况下检测输出电流，因此减小了系统的尺寸并降低了系统的成本和复杂程度。这样，器件还能够在发生电机失速
或高扭矩事件的情况下限制输出电流，并通过电流比例输出为控制器提供关于负载电流的详细反馈。
7.3.3.1 电流检测
IPROPI 引脚会输出与流经 H 桥中的低侧功率 MOSFET 的电流成正比并经过 AIPROPI 调节的模拟电流。可以使用
公式 1 计算出 IPROPI 输出电流。
IPROPI (μA) = (ILS1 + ILS2) (A) x AIPROPI (μA/A)
(1)
此电流由内部电流镜架构测得，无需使用外部功率检测电阻器。此外，电流镜架构还允许在驱动和制动低侧慢速衰
减期间检测电机绕组电流，从而在典型双向有刷直流电机 应用中连续监控电流。在滑行模式下，电流是续流电流，
无法被检测到，但可以在驱动或慢速衰减模式下短暂重新启用驱动器并在再次切换回滑行模式之前测量此电流，从
而对其进行采样。当处于独立的 PWM 模式且两个低侧 MOSFET 在同时传导电流时，IPROPI 输出将是这两个低
侧 MOSFET 电流的总和。
应将 IPROPI 引脚连接到外部电阻器 (RIPROPI) 以接地，从而利用 IIPROPI 模拟电流输出在 IPROPI 引脚上产生一个
比例电压 (VIPROPI)。这样即可使用标准模数转换器 (ADC) 将负载电流作为 RIPROPI 电阻器两端的压降进行测量。可
以根据应用中的预期负载电流调节 RIPROPI 电阻器的大小，以利用控制器 ADC 的整个量程。此外，DRV887x 器件
还采用了一个内部 IPROPI 电压钳位电路，可相对于 VREF 引脚上的 VVREF 限制 VIPROPI，并在发生输出过流或意
外高电流事件时保护外部 ADC。
可以使用公式 2 计算对应于输出电流的 IPROPI 电压。
VIPROPI (V) = IPROPI (A) x RIPROPI (Ω)
(2)
OUT
ILOAD
Control
Inputs
VREF
+
LS
œ
GND
IPROPI
Clamp
Integrated
Current Sense
IPROPI
IPROPI
RIPROPI
MCU
ADC
+
AIPROPI
VPROPI
œ
Copyright © 2017, Texas Instruments Incorporated
图 11. 集成电流检测
IPROPI 输出带宽受 DRV887x 内部电流检测电路的检测延迟时间 (tDELAY) 限制。此时间是指从低侧 MOSFET 启用
命令到 IPROPI 输出准备就绪这两个时间点之间的延迟。在 H 桥 PWM 信号中，如果器件在驱动和慢速衰减（制
动）之间交替切换，则检测电流的低侧 MOSFET 会持续导通，但检测延迟时间对 IPROPI 输出不会产生任何影
响。
7.3.3.2 电流调节
DRV887x 系列器件集成了使用固定关断时间或逐周期 PWM 电流斩波方案的电流调节功能。可以通过 IMODE 四
电平输入来选择电流斩波方案。这样，器件还能够在发生电机失速、高扭矩或其他高电流负载事件的情况下限制输
出电流。
可以让引脚浮动（高阻抗）、将引脚连接到 GND 或者在 IMODE 与 GND 之间连接一个电阻器，以设置 IMODE 电
平。通过 nSLEEP 引脚启用器件之后，IMODE 引脚状态会锁存。通过设置 nSLEEP 引脚逻辑低电平、等待 tSLEEP
时间、更改 IMODE 引脚输入，然后将 nSLEEP 引脚恢复为逻辑高电平以启用器件，可以更改 IMODE 的状态。
IMODE 输出也可以用来选择器件对过流事件的响应。有关更多详细信息，请参阅保护电路一节。
12
版权 © 2018–2019, Texas Instruments Incorporated
DRV8876
www.ti.com.cn
ZHCSJR0A –OCTOBER 2018–REVISED MAY 2019
可以禁用内部电流调节，方法是将 IPROPI 绑定到 GND 并将 VREF 引脚电压设置为高于 GND 的值（如果不需要
电流反馈；如果需要电流反馈，则需要设置 VVREF 和 RIPROPI，以使 VIPROPI 永远不会达到 VVREF 阈值。在独立半桥
控制模式下（PMODE = 高阻抗），内部电流调节功能会自动禁用，因为输出是独立运行的，电流检测和调节由两
个半桥分摊。
表 6. IMODE 功能
IMODE 功能
nFAULT
响应
IMODE 状态
RIMODE = GND
过流
响应
电流斩波模式
四电平 1
四电平 2
四电平 3
四电平 4
固定关断时间
逐周期
自动重试
自动重试
输出锁存
输出锁存
仅过流
电流斩波和过流
电流斩波和过流
仅过流
RIMODE = 20kΩ 至 GND
RIMODE = 62kΩ 至 GND
RIMODE = 高阻抗
逐周期
固定关断时间
可通过 VREF 电压 (VVREF) 与 IPROPI 输出电阻器 (RIPROPI) 设置电流斩波阈值 (ITRIP)。可通过将外部 RIPROPI 电阻
器和 VVREF 之间的压降与内部比较器进行比较来执行此操作。
ITRIP (A) x AIPROPI (μA/A) = VVREF (V) / RIPROPI (Ω)
(3)
例如，如果 VVREF = 2.5V、RIPROPI = 1500Ω、AIPROPI = 1000μA/A，则 ITRIP 约为 1.67A
当超过 ITRIP 阈值时，输出将根据 IMODE 的设置进入电流斩波模式。ITRIP 比较器既具有消隐时间 (tBLK)，也具有抗
尖峰脉冲时间 (tDEG)。内部消隐时间有助于在切换输出时防止电压和电流瞬变影响电流调节。内部抗尖峰脉冲时间
可确保瞬变条件不会过早触发电流调节。
7.3.3.2.1 固定关断时间电流斩波
在固定关断时间模式下，当 IOUT 超过 ITRIP 之后，H 桥会在 tOFF 持续时间内进入制动（低侧慢速衰减）状态（两个
低侧 MOSFET 都导通）。在 tOFF 之后，除非 IOUT 仍然大于 ITRIP，否则会根据控制输入来重新启用输出。如果
IOUT 仍然大于 ITRIP，H 桥将在 tOFF 持续时间内进入另一段制动（低侧慢速衰减）期。固定关断时间模式允许在外
部控制器不介入的情况下使用简单的电流斩波方案。图 12 中显示了这种情况。固定关断时间模式支持 100% 占空
比电流调节，因为在 tOFF 持续时间结束后 H 桥会自动启用，而且不需要 EN/IN1 或 PH/IN2 引脚上的新控制输入沿
来重置输出。
ITRIP
IOUT
VOUT
Control
Input
tOFF
tOFF
tOFF
图 12. 关断时间电流调节
7.3.3.2.2 逐周期电流斩波
在逐周期模式下，当 IOUT 超过 ITRIP 之后，H 桥会进入制动（低侧慢速衰减）状态（两个低侧 MOSFET 都导
通），直到 EN/IN1 或 PH/IN2 引脚上出现下一个控制输入沿为止。这样即可通过外部控制器来额外控制电流斩波
方案。图 13 中显示了这种情况。逐周期模式不支持 100% 占空比电流调节，因为在进入制动（低侧慢速衰减）状
态之后，需要新的控制输入沿来重置输出。
版权 © 2018–2019, Texas Instruments Incorporated
13
DRV8876
ZHCSJR0A –OCTOBER 2018–REVISED MAY 2019
www.ti.com.cn
ITRIP
IOUT
VOUT
Control
Input
Re-enable
Re-enable
图 13. 逐周期电流调节
在逐周期模式下，每当 H 桥进入内部电流斩波状态时，器件都会拉低 nFAULT 引脚电平以表明这种情况。这样即
可确定器件输出何时不同于控制输入或者负载何时达到 ITRIP 阈值。图 14 中显示了这种情况。每当器件收到下一个
控制输入沿以及将输出重置时，都会释放 nFAULT 引脚。
Control
Input
ITRIP
IOUT
Drive
Decay
Drive Chop Decay
Drive
VOUT
VIPROPI
nFAULT
图 14. 逐周期电流调节
当为电流斩波指示器拉低了 nFAULT 引脚电平时，不会影响器件的任何功能。nFAULT 引脚只用作指示器，器件会
继续正常工作。为了区别器件故障（请参阅保护电路一节中的概述）与电流斩波指示器，可以将 nFAULT 引脚与控
制输入进行比较。电流斩波指示器只会确定控制输入何时要求进入前进或后退状态（图
10）。如果拉低了
nFAULT 引脚电平而且控制输入要求进入高阻抗或慢速衰减状态，则表明出现了器件故障。
14
版权 © 2018–2019, Texas Instruments Incorporated
DRV8876
www.ti.com.cn
ZHCSJR0A –OCTOBER 2018–REVISED MAY 2019
7.3.4 保护电路
DRV887x 系列器件可完全防止电源欠压、电荷泵欠压、输出过流和器件过热事件。
7.3.4.1 VM 电源欠压锁定 (UVLO)
无论何时，只要 VM 引脚上的电源电压降至欠压锁定阈值电压 (VUVLO) 以下，就会禁用 H 桥中的所有 MOSFET 并
将 nFAULT 引脚驱动为低电平。在这种情况下，电荷泵会禁用。当欠压条件消失且 VM 升至 VUVLO 阈值以上时，
将恢复正常运行。
7.3.4.2 VCP 电荷泵欠压锁定 (CPUV)
无论何时，只要 VCP 引脚上的电荷泵电压降至欠压锁定阈值电压 (VCPUV) 以下，就会禁用 H 桥中的所有 MOSFET
并将 nFAULT 引脚驱动为低电平。当欠压条件消失且 VCP 升至 VCPUV 阈值以上时，将恢复正常运行。
7.3.4.3 OUT 过流保护 (OCP)
即使发生了硬短路事件，每个 MOSFET 上的模拟电流限制电路也会限制器件输出的峰值电流。
如果输出电流超过过流阈值 IOCP 且持续时间超过 tOCP，则会禁用 H 桥中的所有 MOSFET 并将 nFAULT 引脚驱动
为低电平。可以通过 IMODE 引脚配置过流响应，如表 6 中所示。
在自动重试模式下，MOSFET 会禁用，nFAULT 引脚将在 tRETRY 的持续时间内被驱动为低电平。在 tRETRY
之
后，MOSFET 会根据 EN/IN1 和 PH/IN2 引脚的状态重新启用。如果过流条件仍然存在，则会重复此周期，否则器
件将恢复正常运行。
在锁存模式下，会一直禁用 MOSFET 并将 nFAULT 引脚驱动为低电平，直到通过 nSLEEP 引脚或通过切断 VM
电源重置器件为止。
在独立半桥控制模式（PMODE = 高阻抗）中，OCP 行为略有改动。如果检测到过流事件，将只禁用相应的半桥并
将 nFAULT 引脚驱动为低电平。另一个半桥会继续正常运行。这样，器件就可以在驱动独立的负载时管理独立的故
障事件。如果在两个半桥中都检测到过流事件，将同时禁用两个半桥并将 nFAULT 引脚驱动为低电平。在自动重试
模式下，两个半桥共享同一个过流重试计时器。如果两个半桥先后发生过流事件但 tRETRY 尚未过期，则第一个半桥
的重试计时器会重置为 tRETRY；当此重试计时器过期之后，两个半桥将再次同时启用。
7.3.4.4 热关断 (TSD)
如果裸片温度超过过热限制 TTSD，则会禁用 H 桥中的所有 MOSFET 并将 nFAULT 引脚驱动为低电平。当过热条
件消失且裸片温度降至 VTSD 阈值以下时，将恢复正常运行。
7.3.4.5 故障条件汇总
表 7. 故障条件汇总
故障
条件
报告
H 桥
恢复
CBC 模式且
IOUT > ITRIP
有源
低侧慢速衰减
ITRIP 指示灯
nFAULT
控制输入沿
VM 欠压锁定 (UVLO)
VCP 欠压锁定 (CPUV)
VM < VUVLO
nFAULT
nFAULT
已禁用
已禁用
VM > VUVLO
VCP < VCPUV
VCP > VCPUV
t
RETRY 或重置
过流 (OCP)
IOUT > IOCP
TJ > TTSD
nFAULT
nFAULT
已禁用
已禁用
（由 IMODE 设置）
热关断 (TSD)
TJ < TTSD - THYS
7.3.5 引脚图
7.3.5.1 逻辑电平输入
图 15 显示了逻辑电平输入引脚 EN/IN1、PH/IN2 和 nSLEEP 的输入结构。
版权 © 2018–2019, Texas Instruments Incorporated
15
DRV8876
ZHCSJR0A –OCTOBER 2018–REVISED MAY 2019
www.ti.com.cn
100 kꢀ
图 15. 逻辑电平输入
7.3.5.2 三电平输入
图 16 显示了三电平输入引脚 PMODE 的输入结构。
5 V
+
156 kꢀ
œ
+
44 kꢀ
œ
图 16. PMODE 三电平输入
7.3.5.3 四电平输入
图 17 显示了四电平输入引脚 IMODE 的输入结构。
+
œ
5 V
68 kꢀ
+
œ
+
136 kꢀ
œ
图 17. 四电平输入
7.4 器件功能模式
DRV887x 系列器件具有多种不同的运行模式，具体情况取决于系统输入。
7.4.1 活动模式
当 VM 引脚上的电源电压超过欠压阈值 VUVLO、nSLEEP 引脚处于逻辑高电平状态且 tWAKE 状态消失之后，器件将
进入活动模式。在此模式下，H 桥、电荷泵和内部逻辑将激活，器件将准备好接收输入。当器件进入活动模式之
后，将锁存输入控制模式 (PMODE) 和电流控制模式 (IMODE)。
7.4.2 低功耗睡眠模式
DRV887x 系列器件支持低功耗模式，以便在驱动器未激活时减少 VM 引脚的电流消耗。可以通过设置 nSLEEP 引
脚逻辑低电平并等待 tSLEEP 状态消失来进入此模式。在睡眠模式下，H 桥、电荷泵、内部 5V 稳压器和内部逻辑将
禁用。此器件依靠弱下拉来确保持续禁用所有内部
MOSFET。当处于低功耗睡眠模式时，此器件不会响应除
nSLEEP 以外的任何输入。
16
版权 © 2018–2019, Texas Instruments Incorporated
DRV8876
www.ti.com.cn
ZHCSJR0A –OCTOBER 2018–REVISED MAY 2019
器件功能模式 (接下页)
7.4.3 故障模式
当遇到故障时，DRV887x 系列器件会进入故障模式。这样即可为器件和输出负载提供保护。故障模式下的器件行
为取决于故障状况，表 7 中提供了相关说明。当满足恢复条件时，器件会离开故障模式并重新进入活动模式。
版权 © 2018–2019, Texas Instruments Incorporated
17
DRV8876
ZHCSJR0A –OCTOBER 2018–REVISED MAY 2019
www.ti.com.cn
8 应用和实现
注
以下 应用 部分中的信息不属于 TI 器件规格的范围，TI 不担保其准确性和完整性。TI 的客
户应负责确定器件是否适用于其应用。客户应验证并测试其设计，以确保系统功能。
8.1 应用信息
DRV887x 器件系列适用于多种 需要 半桥或 H 桥功率级配置的应用。常见的应用示例包括有刷直流电机、电磁阀
和传动器。此器件也可以用于驱动很多常见的无源负载，例如 LED、电阻元件、继电器等等。以下应用示例将重点
说明如何在 需要 H 桥驱动器的双向电流控制应用中和 需要 两个半桥驱动器的双单向电流控制应用中使用此器件。
8.2 典型应用
8.2.1 主要应用
在此主要应用示例中，此器件被配置为使用 H 桥配置，通过一个外部负载（例如有刷直流电机）来驱动双向电流。
H 桥极性和占空比由一个 PWM 以及从外部控制器传输到 EN/IN1 和 PH/IN2 引脚的 IO 资源控制。通过将 PMODE
引脚绑定到 GND，为 PH/EN 控制模式配置此器件。电流限制阈值 (ITRIP) 由一个外部电阻分压器根据控制逻辑电源
电压 (VCC) 生成。通过将 IMODE 引脚绑定到 GND，为固定关断时间电流调节方案配置此器件。负载电流由一个来
自控制器的 ADC 进行监控，以检测 RIPROPI 上的电压。
VCC
Controller
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
DRV887x
PWM
EN/IN1
PH/IN2
nSLEEP
nFAULT
VREF
PMODE
GND
CPL
I/O
VCC
0.022 …F
0.1 …F
I/O
10 kꢀ
I/O
CPH
Thermal
Pad
VREF
VM
ADC
VCP
IPROPI
IMODE
OUT1
VM
RIPROPI
0.1 …F CBulk
OUT2
PGND
VCC
RREF1
VREF
RREF2
BDC
图 18. 典型应用原理图
8.2.1.1 设计要求
表 8. 设计参数
基准
VM
设计参数
示例值
24V
电机和驱动器电源电压
控制器电源电压
输出 RMS 电流
开关频率
VCC
3.3V
IRMS
fPWM
ITRIP
AIPROPI
0.5A
20kHz
1A
电流调节跳闸点
电流检测比例因数
1000µA/A
18
版权 © 2018–2019, Texas Instruments Incorporated
DRV8876
www.ti.com.cn
ZHCSJR0A –OCTOBER 2018–REVISED MAY 2019
典型应用 (接下页)
表 8. 设计参数 (接下页)
基准
RIPROPI
VREF
VADC
RREF1
RREF2
TA
设计参数
示例值
2.5kΩ
IPROPI 外部电阻器
电流调节基准电压
控制器 ADC 基准电压
VREF 外部电阻器
VREF 外部电阻器
PCB 环境温度
2.5V
2.5V
16kΩ
50kΩ
-20 至 85°C
150°C
35°C/W
TJ
器件最高结温
RθJA
器件结至环境热阻
8.2.1.2 详细设计流程
8.2.1.2.1 电流检测和调节
DRV887x 系列器件能够调节和检测输出电流。
可以通过缩放 RIPROPI 电阻器来配置电流检测反馈，以便在控制器 ADC 的动态电压范围内正确检测被降低的来自
IPROPI 的输出电流。这里显示了这种情况的一个示例。
RIPROPI <= VADC / (ITRIP x AIPROPI
)
(4)
(5)
RIPROPI = 2.5kΩ <= 2.5V / (1A x 1000µA/A)
如果 VADC = 2.5V、ITRIP = 1A、AIPROPI = 1000µA/A，要最大限度扩大动态 IPROPI 电压范围，应选择大约 2.5kΩ
的 RIPROPI
。
可以根据应用需求来选择 RIPROPI 的精度容差。10%、5%、1%、0.1% 都是有效的容差值。典型的建议值为 1%，
这是性能与成本间的最佳折衷。
使用 VREF 与 RIPROPI 的组合可以配置输出电流调节跳闸点 (ITRIP)。由于此前已计算出 RIPROPI，因此 AIPROPI 是一个
常量，这样就只需要计算 VREF
。
VREF = RIPROPI x (ITRIP x AIPROPI
)
(6)
(7)
VREF = 2.5V = 2.5kΩ x (1A x 1000µA/A)
如果 RIPROPI = 2.5kΩ、ITRIP = 1A、AIPROPI = 1000µA/A，则应将 VREF 设置为 2.5V。
可以使用一个简单的电阻分压器（RREF1 和 RREF2），根据控制器电源电压来生成 VREF。通过为 RREF1 选择一个值
并为 RREF2 计算所需的值，可以调节电阻器。
8.2.1.2.2 功率耗散和输出电流能力
此器件的输出电流和功率耗散能力在很大程度上取决于 PCB 设计和外部系统状况。本节提供了一些用于计算这些
值的指导。
此器件的总功率耗散由三个主要部分组成。这三个组成部分是静态电源电流耗散、功率 MOSFET 开关损耗和功率
MOSFET
RDS(on)（导电）损耗。尽管其他的一些因素可能会造成额外的功率损耗，但与这三个主要因素相比，其
他因素通常并不重要。
PTOT = PVM + PSW + PRDS
(8)
可以根据标称电源电压 (VM) 和 IVM 活动模式电流规格来计算 PVM
。
PVM = VM x IVM
(9)
PVM = 0.096W = 24V x 4mA
(10)
可以根据标称电源电压 (VM)、平均输出电流 (IRMS)、开关频率 (fPWM) 以及器件输出上升 (tRISE) 和下降 (tFALL) 时间
规格来计算 PSW
。
PSW = PSW_RISE + PSW_FALL
(11)
(12)
(13)
(14)
(15)
PSW_RISE = 0.5 x VM x IRMS x tRISE x fPWM
PSW_FALL = 0.5 x VM x IRMS x tFALL x fPWM
PSW_RISE = 0.018W = 0.5 x 24V x 0.5A x 150ns x 20kHz
PSW_FALL = 0.018W= 0.5 x 24V x 0.5A x 150ns x 20kHz
版权 © 2018–2019, Texas Instruments Incorporated
19
DRV8876
ZHCSJR0A –OCTOBER 2018–REVISED MAY 2019
www.ti.com.cn
PSW = 0.036W = 0.018W + 0.018W
(16)
可以根据器件 RDS(on) 和平均输出电流 (IRMS) 来计算 PRDS
。
PRDS = IRMS2 x (RDS(ON)_HS + RDS(ON)_LS
)
(17)
需要注意的是，RDS(ON) 与器件的温度密切相关。可以在“典型特性”曲线中找到一条显示了标称 RDS(on) 和温度的曲
线。假设器件温度为 85°C，根据标称温度数据，预计 RDS(on) 会增大大约 1.25 倍。
PRDS = 0.219W = 0.5A2 x (350mΩ x 1.25 + 350mΩ x 1.25)
(18)
通过将功率耗散的各个组成部分相加，可以确认预计的功率耗散和器件结温处于设计目标内。
PTOT = PVM + PSW + PRDS
(19)
(20)
PTOT= 0.351W = 0.096W + 0.036W + 0.219W
可以使用 PTOT、器件环境温度 (TA) 和封装热阻 (RθJA) 来计算器件结温。RθJA 的值在很大程度上取决于 PCB 设计
以及器件周围的铜散热器。
TJ = (PTOT x RθJA) + TA
(21)
(22)
TJ = 97°C = (0.351W x 35°C/W) + 85°C
应确保器件结温处于指定的工作范围内。也可以通过其他方法根据可用的测量结果来确认器件结温。
可以在热性能和相关文档中找到有关电机驱动器电流额定值和功耗的其他信息。
8.2.1.2.3 热性能
数据表指定的结至环境热阻 RθJA 主要用于比较各种驱动器或者估算热性能。不过，实际系统性能可能比此值更
好，也可能更差，具体情况取决于 PCB 层叠、布线、通路数量以及散热焊盘周围的覆铜区。驱动器驱动特定电流
的时间长度也会影响功率耗散和热性能。本节将介绍如何设计稳态和瞬态温度条件。
本节中的数据是按如下条件仿真得出的：
•
2 层 PCB，标准 FR4，1oz（35mm 覆铜厚度）或 2oz 覆铜厚度。
•
•
顶层：DRV887x HTSSOP 封装尺寸和铜平面散热器。
底层：带有小型铜焊盘的信号层，位于 DRV887x 下面，通过通路进行热连接。底层热焊盘的尺寸与封装相
当 (5mm x 4.4mm)。虽然顶部铜平面的尺寸并不固定，但底部焊盘的尺寸保持不变。热通路只存在于散热
焊盘的下方（栅格形状，1.2mm 间距）。
•
4 层 PCB，标准 FR4。外侧平面具有 1oz（35mm 覆铜厚度）或 2oz 覆铜厚度。
•
•
•
•
顶层：DRV887x HTSSOP 封装尺寸和铜平面散热器。内侧平面的覆铜厚度保持在 1oz。
中间层 1：GND 平面，通过通路热连接至焊盘。
中间层 2：电源平面，无热连接。
底层：带有小型铜焊盘的信号层，位于 DRV887x 下面，通过从顶部平面和内部 GND 平面拼接进行热连
接。底层热焊盘的尺寸与封装相当 (5mm x 4.4mm)。虽然顶部铜平面的尺寸并不固定，但底部焊盘的尺寸
保持不变。热通路只存在于散热焊盘的下方（栅格形状，1.2mm 间距）。
图 19 显示了仿真板的一个示例。表 9 显示了每次仿真时使用的不同板尺寸。
20
版权 © 2018–2019, Texas Instruments Incorporated
DRV8876
www.ti.com.cn
ZHCSJR0A –OCTOBER 2018–REVISED MAY 2019
A
Trace 0.22 mm x 34.5 mm
at 0.65-mm pitch
2.46 mm
A
PTH via at 1.2 mm
Drill diameter = 300 ꢀm;
plating = 25 ꢀm
6.0 mm
图 19. PCB 模型（显示的是 4 层 PCB，2 层 PCB 没有任何通路）
表 9. 用于 16 引脚 PWP 封装的尺寸 A
覆铜区 (mm2)
尺寸 A
17.0
22.8
31.0
42.8
59.5
72.2
2
4
8
16
32
48
8.2.1.2.3.1 稳态热性能
“稳态条件”假设电机驱动器使用恒定 RMS 电流运行很长一段时间。图 20、图 21、图 22 和图 23 显示了 RθJA
及
ΨJB（结至板特征参数）的变化，它们的变化取决于覆铜区、覆铜厚度和 PCB 层数。覆铜区越大、层数越多、铜平
面越厚，RθJA 和 ΨJB 就越小，表明 PCB 布局的热性能越强。
版权 © 2018–2019, Texas Instruments Incorporated
21
DRV8876
ZHCSJR0A –OCTOBER 2018–REVISED MAY 2019
www.ti.com.cn
50
48
46
44
42
40
38
36
34
32
30
4L 1oz
4L 2oz
21
20
19
18
17
16
15
14
13
12
4L 1oz
4L 2oz
0
2
4
6
8
10
12
14
16
Top layer copper area (cm2)
0
2
4
6
8
10
12
14
16
4L_S
Top layer copper area (cm2)
4L_S
图 20. HTSSOP、4 层 PCB 结至环境热阻与覆铜区的关系
图 21. HTSSOP、4 层 PCB 结至板特征参数与覆铜区的关系
160
2L 1oz
2L 2oz
50
2L 1oz
2L 2oz
140
120
100
80
45
40
35
30
25
20
15
60
40
0
5
10 15 20 25 30 35 40 45 50
Top layer copper area (cm2)
0
2
4
6
8
10
12
14
16
2L_S
Top layer copper area (cm2)
2L_S
图 22. HTSSOP、2 层 PCB 结至环境热阻与覆铜区的关系
图 23. HTSSOP、2 层 PCB 结至板特征参数与覆铜区的关系
8.2.1.2.3.2 瞬态热性能
电机驱动器器件可能会遇到不同的瞬态驱动条件，导致在短时间内出现大电流。这些条件可能包括
•
•
•
电机在转子尚未全速运转的情况下启动。
由于其中一个电机输出发生电源短路或接地短路、器件的过流保护功能时断时续而出现故障。
短暂为电机或电磁阀加电，然后断电。
对于这些瞬态情况，驱动持续时间是另一个影响热性能的因素。在瞬态情况中，热阻抗 (ZθJA
) 表示结至环境热性
能。图 24 和图 25 显示了 1oz 和 2oz 铜布局的仿真热阻抗。在这些图表中，实线表示 2 层电路板，虚线表示 4 层
电路板。这些图表表明，短电流脉冲可实现更佳的热性能。在短时间内，器件封装决定了热性能。对于更长的驱动
脉冲，电路板的布局对热性能的影响更大。这两个图表显示了热阻抗由于层数不同而分裂的曲线，而且随着驱动脉
冲持续时间的延长，热阻抗的值还会因覆铜区的大小而变化。可以将非常长的脉冲视为稳态性能。
22
版权 © 2018–2019, Texas Instruments Incorporated
DRV8876
www.ti.com.cn
ZHCSJR0A –OCTOBER 2018–REVISED MAY 2019
100
10
1
4 cm^2, 2-layer
4 cm^2, 4-layer
8 cm^2, 2-layer
8 cm^2, 4-layer
16 cm^2, 2-layer
16 cm^2, 4-layer
0.1
0.0001
0.001
0.01
0.1
1
10
100
1000
Time (s)
1oz_
图 24. 1oz 铜布局的 HTSSOP 封装结至环境热阻抗
100
10
1
4 cm^2, 2-layer
4 cm^2, 4-layer
8 cm^2, 2-layer
8 cm^2, 4-layer
16 cm^2, 2-layer
16 cm^2, 4-layer
0.1
0.0001
0.001
0.01
0.1
1
10
100
1000
Time (s)
2oz_
图 25. 2oz 铜布局的 HTSSOP 封装结至环境热阻抗
版权 © 2018–2019, Texas Instruments Incorporated
23
DRV8876
ZHCSJR0A –OCTOBER 2018–REVISED MAY 2019
www.ti.com.cn
8.2.1.3 应用曲线
通道1 = OUT1
通道 4 = IOUT
通道2 = OUT2
通道3 = EN/IN1
通道1 = OUT1
通道 4 = IOUT
通道2 = OUT2
通道3 = IPROPI
图 26. 驱动器 PWM 运行 (PH/EN)
图 27. 带电流反馈的驱动器 PWM 运行
通道1 = OUT1
通道 4 = IOUT
通道2 = OUT2
通道3 = EN/IN1
通道1 = OUT1
通道 4 = IOUT
通道2 = OUT2
通道3 = EN/IN1
图 28. 带电流斩波的驱动器 PWM 运行
图 29. 带电流斩波的驱动器全速运行
8.2.2 备选应用
在此备选应用示例中，此器件被配置为使用双半桥配置，通过两个外部负载（例如两个有刷直流电机）来驱动单向
电流。每个半桥的占空比由一个从外部控制器传输到 EN/IN1 和 PH/IN2 引脚的 PWM 资源控制。通过让 PMODE
引脚浮动，为独立半桥控制模式配置此器件。由于独立半桥控制模式会禁用电流调节方案，因此将 VREF 引脚绑定
到了 VCC。组合负载电流由一个来自控制器的 ADC 进行监控，以检测 RIPROPI 上的电压。
24
版权 © 2018–2019, Texas Instruments Incorporated
DRV8876
www.ti.com.cn
ZHCSJR0A –OCTOBER 2018–REVISED MAY 2019
VCC
Controller
1
2
3
4
5
6
7
8
16
X
DRV887x
PWM
EN/IN1
PH/IN2
nSLEEP
nFAULT
VREF
PMODE
15
PWM
I/O
GND
CPL
VCC
14
13
12
11
10
9
0.022 …F
0.1 …F
10 kꢀ
I/O
CPH
VCP
Thermal
Pad
VCC
VM
ADC
IPROPI
IMODE
OUT1
VM
RIPROPI
0.1 …F CBulk
OUT2
PGND
VM
VM
BDC
BDC
图 30. 典型应用原理图
8.2.2.1 设计要求
表 10. 设计参数
基准
VM
设计参数
示例值
24V
电机和驱动器电源电压
控制器电源电压
输出 1 RMS 电流
输出 1 峰值电流
输出 2 RMS 电流
输出 2 峰值电流
开关频率
VCC
3.3V
IRMS1
IPEAK1
IRMS2
IPEAK2
fPWM
AIPROPI
RIPROPI
VADC
TA
0.5A
1A
0.25A
0.5A
20kHz
1000µA/A
2.5kΩ
3.3V
电流检测比例因数
IPROPI 外部电阻器
控制器 ADC 基准电压
PCB 环境温度
-20 至 85°C
150°C
35°C/W
TJ
器件最高结温
RθJA
器件结至环境热阻
8.2.2.2 详细设计流程
您可以参阅“主要应用”中的详细设计流程一节，查看详细的设计流程示例。大多数设计概念都适用于此备选应用示
例。下面概述了此流程的几处改动。
8.2.2.2.1 电流检测和调节
在两个半桥负载的备选应用中，IPROPI 输出将是两个输出电流的组合。应适当缩放电流检测反馈电阻器 RIPROPI
，
以保持在控制器 ADC 的动态电压范围内。这里显示了这种情况的一个示例
RIPROPI <= VADC / ((IPEAK1 + IPEAK2) x AIPROPI
)
(23)
(24)
RIPROPI = 2.2kΩ <= 3.3V / ((1A + 0.5A) x 1000µA/A)
版权 © 2018–2019, Texas Instruments Incorporated
25
DRV8876
ZHCSJR0A –OCTOBER 2018–REVISED MAY 2019
www.ti.com.cn
如果 VADC = 3.3V、IPEAK1 = 1A、IPEAK2 = 0.5A、AIPROPI = 1000µA/A，要最大限度扩大动态 IPROPI 电压范围，应
选择大约 2.2kΩ 的 RIPROPI
。
可以根据应用需求来选择 RIPROPI 的精度容差。10%、5%、1%、0.1% 都是有效的容差值。典型的建议值为 1%，
这是性能与成本间的最佳折衷。
在独立半桥模式下，器件内部电流调节功能会禁用。可以直接将 VREF 设置为控制器 ADC 的电源基准。
8.2.2.3 应用曲线
通道1 = OUT1
通道4 = PH/IN2
通道2 = OUT2
通道3 = EN/IN1
通道1 = OUT1
通道4 = PH/IN2
通道2 = OUT2
通道3 = EN/IN1
图 31. 独立半桥 PWM 运行
图 32. 独立半桥 PWM 运行
26
版权 © 2018–2019, Texas Instruments Incorporated
DRV8876
www.ti.com.cn
ZHCSJR0A –OCTOBER 2018–REVISED MAY 2019
9 电源建议
9.1 大容量电容
配备合适的局部大容量电容是电动机驱动系统设计中的重要因素。使用更多的大容量电容通常是有益的，但缺点在
于这会增加成本和物理尺寸。
所需的局部大容量电容数量取决于多种因素，包括：
•
•
•
•
•
电机或负载所需的最高电流
电源的电容和拉电流的能力
电源和电机系统之间的寄生电感量
可接受的系统电压纹波
电机制动方法（如果适用）
电源与电机驱动系统之间的电感会限制额定电流与电源之间的变化幅度。如果局部大容量电容太小，系统将对过大
的电流需求作出响应，或随电压的变化将其从电机中排除。当使用足够多的大容量电容时，电机电压保持稳定，可
以快速提供大电流。
数据表通常会给出建议的最小值，但需要进行系统级测试来确定大小适中的大容量电容。
Parasitic Wire
Inductance
Motor Drive System
Power Supply
VBB
+
Motor
Driver
+
œ
GND
Local
IC Bypass
Bulk Capacitor
Capacitor
图 33. 系统电源寄生效应示例
版权 © 2018–2019, Texas Instruments Incorporated
27
DRV8876
ZHCSJR0A –OCTOBER 2018–REVISED MAY 2019
www.ti.com.cn
10 布局
10.1 布局指南
由于 DRV887x 系列器件是能够驱动高电流的集成式功率 MOSFET 器件，因此应特别注意布局设计和外部组件的
放置。下面提供了一些设计和布局指南。
•
对于 VM 至 GND 旁路电容器、VCP 至 VM 电荷泵储能电容器和电荷泵飞跨电容器，应使用低 ESR 陶瓷电容
器。建议使用 X5R 和 X7R 类型的电容器。
•
•
VM 电源和 VCP、CPH、CPL 电荷泵电容器应放在尽可能靠近器件的位置，以便最大限度减小回路电感。
VM 电源大容量电容器可以是陶瓷电容器或电解电容器，但也应放在尽可能靠近器件的位置，以便最大限度减小
回路电感。
•
VM、OUT1、OUT2 和 PGND 承载着从电源传输到输出、然后重新传回到接地的高电流。对于这些迹线，应使
用厚金属布线（如果可行）。
•
•
PGND 和 GND 应同时直接连接到 PCB 接地平面上。不能将它们用于相互隔离用途。
应通过热通路将器件散热焊盘连接到 PCB 顶层接地平面和内部接地平面（如果可用）上，以获得最强的 PCB
散热能力。
•
•
“封装图”一节中为热通路提供了建议的焊盘图案。
应尽可能扩大连接到散热焊盘的铜平面面积，以确保获得最佳散热效果。
10.2 布局示例
10.2.1 HTSSOP 布局示例
EN/IN1
PH/IN2
nSLEEP
nFAULT
VREF
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
PMODE
GND
CPL
0.022 …F
0.1 …F
CPH
Thermal
Pad
VCP
IPROPI
IMODE
OUT1
VM
VM
CBULK
VIPROPI
RIPROPI
0.1 …F
OUT2
PGND
MOT+
MOT-
图 34. HTSSOP (PWP) 示例布局
28
版权 © 2018–2019, Texas Instruments Incorporated
DRV8876
www.ti.com.cn
ZHCSJR0A –OCTOBER 2018–REVISED MAY 2019
布局示例 (接下页)
10.2.2 VQFN 布局示例
nSLEEP
nFAULT
VREF
1
2
3
4
12
11
10
9
CPL
CPH
VCP
VM
Thermal
Pad
0.022 …F
VREF
VIPROPI
0.1 …F
IPROPI
VM
RIPROPI
0.1 …F
CBULK
MOT+
MOT-
图 35. VQFN (RGT) 示例布局
版权 © 2018–2019, Texas Instruments Incorporated
29
DRV8876
ZHCSJR0A –OCTOBER 2018–REVISED MAY 2019
www.ti.com.cn
11 器件和文档支持
11.1 文档支持
11.1.1 相关文档
请参阅如下相关文档：
•
•
•
•
•
•
德州仪器 (TI)，《计算电机驱动器的功耗》应用报告
德州仪器 (TI)，《电流再循环和衰减模式》应用报告
德州仪器 (TI)，《PowerPAD™ 速成》应用报告
德州仪器 (TI)，《PowerPAD™ 热增强型封装》应用报告
德州仪器 (TI)，《了解电机驱动器电流额定值》应用报告
德州仪器 (TI)，电机驱动器电路板布局的最佳实践应用报告
11.2 接收文档更新通知
要接收文档更新通知，请导航至 TI.com.cn 上的器件产品文件夹。单击右上角的通知我 进行注册，即可每周接收产
品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。
11.3 社区资源
The following links connect to TI community resources. Linked contents are provided "AS IS" by the respective
contributors. They do not constitute TI specifications and do not necessarily reflect TI's views; see TI's Terms of
Use.
TI E2E™ Online Community TI's Engineer-to-Engineer (E2E) Community. Created to foster collaboration
among engineers. At e2e.ti.com, you can ask questions, share knowledge, explore ideas and help
solve problems with fellow engineers.
Design Support TI's Design Support Quickly find helpful E2E forums along with design support tools and
contact information for technical support.
11.4 商标
E2E is a trademark of Texas Instruments.
All other trademarks are the property of their respective owners.
11.5 静电放电警告
ESD 可能会损坏该集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理措施和安装程序 , 可
能会损坏集成电路。
ESD 的损坏小至导致微小的性能降级 , 大至整个器件故障。 精密的集成电路可能更容易受到损坏 , 这是因为非常细微的参数更改都可
能会导致器件与其发布的规格不相符。
11.6 Glossary
SLYZ022 — TI Glossary.
This glossary lists and explains terms, acronyms, and definitions.
30
版权 © 2018–2019, Texas Instruments Incorporated
DRV8876
www.ti.com.cn
ZHCSJR0A –OCTOBER 2018–REVISED MAY 2019
12 机械、封装和可订购信息
以下页面包含机械、封装和可订购信息。这些信息是指定器件的最新可用数据。数据如有变更，恕不另行通知，且
不会对此文档进行修订。如需获取此数据表的浏览器版本，请查阅左侧的导航栏。
版权 © 2018–2019, Texas Instruments Incorporated
31
PACKAGE OPTION ADDENDUM
www.ti.com
28-Sep-2021
PACKAGING INFORMATION
Orderable Device
Status Package Type Package Pins Package
Eco Plan
Lead finish/
Ball material
MSL Peak Temp
Op Temp (°C)
Device Marking
Samples
Drawing
Qty
(1)
(2)
(3)
(4/5)
(6)
DRV8876PWPR
DRV8876PWPT
DRV8876RGTR
ACTIVE
ACTIVE
ACTIVE
HTSSOP
HTSSOP
VQFN
PWP
PWP
RGT
16
16
16
2000 RoHS & Green
250 RoHS & Green
3000 RoHS & Green
NIPDAU
Level-3-260C-168 HR
Level-3-260C-168 HR
Level-1-260C-UNLIM
-40 to 125
-40 to 125
-40 to 125
8876
8876
8876
NIPDAU
NIPDAU
(1) The marketing status values are defined as follows:
ACTIVE: Product device recommended for new designs.
LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.
NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.
PREVIEW: Device has been announced but is not in production. Samples may or may not be available.
OBSOLETE: TI has discontinued the production of the device.
(2) RoHS: TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance
do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may
reference these types of products as "Pb-Free".
RoHS Exempt: TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.
Green: TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based
flame retardants must also meet the <=1000ppm threshold requirement.
(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.
(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.
(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuation
of the previous line and the two combined represent the entire Device Marking for that device.
(6)
Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two
lines if the finish value exceeds the maximum column width.
Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information
provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and
continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals.
TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.
Addendum-Page 1
PACKAGE OPTION ADDENDUM
www.ti.com
28-Sep-2021
In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.
OTHER QUALIFIED VERSIONS OF DRV8876 :
Automotive : DRV8876-Q1
•
NOTE: Qualified Version Definitions:
Automotive - Q100 devices qualified for high-reliability automotive applications targeting zero defects
•
Addendum-Page 2
PACKAGE MATERIALS INFORMATION
www.ti.com
12-Oct-2021
TAPE AND REEL INFORMATION
*All dimensions are nominal
Device
Package Package Pins
Type Drawing
SPQ
Reel
Reel
A0
B0
K0
P1
W
Pin1
Diameter Width (mm) (mm) (mm) (mm) (mm) Quadrant
(mm) W1 (mm)
DRV8876PWPR
DRV8876RGTR
HTSSOP PWP
VQFN RGT
16
16
2000
3000
330.0
330.0
12.4
12.4
6.9
3.3
5.6
3.3
1.6
1.1
8.0
8.0
12.0
12.0
Q1
Q2
Pack Materials-Page 1
PACKAGE MATERIALS INFORMATION
www.ti.com
12-Oct-2021
*All dimensions are nominal
Device
Package Type Package Drawing Pins
SPQ
Length (mm) Width (mm) Height (mm)
DRV8876PWPR
DRV8876RGTR
HTSSOP
VQFN
PWP
RGT
16
16
2000
3000
350.0
367.0
350.0
367.0
43.0
35.0
Pack Materials-Page 2
PACKAGE OUTLINE
RGT0016C
VQFN - 1 mm max height
S
C
A
L
E
3
.
6
0
0
PLASTIC QUAD FLATPACK - NO LEAD
3.1
2.9
B
A
PIN 1 INDEX AREA
3.1
2.9
SIDE WALL
METAL THICKNESS
DIM A
OPTION 1
0.1
OPTION 2
0.2
1.0
0.8
C
SEATING PLANE
0.08
0.05
0.00
1.68 0.07
(DIM A) TYP
5
8
EXPOSED
THERMAL PAD
12X 0.5
4
9
4X
SYMM
1.5
1
12
0.30
16X
0.18
13
16
0.1
C A B
PIN 1 ID
(OPTIONAL)
SYMM
0.05
0.5
0.3
16X
4222419/D 04/2022
NOTES:
1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing
per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.
www.ti.com
EXAMPLE BOARD LAYOUT
RGT0016C
VQFN - 1 mm max height
PLASTIC QUAD FLATPACK - NO LEAD
(
1.68)
SYMM
13
16
16X (0.6)
1
12
16X (0.24)
SYMM
(2.8)
(0.58)
TYP
12X (0.5)
9
4
(
0.2) TYP
VIA
5
(0.58) TYP
8
(R0.05)
ALL PAD CORNERS
(2.8)
LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:20X
0.07 MIN
ALL AROUND
0.07 MAX
ALL AROUND
SOLDER MASK
OPENING
METAL
EXPOSED
METAL
EXPOSED
METAL
SOLDER MASK
OPENING
METAL UNDER
SOLDER MASK
NON SOLDER MASK
SOLDER MASK
DEFINED
DEFINED
(PREFERRED)
SOLDER MASK DETAILS
4222419/D 04/2022
NOTES: (continued)
4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature
number SLUA271 (www.ti.com/lit/slua271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown
on this view. It is recommended that vias under paste be filled, plugged or tented.
www.ti.com
EXAMPLE STENCIL DESIGN
RGT0016C
VQFN - 1 mm max height
PLASTIC QUAD FLATPACK - NO LEAD
(
1.55)
16
13
16X (0.6)
1
12
16X (0.24)
17
SYMM
(2.8)
12X (0.5)
9
4
METAL
ALL AROUND
5
8
SYMM
(2.8)
(R0.05) TYP
SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
EXPOSED PAD 17:
85% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE
SCALE:25X
4222419/D 04/2022
NOTES: (continued)
6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate
design recommendations.
www.ti.com
PACKAGE OUTLINE
PWP0016C
PowerPADTM TSSOP - 1.2 mm max height
S
C
A
L
E
2
.
5
0
0
SMALL OUTLINE PACKAGE
6.6
6.2
C
TYP
A
PIN 1 INDEX
AREA
0.1 C
SEATING
PLANE
14X 0.65
16
1
2X
5.1
4.9
4.55
NOTE 3
8
9
0.30
16X
4.5
4.3
B
0.19
0.1
C A B
SEE DETAIL A
(0.15) TYP
2X 0.95 MAX
NOTE 5
4X (0.3)
8
9
2X 0.23 MAX
NOTE 5
2.31
1.75
17
0.25
GAGE PLANE
1.2 MAX
0.15
0.05
0.75
0.50
0 -8
16
1
A
20
DETAIL A
TYPICAL
THERMAL
PAD
2.46
1.75
4224559/B 01/2019
PowerPAD is a trademark of Texas Instruments.
NOTES:
1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing
per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not
exceed 0.15 mm per side.
4. Reference JEDEC registration MO-153.
5. Features may differ or may not be present.
www.ti.com
EXAMPLE BOARD LAYOUT
PWP0016C
PowerPADTM TSSOP - 1.2 mm max height
SMALL OUTLINE PACKAGE
(3.4)
NOTE 9
(2.46)
16X (1.5)
METAL COVERED
BY SOLDER MASK
SYMM
1
16X (0.45)
16
(1.2) TYP
(2.31)
(R0.05) TYP
SYMM
17
(5)
NOTE 9
(0.6)
14X (0.65)
(
0.2) TYP
VIA
9
8
SOLDER MASK
DEFINED PAD
(1) TYP
SEE DETAILS
(5.8)
LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 10X
SOLDER MASK
OPENING
METAL UNDER
SOLDER MASK
SOLDER MASK
OPENING
METAL
EXPOSED METAL
EXPOSED METAL
0.05 MAX
ALL AROUND
0.05 MIN
ALL AROUND
NON-SOLDER MASK
DEFINED
SOLDER MASK
DEFINED
15.000
SOLDER MASK DETAILS
4224559/B 01/2019
NOTES: (continued)
6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
8. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature
numbers SLMA002 (www.ti.com/lit/slma002) and SLMA004 (www.ti.com/lit/slma004).
9. Size of metal pad may vary due to creepage requirement.
10. Vias are optional depending on application, refer to device data sheet. It is recommended that vias under paste be filled, plugged
or tented.
www.ti.com
EXAMPLE STENCIL DESIGN
PWP0016C
PowerPADTM TSSOP - 1.2 mm max height
SMALL OUTLINE PACKAGE
(2.46)
BASED ON
0.125 THICK
STENCIL
16X (1.5)
METAL COVERED
BY SOLDER MASK
1
16
16X (0.45)
(R0.05) TYP
SYMM
(2.31)
17
BASED ON
0.125 THICK
STENCIL
14X (0.65)
9
8
SYMM
(5.8)
SEE TABLE FOR
DIFFERENT OPENINGS
FOR OTHER STENCIL
THICKNESSES
SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 10X
STENCIL
THICKNESS
SOLDER STENCIL
OPENING
0.1
2.75 X 2.58
2.46 X 2.31 (SHOWN)
2.25 X 2.11
0.125
0.15
0.175
2.08 X 1.95
4224559/B 01/2019
NOTES: (continued)
11. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate
design recommendations.
12. Board assembly site may have different recommendations for stencil design.
www.ti.com
重要声明和免责声明
TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，
不保证没有瑕疵且不做出任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担
保。
这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验
证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。
这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的应用。严禁对这些资源进行其他复制或展示。
您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成
本、损失和债务，TI 对此概不负责。
TI 提供的产品受 TI 的销售条款或 ti.com 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改
TI 针对 TI 产品发布的适用的担保或担保免责声明。
TI 反对并拒绝您可能提出的任何其他或不同的条款。IMPORTANT NOTICE
邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2022，德州仪器 (TI) 公司
相关型号：
©2020 ICPDF网 联系我们和版权申明