HD3SS3220RNHT [TI]

带 DRP 控制器的 10Gbps USB 3.1 Type-C 2:1 多路复用器 | RNH | 30 | 0 to 70;


型号：	HD3SS3220RNHT
厂家：	TEXAS INSTRUMENTS
描述：	带 DRP 控制器的 10Gbps USB 3.1 Type-C 2:1 多路复用器 \| RNH \| 30 \| 0 to 70 数据传输控制器外围集成电路复用器
文件：	总46页 (文件大小：1737K)
中文：	中文翻译
下载：	下载PDF数据表文档文件

HD3SS3220

ZHCSFC4D –DECEMBER 2015 –REVISED SEPTEMBER 2020

HD3SS3220 具有超高速2:1 多路复用器的USB Type-C DRP 端口控制器

1 特性

3 说明

• 集成了2:1 超高速多路复用器的USB Type-C 端口

控制器

• 兼容USB Type-C™ 规格

• 支持高达10Gbps 的USB 3.1 G1 和G2

• 支持高达15W 的电力输送与3A 电流的广播和检测

• 模式配置

HD3SS3220 是一款具有 USB 超高速 (SS) 2:1 多路复

用器的 DRP 端口控制器。该器件为实现 USB Type-C

的生态系统提供通道配置 (CC) 逻辑和 5V VCONN 电

源。HD3SS3220 可配置为下行端口 (DFP)、上行端口

(UFP) 或双角色端口(DRP)，因此非常适合任何应用。

根据 Type-C 规范，HD3SS3220 在 DRP 模式下会交

替将自身配置为 DFP 或 UFP。CC 逻辑块通过监视

CC1 和 CC2 引脚上的上拉或下拉电阻，以确定何时连

接了 USB 端口以及其端口角色。连接 USB 端口后，

CC 逻辑还将确定电缆方向并相应地配置USB SS 多路

复用器。最后，CC 逻辑将分别在 DFP 和UFP 模式下

广播或检测Type-C 电流模式（默认、中等或高）。

– 仅主机- DFP/供电端

– 仅设备–UFP/受电端

– 双角色端口–DRP

• 通道配置(CC)

– USB 端口连接检测

– 电缆方向检测

– 角色检测

– Type-C 电流模式（默认、中等和高）

• 对于有源电缆的V_(BUS)检测和VCONN 支持

• 音频和调试附件支持

• 支持Try.SRC 和Try.SNK DRP 模式

• 通过通用输入/输出(GPIO) 和I²C 控制配置

• 工作和待机电流消耗都很低

• 工业温度范围：–40°C 至85°C

集成的多路复用器具有出色的动态特性，可在信号眼图

衰减最小的情况下实现转换，并且附加抖动极少。尽管

RX 和 TX 通道的共模电压不同，但是该器件的开关路

径会部署自适应共模电压跟踪功能，确保两通道相同。

器件信息⁽¹⁾

封装尺寸（标称值）

器件型号

HD3SS3220

HD3SS3220I

封装

VQFN RNH (30)

2.50mm x 4.50mm

2 应用

• USB 主机、设备、集线器

• 手机、平板电脑和笔记本电脑

• U 盘、移动硬盘、机顶盒等USB 外设

(1) 有关所有的可用封装，请参阅数据表末尾的可订购产品附录。

VDD5

VCONN

Channel

Configuration

Mode

Configuration

and Detection

CC1

CC2

VBUS

Detection

VBUS_DET

I2C

Controller

GPIOs

典型应用

TX2

RX2

USB

Mux

TX1

RX1

简化原理图

本文档旨在为方便起见，提供有关TI 产品中文版本的信息，以确认产品的概要。有关适用的官方英文版本的最新信息，请访问

www.ti.com，其内容始终优先。TI 不保证翻译的准确性和有效性。在实际设计之前，请务必参考最新版本的英文版本。

English Data Sheet: SLLSES1

HD3SS3220

www.ti.com.cn

ZHCSFC4D –DECEMBER 2015 –REVISED SEPTEMBER 2020

内容

1 特性................................................................................... 1

2 应用................................................................................... 1

3 说明................................................................................... 1

4 修订历史记录.....................................................................2

5 引脚配置和功能................................................................. 3

引脚功能............................................................................3

6 规格................................................................................... 5

6.1 绝对最大额定值...........................................................5

6.2 ESD 等级.................................................................... 5

6.3 建议运行条件.............................................................. 5

6.4 热性能信息..................................................................6

6.5 电气特性......................................................................6

6.6 时序要求......................................................................8

7 详细说明.......................................................................... 10

7.1 概述...........................................................................10

7.2 功能方框图................................................................12

7.3 特性说明....................................................................13

7.4 器件功能模式............................................................ 17

7.5 编程...........................................................................19

7.6 寄存器映射................................................................20

8 应用和实施.......................................................................24

8.1 应用信息....................................................................24

8.2 典型应用，DRP 端口................................................ 25

9 布局................................................................................. 31

9.1 布局指南....................................................................31

9.2 布局...........................................................................37

10 器件和文档支持............................................................. 38

10.1 接收文档更新通知................................................... 38

10.2 社区资源..................................................................38

10.3 商标.........................................................................38

11 机械、封装和可订购信息............................................... 38

4 修订历史记录

Changes from Revision C (May 2017) to Revision D (September 2020)

Page

• 将VDD 更改为VDD5。......................................................................................................................................3

• 在绝对最大额定值的“控制引脚”行中，DIR 同时位于VDD5 和VCC33 中。从VDD5 中删除了DIR............5

• 删除了建议运行条件表中的C_(bus,I2c).................................................................................................................5

• 将当为I²C 使用3.3V 时，客户必须始终确保VDD 高于3V。修改为当为I²C 使用3.3V 时，客户必须始终确保

VDD5 高于3V。.................................................................................................................................................6

• 更改了时序要求表的“I2C（SDA、SCL）”部分............................................................................................. 8

• 在时序要求表部分添加了t_{ENnCC_HI}参数............................................................................................................8

• 在时序要求表部分添加了t_{VDD5V_PG}参数...........................................................................................................8

• 在DFP/供电端–下行端口部分中添加了注释，即ID 引脚将保持高电平，直到VBUS 达到VSafe0V..........13

• 将当在CC1 上检测到处于适当阈值内的电压电平时，DIR 引脚被拉至低电平。修改为当在CC1 上检测到处于

适当阈值内的电压电平时，DIR 引脚为高电平。.............................................................................................. 14

• 将当在CC2 上检测到处于适当阈值内的电压电平时，DIR 引脚为高电平。修改为当在CC2 上检测到处于适当

阈值内的电压电平时，DIR 引脚被拉至低电平。.............................................................................................. 14

• 将HD3SS3220 在UFP、DFP 和DRP 模式下支持音频和调试附件。修改为HD3SS3220 在UFP、DFP 和

DRP 模式下默认支持音频和调试附件...............................................................................................................15

• 添加了可通过设置DISABLE_UFP_ACCESSORY 寄存器来禁用UFP 附件支持的注释.................................. 15

• 添加了有关VDD5 和VCC33 上电要求的部分..................................................................................................16

• 删除了电池无电部分中关于非失效防护引脚的注释，因为此信息位于VDD5 和VCC33 上电要求部分......... 18

Changes from Revision B (September 2016) to Revision C (May 2017)

Page

• 添加了R_VBUS值：MIN = 855，TYP = 887，MAX = 920KΩ.............................................................................6

Changes from Revision A (August 2016) to Revision B (September 2016)

Page

• 将引脚CC1 和CC2 值从“MIN = –0.3 MAX = VDD5 +0.3”更改为“MIN –0.3 MAX = 6”（在绝对最大额

定值中）............................................................................................................................................................ 5

Changes from Revision * (December 2016) to Revision A (August 2016)

Page

• 绝对最大额定值，从控制引脚中删除了“ENn_MUX”...................................................................................... 5

• ESD 等级，删除了注释1 中的文本“列为±XXX V 的引脚实际上可能具有更高的性能。”..............................5

Submit Document Feedback

Product Folder Links: HD3SS3220

English Data Sheet: SLLSES1

HD3SS3220

www.ti.com.cn

ZHCSFC4D –DECEMBER 2015 –REVISED SEPTEMBER 2020

• 建议运行条件，添加了“VDD5 电源斜坡时间”................................................................................................ 5

• 建议运行条件，将“VBUS_DET 引脚上的外部电阻器”最小值从890KΩ 更改为880KΩ................................ 5

• 在图8-1 中切换CC1 和CC2 的位置................................................................................................................25

• 在图8-2 中切换CC1 和CC2 的位置................................................................................................................27

• 在图8-3 中切换CC1 和CC2 的位置................................................................................................................29

5 引脚配置和功能

CC2

SDA/OUT1

VCONN_FAULT_N

INT_N/OUT3

ADDR

29 28 27

CC1

CURRENT_MODE

PORT

VBUS_DET

TXp

TX2p

Thermal

Pad

TX2n

TXn

RX2p

VCC33

RXp

RX2n

TX1p

RXn

10 12

14 16

TX1n

图5-1. RNH 封装30 引脚(VQFN) 顶视图

引脚功能

引脚

I/O

说明

名称

编号

CC2

I/O

Type-C 配置通道信号2

Type-C 配置通道信号1

CC1

三电平输入引脚，用以在GPIO 模式下指示DFP（或DRP 下的DFP）模式下的电流广播。在UFP

模式下不用考虑。提供了在没有I²C 的情况下广播更高电流的灵活性。该引脚具有250K 的内部下拉

电阻。

CURRENT_MODE

L –低–默认值–900mA

M –中（在PCB 上安装500K 至VDD5）–1.5A

H –高（在PCB 上安装10K 至VDD5）–3A

三电平输入引脚，用以指示端口模式。当HD3SS3220 的ENn_CC 置为低电平且VDD5 处于活动状

态时，对该引脚的状态进行采样。在I2C_SOFT_RESET 后也会对该引脚进行采样。

H - DFP（如果需要DFP 模式，则上拉至VDD5）

NC - DRP（如果需要DRP 模式，则保持未连接）

L - UFP（如果需要UFP 模式，则下拉或接至GND）

端口

5V - 28V VBUS 输入电压。VBUS 检测可确定UFP 连接。系统VBUS 和VBUS_DET 引脚之间需要

一个900K 外部电阻器。

VBUS_DET

TXp

I/O

主机/设备USB 超高速差分信号TX 正极

主机/设备USB 超高速差分信号TX 负极

3.3V 电源

TXn

VCC33

RXp

I/O

主机/设备USB 超高速差分信号RX 正极

主机/设备USB 超高速差分信号RX 负极

RXn

Submit Document Feedback

Product Folder Links: HD3SS3220

English Data Sheet: SLLSES1

HD3SS3220

www.ti.com.cn

ZHCSFC4D –DECEMBER 2015 –REVISED SEPTEMBER 2020

引脚

I/O

说明

名称

编号

Type-C 插头方向。开漏输出。

为了使器件正常运行，必须安装一个上拉电阻（即200K）。

DIR

多路复用器的低电平有效使能端：

L - 正常运行，

ENn_MUX

H - 关断。

GND

RX1n

RX1p

TX1n

TX1p

RX2n

RX2p

TX2n

TX2p

13、28

地

I/O

Type-C 端口- USB 超高速差分信号RX1 负极

Type-C 端口- USB 超高速差分信号RX1 正极

Type-C 端口- USB 超高速差分信号TX1 负极

Type-C 端口- USB 超高速差分信号TX1 正极

Type-C 端口- USB 超高速差分信号RX2 负极

Type-C 端口- USB 超高速差分信号RX2 正极

Type-C 端口- USB 超高速差分信号TX2 负极

Type-C 端口- USB 超高速差分信号TX2 正极

三电平输入引脚，用以指示I²C 地址或GPIO 模式：

H（连接到VDD5）- I²C 启用，I2C 7 位地址为0x67。

NC - GPIO 模式（I2C 禁用）

ADDR

L（连接到GND）- I²C 启用，I2C 7 位地址为0x47。

如果需要高电平配置，ADDR 引脚应上拉至VDD5

INT_N/OUT3 是双功能引脚。

当用作INT_N 时，该引脚在I²C 控制模式下是开漏输出，并且是低电平有效中断信号，用于指示I²C

寄存器的变化。

用作OUT3 时，该引脚用于在GPIO 模式下进行音频附件检测：

H - 未检测，

INT_N/OUT3

L - 检测到音频附件连接。

VCONN_FAULT_N

SDA/OUT1

开漏输出。检测到VCONN 过流时置位低电平。

SDA/OUT1 是双功能引脚。

启用I2C（ADDR 引脚为高电平或低电平）时，该引脚是I²C 通信数据信号。

当处于GPIO 模式（ADDR 引脚为NC）时，该引脚是开漏输出，用于在器件处于UFP 模式时传达

Type-C 电流模式检测：

I/O

H –检测到默认(900mA) 电流模式，

L –检测到中(1.5A) 或高(3A) 电流模式。

SCL/OUT2 是双功能引脚。

当I²C 启用时（ADDR 引脚为高电平或低电平），该引脚是I²C 通信时钟信号。

当处于GPIO 模式（ADDR 引脚为NC）时，该引脚是开漏输出，用于在器件处于UFP 模式时传达

Type-C 电流模式检测：

H –检测到默认或中等电流模式，

L –检测到高电流模式。

SCL/OUT2

I/O

开漏输出。当端口是供电端(DFP) 或用作供电端(DFP) 的双角色(DRP) 时，如果CC 引脚检测到器

件连接，则置为低电平。

ENn_CC

VDD5

CC 控制器的使能信号。使能端为低电平有效。

5V 电源

散热焊盘必须连接到GND，请参阅散热焊盘连接技术(SLMA002)。

散热焊盘

Submit Document Feedback

Product Folder Links: HD3SS3220

English Data Sheet: SLLSES1

HD3SS3220

www.ti.com.cn

ZHCSFC4D –DECEMBER 2015 –REVISED SEPTEMBER 2020

6 规格

6.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得（除非另有说明）⁽¹⁾

最小值

–0.3

最大值

单位

VDD5

5V 电源电压

VCC33

3.3V 电源电压

ADDR、PORT、ID、INT_N/OUT3、

ENn_CC、SDA/OUT1、SCL/OUT2

VDD5 +0.3

–0.3

CC1、CC2

–0.3

-65

控制引脚

VCC33 +0.3

ENn_MUX、DIR

VBUS_DET

2.5

150

[RX/TX] [p/n]、[RX/TX][2/1][p/n]

超高速差分信号引脚

°C

存储温度，T_stg

(1) 应力超出绝对最大额定值下所列的值可能会对器件造成永久损坏。这些列出的值仅仅是应力等级，这并不表示器件在这些条件下以及在

建议运行条件以外的任何其他条件下能够正常运行。长时间处于绝对最大额定条件下可能会影响器件的可靠性。

6.2 ESD 等级

值

单位

人体放电模型(HBM)，符合ANSI/ESDA/JEDEC JS-001 标准⁽¹⁾

充电器件模型(CDM)，符合JEDEC 规范JESD22-C101⁽²⁾

±2000

V_(ESD)

静电放电

±1500

(1) JEDEC 文档JEP155 指出：500V HBM 能够在标准ESD 控制流程下安全生产。若部署必要的预防措施，则可以在低于500V HBM 时

进行生产。

(2) JEDEC 文档JEP157 指出：250V CDM 可实现在标准ESD 控制流程下安全生产。

6.3 建议运行条件

在自然通风条件下的工作温度范围内测得（除非另有说明）

最小值

标称值

最大值

单位

V_DD5

V_CC33

V_DD

4.5⁽¹⁾

5.5

5V 电源电压范围

3.6

1.8

3.3V 电源电压范围

1.65

I2C（SDA、SCL）引脚的电源电压范围

VDD5 电源斜坡时间

V_DD5(ramp)

V_(diff)

V_(cm)

T_A

V_PP

高速信号引脚差分电压

高速信号引脚共模电压

°C

自然通风/环境工作温度范围(HD3SS3220)

自然通风/环境工作温度范围(HD3SS3220I)

通过900K 电阻器的系统V_(BUS)输入电压

T_A

–40

V_(BUS)

VCONN 上的大容量电容。仅当VCONN 打开时。VCONN 关闭时断

开连接。应置于VDD5 上。

C_(BULK)

200

µF

开漏IO 上的外部上拉电阻器（OUT1、OUT2、INT/OUT3、ID、

VCONN_FAULT_N 和DIR 引脚）

R_{(p_ODext)}

200

kΩ

R_{(p_TLext)}

R_{(p_15A)}

R_{(p_3A)}

4.7

500

三电平输入外部上拉电阻（PORT 和ADDR 引脚）

kΩ

用以广播1.5A 的外部上拉电阻（CURRENT_MODE 引脚）

用以广播3A 的外部上拉电阻（CURRENT_MODE 引脚）

I²C 总线上的外部上拉电阻

（可能为4.7K 或更高。列出了标称值）

R_{(p_i2c_ext)}

2.2

kΩ

Submit Document Feedback

Product Folder Links: HD3SS3220

English Data Sheet: SLLSES1

HD3SS3220

www.ti.com.cn

ZHCSFC4D –DECEMBER 2015 –REVISED SEPTEMBER 2020

在自然通风条件下的工作温度范围内测得（除非另有说明）

最小值

标称值

最大值

单位

R_(VBUS)

880

900

910

VBUS_DET 引脚上的外部电阻器

kΩ

(1) 当连接器上的VCONN ≥4.75V 时，VCONN 电流为200mA 时，建议使用VDD5 ≥5V

6.4 热性能信息

HD3SS3220

热指标⁽¹⁾

RNH (VQFN)

30 引脚

60.9

单位

R_θJA

°C/W

结至环境热阻

R_θJC(top)

R_θJB

50.4

结至外壳（顶部）热阻

结至电路板热阻

22.8

1.7

ψ_JT

结至顶部特征参数

结至电路板特征参数

结至外壳（底部）热阻

22.6

ψ_JB

R_θJC(bot)

12.1

(1) 有关新旧热指标的更多信息，请参阅半导体和IC 封装热指标应用报告。

6.5 电气特性

在自然通风条件下的工作温度范围内测得（除非另有说明）

参数

测试条件

最小值

典型值

最大值

单位

功耗

工作模式下的电流消耗- CC 控制器和SS 多路

复用器均开启

I_(ACTIVE)

ENn_CC/Mux = L

0.7

0.9

工作模式下的电流消耗- CC 控制器开启，SS

多路复用器关闭

I_CC

ENn_CC = L，ENn_Mux = H

0.2

µA

I_(SHUTDOWN)

CC 引脚

R_{(CC_DB)}

R_{(CC_D)}

ENn_CC/Mux = H

关断模式下的电流消耗

4.1

4.6

5.1

6.1

5.6

kΩ

处于电池无电模式下的下拉电阻。

处于UFP 或DRP 模式时的下拉电阻。

当配置为UFP 且DFP 正在广播默认电流源能

力时，用于检测DFP 连接情况的电压电平。

V_{(UFP_CC_USB)}

0.25

0.7

0.61

1.16

当配置为UFP 且DFP 正在广播中等(1.5A) 电

流源能力时，用于检测DFP 连接情况的电压

电平。

V_{(UFP_CC_MED)}

当配置为UFP 且DFP 正在广播高(3A) 电流

源能力时，用于检测DFP 连接情况的电压电

平。

V_{(UFP_CC_HIGH)}

1.31

2.04

当配置为UFP 且正在广播默认电流源能力

时，用于检测UFP 连接情况的电压电平。

V_{(DFP_CC_USB)}

V_{(DFP_CC_MED)}

V_{(DFP_CC_HIGH)}

V_{(AC_CC_USB)}

V_{(AC_CC_MED)}

V_{(DFP_CC_HIGH)}

I_{CC(DEFAULT_P)}

I_{CC(MED_P)}

1.51

2.46

0.15

0.35

0.75

1.6

2.6

0.2

0.4

0.8

1.64

2.74

0.25

0.45

0.84

当配置为UFP 且正在广播1.5A 电流源能力

时，用于检测UFP 连接情况的电压电平。

当配置为UFP 且正在广播3A 电流源能力时，

用于检测UFP 连接情况的电压电平。

当配置为DFP 且正在广播默认电流源能力

时，用于检测有源电缆连接情况的电压电平。

当配置为DFP 且正在广播1.5A 电流源能力

时，用于检测有源电缆连接情况的电压电平。

当配置为DFP 且正在广播3A 电流源能力时，

用于检测有源电缆连接情况的电压电平。

在DFP 或DRP 模式下运行时的默认模式上拉

电流源。

µA

在DFP 或DRP 模式下运行时的中等(1.5A) 模

式上拉电流源。

166

180

194

English Data Sheet: SLLSES1

Submit Document Feedback

Product Folder Links: HD3SS3220

HD3SS3220

www.ti.com.cn

ZHCSFC4D –DECEMBER 2015 –REVISED SEPTEMBER 2020

在自然通风条件下的工作温度范围内测得（除非另有说明）

参数

测试条件

最小值

典型值

最大值

单位

在DFP 或DRP 模式下运行时的高(3A) 模式

上拉电流源。

I_{CC(HIGH_P)}

330

356

µA

3 电平输入引脚：PORT、ADDR、ENn_CC 和CURRENT_MODE

V_IL

0.4

低电平输入电压

中电平（悬空）电压（PORT、ADDR 和

CURRENT_MODE 引脚）

0.28 x

VDD5

0.56 x

VDD5

V_M

V_IH

VDD5 - 0.3

VDD5

高电平输入电压

I_IH

µA

高电平输入电流

I_IL

-10

低电平输入电流

I_ID(LKG)

R_(pu)

VDD5 = 0V，ID = 5V

ID 引脚上的漏电流

588

1.1

275

1.1

内部上拉电阻（PORT 和ADDR 引脚）

内部下拉电阻（PORT 和ADDR 引脚）

内部下拉电阻（CURRENT_MODE 引脚）

内部上拉电阻（ENn_CC 引脚）

kΩ

MΩ

kΩ

R_(pd)

R_{(pd_CURRENT)}

R_{(ENn_CC)}

输入引脚：ENn_MUX

MΩ

0.3 x

VCC33

V_IL

V_IH

低电平输入电压

高电平输入电压

0.7 x

VCC33

I_IH

I_IL

-1

µA

高电平输入电流

低电平输入电流

开漏输出引脚：OUT1、OUT2、INT_N/OUT3、ID、VCONN_FAULT_N、DIR

V_OLI_OL=-1.6 mA

I2C–SDA/OUT1、SCL/OUT2 可在1.8/3.3V (±10%) 电压下运行⁽¹⁾

0.4

低电平数字输出电压

V_IH

V_IL

1.05

高电平输入电压

0.4

低电平输入电压

V_OL

I_OL=-1.6 mA

低电平输出电压（开漏）

VBUS_DET IO 引脚（连接到系统VBUS 信号）

V_{(BUS_THR)}

R_VBUS

2.95

855

3.3

887

3.8

VBUS 阈值范围

_BUS和VBUS_DET 引脚之间的外部电阻器

920

kΩ

R_{(VBUS_DET_INT)}

VCONN

R_ON

VBUS_DET 引脚上的内部下拉电阻

1.25

5.5

VCONN 功率FET 的导通电阻

VCONN 功率FET 上的电压容差

通过VCONN 功率FET 的电压

V_(TOL)

V_(pass)

5.5

VCONN 电流限制。高于该值时，VCONN 将

断开连接

I_(VCONN)

225

300

375

多路复用器高速性能参数

f = 0.3Mhz

f = 2.5Ghz

f = 5Ghz

-0.43

-1.07

-1.42

I_L

Ghz

差分插入损耗

带宽

R_L

f = 0.3Mhz

f = 2.5Ghz

f = 5Ghz

-27

-9

差分回波损耗

-9

f = 0.3Mhz

f = 2.5Ghz

f = 5Ghz

-79

-23

-20

O_IRR

差分关断隔离

Submit Document Feedback

Product Folder Links: HD3SS3220

English Data Sheet: SLLSES1

HD3SS3220

www.ti.com.cn

ZHCSFC4D –DECEMBER 2015 –REVISED SEPTEMBER 2020

在自然通风条件下的工作温度范围内测得（除非另有说明）

参数

测试条件

最小值

典型值

–89

-34

最大值

单位

f = 0.3Mhz

X_TALK

f = 2.5Ghz

f = 5Ghz

差分串扰

导通电阻

–30

R_ON

(1) 当为I²C 使用3.3V 时，客户必须始终确保VDD5 高于3V。

6.6 时序要求

最小值

标称值

最大值

单位

I2C（SDA、SCL）

t_SU:DAT

t_HD:DAT

t_SU;STA

t_HD,STA

t_SU:STO

t_VD;DAT

t_VD;ACK

t_BUF

100

µs

数据设置时间

0.6

SCL 到启动条件的建立时间

（重复）启动条件到SCL 的保持时间

STOP 条件的设置时间

0.9

数据有效时间

数据有效确认时间

1.3

STOP 与START 状态之间的总线空闲时间

SCL 时钟频率；本地I²C 控制的I²C 模式

SDA 和SCL 信号的上升时间

SDA 和SCL 信号的下降时间

以≤100KHz 运行时，每个总线线路的总容性负载

以400KHz 运行时，每个总线线路的总容性负载.

f_SCL

400

300

400

100

t_r

t_f

C_{BUS_100KHZ}

C_{BUS_400KHZ}

SS MUX

t_PD

0.5

µs

开关传播延迟请参阅图6-3

t_{SW_ON}

t_{SW_OFF}

t_{SK_INTRA}

t_{SK_INTER}

DIR 至开关打开的开关时间，请参阅图6-2

DIR 至开关关闭的开关时间，请参阅图6-2

差分对内输出偏斜，请参阅图6-3

差分对间输出偏斜，请参阅图6-3

上电时序

t_{ENnCC_HI}

VDD5 和VCC33 电源均稳定后，ENn_CC 为高电平。请参阅图7-3。

VDD5 在VCC33 之前稳定。请参阅图7-2。

t_{VDD5V_PG}

V_CC

R_SC= 50 ꢀ

Axp

Bxp/Cxp

R_L= 50 ꢀ

R_SC= 50 ꢀ

Bxn/Cxn

Axn

DIR

图6-1. 测试设置

English Data Sheet: SLLSES1

Submit Document Feedback

Product Folder Links: HD3SS3220

HD3SS3220

www.ti.com.cn

ZHCSFC4D –DECEMBER 2015 –REVISED SEPTEMBER 2020

50%

SEL

90%

V_OUT

10%

t_{SW_ON}

t_{SW_OFF}

图6-2. 开关时序图

50%

V_IN

50%

V_OUT

50%

t_P2

t_P1

t₂

t₄

t₁

t₃

V_OUTp0

50%

V_OUTn0

t_SK(O)

V_OUTp1

V_OUTn1

图6-3. 时序图和测试设置

Submit Document Feedback

Product Folder Links: HD3SS3220

English Data Sheet: SLLSES1

HD3SS3220

www.ti.com.cn

ZHCSFC4D –DECEMBER 2015 –REVISED SEPTEMBER 2020

7 详细说明

7.1 概述

USB Type-C 生态系统的运行采用可翻转的小型连接器和可逆电缆。鉴于连接器的性质，需要使用一种方案来确定

连接器方向。还需要使用其他方案来确定USB 端口连接时间、USB 端口角色（DFP、UFP、DRP）并传送Type-

C 电流能力。根据USB Type-C 规范，可以在 CC 引脚上实现这些方案。HD3SS3220 提供配置通道 (CC) 逻辑，

用于确定 USB 端口的连接/分离、角色检测、电缆方向和 Type-C 电流模式。HD3SS3220 还包含多种特性，例如

提供 VCONN 电源、音频和调试附件模式、Try.SRC 和 Try.SNK DRP 配置，因此适用于 USB 2.0 或 USB 3.1 的

供电端、受电端或双角色应用。

HD3SS3220 集成了 USB 3.0/3.1 SS/SS+ 多路复用器，需要进行双通道 2:1 切换来处理电缆翻转。CC 控制器确

定电缆的方向并控制多路复用器选择。该器件还将此方向信号作为 GPIO 信号 DIR 提供，在系统中用于提高灵活

性和实现必要功能。

7.1.1 电缆、适配器和直接连接器件

Type-C 规范定义了用于连接端口的多种电缆、插头和插座。HD3SS3220 支持所有电缆、插座和插头。

HD3SS3220 器件不支持任何需要通过 CC 线路进行USB 电力输送(PD) 通信的USB 功能，例如电子标识或交替

模式。

7.1.1.1 USB Type-C 插座和插头

以下是HD3SS3220 器件支持的Type-C 插座和插头的列表：

• 适用于USB2.0 和USB3.1 以及全功能平台和器件的USB Type-C 插座

• USB 全功能Type-C 插头

• USB2.0 Type-C 插头

7.1.1.2 USB Type-C 电缆

以下是HD3SS3220 器件支持的Type-C 电缆列表：

• 具有USB3.1 全功能插头的USB 全功能Type-C 电缆

• 具有USB2.0 插头的USB2.0 Type-C 电缆

• 具有USB 全功能插头或USB2.0 插头的固定电缆

7.1.1.3 传统电缆和适配器

HD3SS3220 支持Type-C 规范定义的传统电缆适配器。电缆适配器必须与HD3SS3220 器件的模式配置相对应。

English Data Sheet: SLLSES1

Submit Document Feedback

Product Folder Links: HD3SS3220

HD3SS3220

www.ti.com.cn

ZHCSFC4D –DECEMBER 2015 –REVISED SEPTEMBER 2020

To System VBUS Detection

VBUS

900 kΩ 1%

Rp (56 kΩ 5%)

VBUS_DET

HD3SS3220

Rd (5.1 kΩ 10%)

Legacy Host Adapter

图7-1. 传统适配器实现电路

7.1.1.4 直接连接器件

HD3SS3220 支持连接和拆卸直接连接器件（例如底座）。

7.1.1.5 音频适配器

此外，HD3SS3220 还支持用于音频附件模式的音频适配器，包括：

• 无源音频适配器

• 通过音频适配器充电

Submit Document Feedback

Product Folder Links: HD3SS3220

English Data Sheet: SLLSES1

HD3SS3220

www.ti.com.cn

ZHCSFC4D –DECEMBER 2015 –REVISED SEPTEMBER 2020

7.2 功能方框图

VCC33

VDD5

VCO

VBUS_DET

ENn_CC

CC1

DIR

INT_N/OUT3

Connection

and Cable

Detection

ADDR

PORT

Digital Controller

VCONN_FAULT_N

CURRENT_MODE

I2C

Slave

CSR

CC2

DIR

SDA/OUT1

SCL/OUT2

TX2P

TX2N

RX2P

RX2N

TX1P

TX1N

RX1P

RX1N

DIR = 0

TXP

TXN

USB

MUX

RXP

RXN

DIR = 1

GND

ENn_Mux

English Data Sheet: SLLSES1

Submit Document Feedback

Product Folder Links: HD3SS3220

HD3SS3220

www.ti.com.cn

ZHCSFC4D –DECEMBER 2015 –REVISED SEPTEMBER 2020

7.3 特性说明

HD3SS3220 可使用 3 电平 PORT 引脚配置为 DFP、UFP 或 DRP。应对 PORT 引脚进行 strap 配置，即，使用

上拉电阻上拉至 VDD5 电平以实现 DFP 模式，或下拉至地以实现 UFP 模式，或在 PCB 上保持悬空以实现 DRP

模式。这种灵活性使 HD3SS3220 可用于各种应用。HD3SS3220 在复位后对 PORT 引脚进行采样并保持所需的

模式，直到HD3SS3220 再次复位。它应是静态的。表7-1 显示了每种模式下支持的功能。

表7-1. HD3SS3220 在不同模式下支持的功能

高

端口引脚

低

DRP

仅DFP

仅UFP

支持的功能

端口连接/断开

电缆方向

√

√(DFP)

√(UFP)

√

电流广播

电流检测

√

音频附件

√

调试附件模式

有源电缆检测

Try.SRC

√

√(DFP)

√

Try.SNK

√

I2C/GPIO

√

传统电缆

VBUS 检测

VCONN

√

√(UFP)

√(DFP)

√

USB 3.1 G1 和G2 SS 多路复用器

SS 通道的自适应共模跟踪

√

7.3.1 DFP/供电端–下行端口

要将 HD3SS3220 配置为仅 DFP 模式，可通过电阻将 PORT 引脚拉高至 VDD5；还可在 PORT 引脚保持悬空的

情况下，更改 MODE_SELECT 寄存器默认设置。在 DFP 模式下，HD3SS3220 在两条 CC 线路上始终存在

R_(p)。在此模式下，HD3SS3220 一开始将广播默认的USB Type-C 电流。如果系统希望增加电流广播值，可以通

过CURRENT_MODE 引脚或I²C 来调节Type-C 电流。HD3SS3220 将调整R_(p)电阻器以匹配所需的广播。

DFP 会监测 CC 引脚上的电压电平，以了解 UFP 端接的 R_(d)。当检测到 UFP 且 HD3SS3220 处于

attached.SRC 状态时，HD3SS3220 将 ID 引脚拉低，向系统指示端口连接到设备 (UFP)。此外，当检测到 UFP

时，如果还检测到R_(a)，HD3SS3220 会在未连接的CC 引脚上提供VCONN。

以下列表介绍了通过I²C 启用DFP 的步骤：

1. 将1'b1 写入DISABLE_TERM 寄存器（地址0x0A 位0）

2. 将2'b10 写入MODE_SELECT 寄存器（地址0x0A 位5:4）

3. 将1'b0 写入DISABLE_TERM 寄存器（地址0x0A 位0）

当配置为 DFP 时，HD3SS3220 可与较旧的 USB Type-C 1.0 设备（USB Type-C 1.0 DRP 设备除外）一起工

作。HD3SS3220 无法与 USB Type-C 1.0 DRP 器件一起工作。此限制是由于 USB Type-C 1.1 DFP 和 USB

Type-C 1.0 DRP 之间存在向后兼容性问题。

备注

在检测到 UFP 设备时，如果 VBUS 未处于 VSafe0V，HD3SS3220 将使 ID 引脚保持高电平。一旦

VBUS 处于 VSafe0V，HD3SS3220 即会将 ID 引脚置为低电平。这样做是为了强制执行 Type-C 要

求，即在重新启用VBUS 之前，VBUS 必须处于VSafe0V。

Submit Document Feedback

Product Folder Links: HD3SS3220

English Data Sheet: SLLSES1

HD3SS3220

www.ti.com.cn

ZHCSFC4D –DECEMBER 2015 –REVISED SEPTEMBER 2020

7.3.2 UFP/受电端–上行端口

要将 HD3SS3220 配置为仅 UFP 模式，可通过将 PORT 引脚拉低至 GND 来实现。在 UFP 模式下，

HD3SS3220 在两个CC 引脚上均始终应用Rd（下拉电阻）。

在 UFP 模式下，HD3SS3220 会监测 CC 引脚上的电压电平，以了解是否连接 DFP，并确定所连接 DFP 的

Type-C 电流广播。HD3SS3220 会去除 CC 引脚的抖动，等待 VBUS 检测，直到成功连接。作为 UFP 时，

HD3SS3220 会通过OUT1 和OUT2 引脚（处于GPIO 模式）或I2C CURRENT_MODE_DETECT 寄存器（处于

Attached.SNK 状态）检测并向系统传输DFP 广播的电流电平。

以下列表介绍了通过I²C 启用DFP 的步骤：

1. 将1'b1 写入DISABLE_TERM 寄存器（地址0x0A 位0）

2. 将2'b10 写入MODE_SELECT 寄存器（地址0x0A 位5:4）

3. 将1'b0 写入DISABLE_TERM 寄存器（地址0x0A 位0）

7.3.3 DRP –双角色端口

当 PORT 引脚在 PCB 上保持悬空时，HD3SS3220 可配置为以 DRP 运行。在 DRP 模式下，HD3SS3220 可根

据USB Type-C 规范，在DFP（两个CC 引脚上均为Rp）和UFP（两个CC 引脚上均为Rd）角色之间切换。

当显示为 DFP 时，HD3SS3220 会监测 CC 引脚上的电压电平，以了解 UFP 端接的 R_(d)。当检测到 UFP 且

HD3SS3220 处于 attached.SRC 状态时，HD3SS3220 将 ID 引脚拉低，向系统指示端口连接到受电端 (UFP)。

此外，当检测到 UFP 时，如果还检测到 R(a)，HD3SS3220 会在未连接的 CC 引脚上提供 VCONN。在 DFP 模

式下，HD3SS3220 一开始将广播默认的 USB Type-C 电流。如果系统希望增加电流广播值，则可以通过 I²C 来

调节Type-C 电流。HD3SS3220 会调整R_(p)电阻器，以匹配所需的Type-C 电流广播。

当显示为 UFP 时，HD3SS3220 会监测与所连接 DFP 的 Type-C 电流广播对应的 CC 引脚电压电平。

HD3SS3220 会去除 CC 引脚的抖动，等待 VBUS 检测，直到成功连接。作为 UFP 时，HD3SS3220 会通过

OUT1 和 OUT2 引脚（处于 GPIO 模式）或 I2C CURRENT_MODE_DETECT 寄存器（处于 attached.SNK 状

态）检测并向系统传输DFP 广播的电流电平。

HD3SS3220 支持两个称为 Try.SRC 和 Try.SNK 的可选 Type-C DRP 功能。支持双角色功能的产品在连接到另一

个支持双角色功能的产品时，可能需要作为供电端 (DFP) 或受电端 (UFP)。例如，当连接到平板电脑时，支持双

角色的笔记本电脑可用作供电端，而当连接到笔记本电脑或平板电脑时，手机可用作受电端。当标准 DRP 产品

（不支持 Try.SRC 或 Try.SNK 的产品）连接在一起时，不能预先确定角色（UFP 或 DFP）。这两个可选的 DRP

功能提供了一种方法，可以让支持双角色的产品以所需角色连接到另一个支持双角色的产品。只有当HD3SS3220

配置为I²C 模式时，Try.SRC 和Try.SNK 才可用。在GPIO 模式下运行时，HD3SS3220 将始终作为标准DRP 运

行。

HD3SS3220 器件的 Try.SRC 功能提供了一种方法，使 DRP 产品作为 DFP 连接到另一个未实现 Try.SRC 的

DRP 产品。当两个实现了 Try.SRC 的产品连接在一起时，UFP 或 DFP 的角色结果与标准 DRP 相同。可通过将

I²C 寄存器 SOURCE_PREF 更改为 2'B11 来启用 Try.SRC。一旦该寄存器更改为 2'B11，HD3SS3220 将始终尝

试作为DFP 连接到另一个支持DRP 的器件。

7.3.4 电缆方向和多路复用器控制

HD3SS3220 通过监控 CC 引脚上的电压来检测电缆方向。当在 CC1 上检测到处于适当阈值内的电压电平时，

DIR 引脚为高电平。当在 CC2 上检测到处于适当阈值内的电压电平时，DIR 被拉至低电平。DIR 引脚是开漏输

出，必须安装上拉电阻。对于HD3SS3220，电缆方向状态也由 I²C 传达。该器件还控制集成的 SS 多路复用器以

切换适当的SS 信号对（RX1/TX1 或RX2/TX2）。

7.3.5 Type-C 电流模式

一旦完成有效的电缆检测和连接，DFP 就可以选择广播 UFP 可以灌入的 Type-C 电流电平。HD3SS3220 的默认

电流广播可使用 CURRENT_MODE 引脚或 I2C CURRENT_MODE_ADVERTISE 寄存器进行配置。当选择非默

认电流时，该器件会针对指定的电流电平调整R_(p)电阻器。

English Data Sheet: SLLSES1

Submit Document Feedback

Product Folder Links: HD3SS3220

HD3SS3220

www.ti.com.cn

ZHCSFC4D –DECEMBER 2015 –REVISED SEPTEMBER 2020

表7-2. GPIO 和I²C 模式的Type-C 电流广播

Type-C 电流

GPIO 模式（ADDR 引脚NC）

I²C 模式（ADDR 引脚H、L）

UFP DFP

UFP（PORT 引脚L）

DFP（PORT 引脚H）

默认值–(USB2.0) 为

500mA

(USB3.1) 为900mA

CURRENT_MODE=L

通过OUT1/OUT2 提供检

测到的电流模式

通过I²C 寄存器提供检测通过写入I²C 寄存器选择

到的电流模式广播

CURRENT_MODE=M

CURRENT_MODE=H

中等–1.5A

高–3A

7.3.6 附件支持

HD3SS3220 在 UFP、DFP 和 DRP 模式下默认支持音频和调试附件。通过读取 I2C 寄存器支持音频和调试附

件，也可以在GPIO 模式下通过INT_N/OUT3 引脚支持音频附件（当INT_N/OUT3 处于低电平时已检测到音频附

件）。

备注

如果您的应用不需要 UFP 附件支持，则可以通过设置 DISABLE_UFP_ACCESSORY 寄存器来禁用

UFP 附件支持。

7.3.7 音频附件

通过两种类型的适配器支持音频附件模式。首先，无源音频适配器可用于将Type-C 连接器转换为音频端口。为了

有效检测无源音频适配器，HD3SS3220 必须检测两个CC 引脚上的电阻< R_(a)。

其次，可以使用通过音频适配器充电。无源和通过适配器充电之间的主要区别在于，通过适配器充电支持通过

VBUS 提供 500mA 的电流。通过适配器充电包含一个插座和一个插头。插头应充当 DFP，并在发现连接到

VBUS 后为其供电。

当 HD3SS3220 配置为 GPIO 模式时，应使用 OUT3 引脚来确定是否连接了音频附件。当检测到音频附件时，

OUT3 引脚被拉低。

7.3.8 调试附件

调试是 USB Type-C 支持的附加状态。该规范未定义此状态的特定用户方案，但最终用户可以使用调试附件模式

进入特定于应用的生产测试状态。在 DRP 或 UFP 模式下，HD3SS3220 不支持通过调试附件充电。当

HD3SS3220 配置为仅 DFP 或用作 DFP 的 DRP 时，HD3SS3220 会检测到一个调试附件，该调试附件在 CC1

和 CC2 引脚上存在 R_(d)。HD3SS3220 将 ACCESSORY_CONNECTED 寄存器设置为 3'b110 以指示 UFP 调试

附件。当HD3SS3220 配置为仅UFP 或用作UFP 的DRP 时，HD3SS3220 会检测到一个调试附件，该调试附件

在 CC1 和 CC2 引脚上存在 R_(p)。HD3SS3220 将 ACCESSORY_CONNECTED 寄存器设置为 3b'111 以指示

DFP 调试附件。

7.3.9 针对有源电缆提供VCONN 支持

当配置为 DFP 模式或用作 DFP 的DRP 时，HD3SS3220 为有源电缆提供VCONN。仅当确定未连接的CC 引脚

端接至电阻 R_(a)并且在检测到并连接 UFP 后，才会提供 VCONN。进入 SRC 状态。VCONN 由 VDD5 通过低电

阻功率FET 提供给未连接的CC 引脚。当检测到分离事件并拔下有源电缆时，VCONN 将被移除。

HD3SS3220 提供电流限制功能，当从器件汲取的电流高于 VCONN 允许的最大值时，该功能将断开 VCONN。

当发生 VCONN 故障时，会设置 I²C 寄存器中的 VCONN 标志，HD3SS3220 停止提供 VCONN（开关关闭），

直到寄存器标志被清除为止。如果 HD3SS3220 在发生故障时处于 GPIO 模式，则 VCONN 开关将关闭，并且

HD3SS3220 不会提供VCONN，直到端口分离并重新连接。

Submit Document Feedback

Product Folder Links: HD3SS3220

English Data Sheet: SLLSES1

HD3SS3220

www.ti.com.cn

ZHCSFC4D –DECEMBER 2015 –REVISED SEPTEMBER 2020

7.3.10 I²C 和GPIO 控制

用户可使用 ADDR 引脚将 HD3SS3220 配置为 I²C 或 GPIO。ADDR 引脚是一个 3 电平控制引脚。当 ADDR 引

脚保持悬空 (NC) 时，HD3SS3220 处于 GPIO 模式。当 ADDR 引脚被拉为高电平时，HD3SS3220 处于 I²C 模

式，地址位6 等于1。当ADDR 引脚被拉为低电平时，HD3SS3220 处于I²C 模式，地址位6 等于0。

HD3SS3220 的所有输出均为开漏配置。

OUT1 和 OUT2 引脚用于输出处于 GPIO 模式时的 Type-C 电流模式。此外，OUT3 引脚用于传达 GPIO 模式下

的音频附件模式。可以在表7-3 中找到这些输出引脚的细节。

表7-3. OUT1 和OUT2 的简化操作

OUT1

OUT2

广播

默认

中

高电平

在 I²C 模式下运行时，HD3SS3220 使用 SCL 时钟线和 SDA 数据线以及 INT 引脚。INT 引脚向系统传达中断或

I²C 寄存器的变化。当 HD3SS3220 使用新信息更新寄存器时，INT 引脚将被拉低。INT_N 引脚为开漏。当 INT

引脚被拉低时，应设置 INTERRUPT_STATUS 寄存器。客户应向 I²C 写入以清除 INTERRUPT_STATUS 寄存

器。

在 GPIO 模式下运行时，OUT3 引脚用于代替 INT 引脚，以确定是否检测到并连接了音频附件。当检测到音频附

件时，OUT3 引脚被拉至低电平。

备注

当为I²C 上拉使用3.3V 电源时，客户必须确保VDD5 至少为3V。否则，I²C 可能会对器件反向供电。

7.3.11 HD3SS3220 V_(BUS)检测

HD3SS3220 器件支持符合 Type-C 规范的 VBUS 检测。VBUS 检测用于确定 UFP 的连接和分离，以及确定附件

模式的进入和退出。VBUS 检测还用于成功解析 DRP 模式下的角色。系统VBUS 电压必须通过 900kΩ电阻器路

由至HD3SS3220 器件上的VBUS_DET 引脚。

7.3.12 VDD5 和VCC33 上电要求

HD3SS3220 有两个电源：VDD5 和 VCC33。VDD5 电源为内部 CC 控制器供电，还为 CC1 或 CC2 提供

VCONN。VCC33 为2:1 多路复用器供电。

HD3SS3220 非失效防护引脚如下： PORT 、 ADDR 、 SDA/OUT1 、 SCL/OUT2 、 INT_IN/OUT3 、

VCONN_FAULT_N 和 DIR。如果这些非失效防护引脚中的任何一个被上拉到 VDD5 以外的电源，那么 VDD5 电

源必须在 VCC33 电源之前上电，如图 7-2 所示。如果 VDD5 在 VCC33 之前无法上电，那么在两个电源斜升时

ENn_CC 引脚必须保持高电平，然后在两个电源稳定后被置为低电平，如图7-3 所示。

English Data Sheet: SLLSES1

Submit Document Feedback

Product Folder Links: HD3SS3220

HD3SS3220

www.ti.com.cn

ZHCSFC4D –DECEMBER 2015 –REVISED SEPTEMBER 2020

VDD5(min)

3.3V

VDD5

t_{VDD5V_PG}

VCC33(min)

VCC33

0.4V

图7-2. ENn_CC 始终为低电平时的加电时序

VDD5 (min)

VCC33 (min)

VDD5

t_{ENnCC_HI}

VCC33

V_IH

ENn_CC

图7-3. ENn_CC 受控时的加电时序

7.4 器件功能模式

HD3SS3220 具有四种功能模式。表7-4 列出了这些模式：

表7-4. HD3SS3220 功能模式对应的USB Type-C 状态

状态⁽¹⁾

模式

一般行为

模式

Unattached.SNK

AttachWait.SNK

仅UFP

USB 端口未连接。ID、PORT 正常工作。I²C

开启。

切换Unattached.SNK →Unattached.SRC

AttachedWait.SRC 或AttachedWait.SNK

Unattached.SRC

DFP

未连接

仅DFP

AttachWait.SRC

Attached.SNK

仅UFP

音频附件

调试附件

Attached.SNK

Attached.SRC

USB 端口已连接。所有GPIO 均正常工作。

I²C 开启。

DRP

运行

音频附件

调试附件

Attached.SRC

仅DFP

音频附件

调试附件

DRP

无操作。VDD5 不可用。

器件默认状态为UFP/SNK，带有R_(d)。

电池无电

Submit Document Feedback

Product Folder Links: HD3SS3220

English Data Sheet: SLLSES1

HD3SS3220

www.ti.com.cn

ZHCSFC4D –DECEMBER 2015 –REVISED SEPTEMBER 2020

表7-4. HD3SS3220 功能模式对应的USB Type-C 状态(continued)

状态⁽¹⁾

模式

关断

一般行为

模式

无操作。VDD5 可用且ENn_CC 引脚为高电

平

DRP

器件默认状态为UFP/SNK，带有R_(d)。

(1) (1) 必需；不按顺序排列

7.4.1 未连接模式

未连接模式是 HD3SS3220 的主要工作模式，因为一个 USB 端口可被断开很长时间。在未连接模式下，VDD5 可

用，所有IO 和I²C 均可运行。VCONN 被禁用。

HD3SS3220 上电后，器件进入未连接模式，直到确定连接成功。最初，HD3SS3220 在上电后的状态是

unattached.SNK。HD3SS3220 会检查 PORT 引脚并根据模式配置运行。这意味着，如果将 HD3SS3220 配置为

DRP，则会在UFP 和DFP 之间切换

7.4.2 工作模式

工作模式由连接的端口定义。在工作模式下，所有 GPIO 均正常运行，I²C 为读取/写入 (R/W)。在工作模式下，

HD3SS3220 器件与连接了 USB 端口的 AP 进行通信。如果 HD3SS3220 配置为 DFP 或作为供电端连接的

DRP，则通过 ID 引脚进行此通信。如果 HD3SS3220 配置为 UFP 或作为受电端连接的 DRP，则使用 OUT1/

OUT2 和INT_N/OUT3 引脚。在下列条件下，HD3SS3220 器件会退出工作模式：

• 拔掉电缆

• 如果作为UFP 连接，则移除VBUS

• 电池电量耗尽；系统电池或电源被移除

• EN_N 悬空或拉高

7.4.3 电池无电

在电池无电模式期间，VDD5 不可用。在电池无电模式下，CC 引脚始终默认下拉电阻。电池无电模式意味着：

• HD3SS3220 在UFP 下具有5.1kΩ±20% R_(d)；电缆已连接并提供电荷。

• HD3SS3220 在UFP 下具有5.1kΩ±20% R_(d)；未连接（应用程序可能已关闭或电池电量耗尽）

7.4.4 关断模式

HD3SS3220 的关断模式定义如下：

• 电源电压可用且EN_N 引脚为高电平或悬空。

• EN_N 引脚具有内部上拉电阻器

• HD3SS3220 器件处于关闭状态，但仍会保留CC 引脚上的R_(d)。

English Data Sheet: SLLSES1

Submit Document Feedback

Product Folder Links: HD3SS3220

HD3SS3220

www.ti.com.cn

ZHCSFC4D –DECEMBER 2015 –REVISED SEPTEMBER 2020

7.5 编程

为了实现进一步的可编程性，可使用I²C 来控制HD3SS3220。HD3SS3220 本地I²C 接口可在器件上电时的 x 个

时钟周期后进行读取/写入。SCL 和 SDA 端子分别用于 I²C 时钟和 I²C 数据。如果 I²C 是首选的控制方法，则必

须相应地设置ADDR 引脚。

表7-5. HD3SS3220 I²C 目标地址

ADDR 引脚

位7 (MSB)

位6

位5

位4

位3

位2

位1

位0 (W/R)

0/1

写入HD3SS3220 I²C 寄存器时应遵循以下过程：

1. 主器件通过生成启动条件(S) 以及HD3SS3220 7 位地址和一个用以指示写入周期的零值R/W 位来启动写入

操作。

2. HD3SS3220 器件确认地址周期。

3. 主器件提供要写入的子地址（HD3SS3220 器件中的I²C 寄存器），其中包含一个字节的数据，MSB 在前。

4. HD3SS3220 器件确认子地址周期。

5. 主器件提供要写入I²C 寄存器的数据的第一个字节。

6. HD3SS3220 器件确认字节传输。

7. 主器件可以继续提供要写入的额外字节的数据，每个字节传输都在HD3SS3220 器件发出确认后完成。

8. 主器件通过生成停止条件(P) 来终止写入操作。

读取HD3SS3220 I²C 寄存器时应遵循以下过程：

1. 主器件通过生成启动条件(S) 以及HD3SS3220 7 位地址和一个用以指示读取周期的R/W 位（值为1）来启

动读取操作。

2. HD3SS3220 器件确认地址周期。

3. HD3SS3220 器件从寄存器00h 或上次读取的子地址的后一个地址开始传输存储器寄存器的内容，MSB 在

前。如果写入I²C 寄存器发生在读取之前，则HD3SS3220 器件从写入中指定的子地址开始。

4. 在每次字节传输后，HD3SS3220 器件会等待主器件发出确认(ACK) 或不确认(NACK)；I²C 主器件确认接收

到传输的每个数据字节。

5. 如果接收到ACK，HD3SS3220 器件将传输下一个字节的数据。

6. 主器件通过生成停止条件(P) 来终止读取操作。

为I²C 读取设置起始子地址时应遵循以下过程：

1. 主器件通过生成启动条件(S) 以及HD3SS3220 7 位地址和一个用以指示读取周期的零值R/W 位来启动写入

操作。

2. HD3SS3220 器件确认地址周期。

3. 主器件提供要读取的子地址（HD3SS3220 器件中的I²C 寄存器），其中包含一个字节的数据，MSB 在前。

4. HD3SS3220 器件确认子地址周期。

5. 主器件通过生成停止条件(P) 来终止读取操作。

备注

如果读取过程不包含子寻址，则读取操作从寄存器偏移00h 开始并逐字节继续，直到I²C 主器件终止读

取操作为止。如果I²C 地址写入发生在读取之前，则读取操作从地址写入指定的子地址开始。

Submit Document Feedback

Product Folder Links: HD3SS3220

English Data Sheet: SLLSES1

HD3SS3220

www.ti.com.cn

ZHCSFC4D –DECEMBER 2015 –REVISED SEPTEMBER 2020

7.6 寄存器映射

表7-6. CSR 寄存器

偏移量

复位

寄存器名称

章节

[0x00, 0x54, 0x55, 0x53, 0x42,

0x33, 0x32, 0x32]

0x07 到0x00

器件标识

器件标识寄存器

0x08

0x09

0x0A

0xA0

0x00

0x20

0x00

0x02

连接状态

连接状态和控制

常规控制

连接状态寄存器

连接状态和控制寄存器

通用控制寄存器

器件修订版本

器件修订版本寄存器

7.6.1 器件标识寄存器（偏移= 0x07 至0x00）[复位= 0x00、0x54、0x55、0x53、0x42、0x33、0x32、0x32]

图7-4. 器件标识寄存器

DEVICE_ID

说明：R/W = 读/写；R = 只读；-n = 复位后的值

表7-7. 器件标识寄存器字段说明

位

字段

类型

复位

说明

7:0

DEVICE_ID

0x00

对于HD3SS3220 器件，这些字段会返回一串ASCII 字符，从而

返回HD3SS3220 地址：

0x07 - 0x00 = {0x00, 0x54, 0x55, 0x53, 0x42, 0x33, 0x32, 0x32}

Submit Document Feedback

Product Folder Links: HD3SS3220

English Data Sheet: SLLSES1

HD3SS3220

www.ti.com.cn

ZHCSFC4D –DECEMBER 2015 –REVISED SEPTEMBER 2020

7.6.2 连接状态寄存器（偏移= 0x08）[复位= 0x00]

图7-5. 连接状态寄存器

CURRENT_MODE_ADVERTISE

CURRENT_MODE_DETECT

R/U

ACCESSORY_CONNECTED

ACTIVE_CABL

E_DETECTION

R/W

R/U

说明：R/W = 读取/写入；R = 只读；-n = 复位后的值，R/U = 读取/更新

表7-8. 连接状态寄存器字段说明

位

字段

类型

复位

说明

7:6

CURRENT_MODE_ADVERTISE

R/W

2’b00

应用程序对这些位进行编程，以将电流广播从默认值提高至更高

值。

00 –启动时的默认(500mA/900mA) 初始值

01 –中间值(1.5A)

10 –高(3A)

11 –保留

5:4

3:1

CURRENT_MODE_DETECT

ACCESSORY_CONNECTED

R/U

2’b00

当UFP 确定Type-C 电流模式时，将设置这些位。

00 –默认值（启动时的值）

01 –中等

10 –通过附件充电–500mA

11 –高

3’b000

应用程序读取这些位以确定是否连接了附件。

000 –未连接附件（默认）

001 - 保留

010 –保留

011 –保留

100 –音频附件

101 –通过音频附件充电

110 - 当HD3SS3220 作为DFP 连接时的调试附件

111 –当HD3SS3220 作为UFP 连接时的调试附件

ACTIVE_CABL E_DETECTION

R/U

1’b0

此标志表示有源电缆已插入Type-C 连接器

0 - 无有源电缆

1 - 连接有源电缆

Submit Document Feedback

Product Folder Links: HD3SS3220

English Data Sheet: SLLSES1

HD3SS3220

www.ti.com.cn

ZHCSFC4D –DECEMBER 2015 –REVISED SEPTEMBER 2020

7.6.3 连接状态和控制寄存器（偏移= 0x09）[复位= 0x20]

图7-6. 连接状态和控制寄存器

ATTACHED_STATE

CABLE_DIR

INTERRUPT

_STATUS

VCONN

_FAULT

DRP_DUTY_CYCLE

DISABLE

_UFP_

ACCESSORY

R/U

R/W

读/写

说明：R/W = 读取/写入；R = 只读；-n = 复位后的值，R/U = 读取/更新

表7-9. 连接状态寄存器字段说明

位

字段

类型

复位

说明

7:6

ATTACHED_STATE

R/U

2’b00

这是除ID 引脚外的另一种用于传达连接状态的方法。应用程序可

以读取这些位来确定所连接的内容。

00 –未连接（默认）

01 –Attached.SRC (DFP)

10 –Attached.SNK (UFP)

11 –已连接到附件

CABLE_DIR

R/U

1’b0

电缆方向。应用程序可以读取这些位以获取电缆方向信息。

0 –CC2

1 –CC1（默认值）

INTERRUPT _STATUS

每当CSR 发生变化时，INT 引脚将被拉低。当CSR 发生更改

时，该位应保持为1，直到应用程序清除该位为止。

0 –清除1 –中断（当INT 拉低时，该位必须为

1。每当CSR 发生更改时，该位将为1）

VCONN _FAULT

R/U

1’b0

每当触发VCONN 过流限制时，都会设置该位。

0 –清除

1 –检测到VCONN 故障

2:1

DRP_DUTY_CYCLE

R/W

2’b00

DRP 在t_DRP期间广播DFP 的时间百分比

00 –30% 默认值

01 –40%

10 –50%

11 –60%

DISABLE _UFP_ ACCESSORY

R/W

1’b0

设置此字段将禁用UFP 附件支持

0 –启用UFP 附件支持（默认）

1 –禁用UFP 附件支持

Submit Document Feedback

Product Folder Links: HD3SS3220

English Data Sheet: SLLSES1

HD3SS3220

www.ti.com.cn

ZHCSFC4D –DECEMBER 2015 –REVISED SEPTEMBER 2020

7.6.4 通用控制寄存器（偏移= 0x0A）[复位= 0x00]

图7-7. 通用控制寄存器

DEBOUNCE

MODE_SELECT

R/W

I2C_SOFT

_RESET

SOURCE_PREF

DISABLE

_TERM

R/U

R/W

读/写

说明：R/W = 读/写；R = 只读；-n = 复位后的值

表7-10. 通用控制寄存器字段说明

位

字段

类型

复位

说明

7:6

DEBOUNCE

R/W

2’b00

HD3SS3220 的标称时间量会对CC 引脚上的电压进行去抖。

00 –168ms（默认值）

01 –118ms

10 –134ms

11 –152ms

5:4

MODE_SELECT

R/W

2’b00

可以写入该寄存器来设置HD3SS3220 模式运行。ADDR 引脚必

须设置为I²C 模式。如果保持默认值，HD3SS3220 应根据

PORT 引脚电平和模式运行。仅当处于未连接状态时，才能更改

MODE_SELECT。

00 –DRP 模式（从unattached.SNK 开始）（默认值）

01 –UFP 模式(unattached.SNK)

10 –DFP 模式(unattached.SRC)

11 –DRP 模式（从unattached.SNK 开始）

I2C_SOFT _RESET

R/U

1’b0

该寄存器会复位数字逻辑。该位会自行清零。写入1 会开始复

位。设置此位后，以下寄存器可能会受到影响：

CURRENT_MODE_DETECT

ACTIVE_CABLE_DETECTION

ACCESSORY_CONNECTED

ATTACHED_STATE

CABLE_DIR

2:1

SOURCE_PREF

DISABLE _TERM

R/W

2’b00

1’b0

该字段用于控制TUSB322I 在配置为DRP 时的行为。

00 –标准DRP（默认值）

01 –DRP 执行Try.SNK

10 –保留

11 –DRP 执行Try.SRC

该字段会禁用CC 引脚上的端接，并将CC 状态机转换为禁用状

态。

0 –根据TUSB322I 工作模式启用端接（默认）

1 –禁用端接并使状态机保持禁用状态

7.6.5 器件修订版本寄存器（偏移= 0xA0）[复位= 0x02]

图7-8. 器件修订版本寄存器

修订版本

说明：R/W = 读/写；R = 只读；-n = 复位后的值

表7-11. 器件修订版本寄存器字段说明

位

字段

类型

复位

说明

7:0

修订版本

‘h02

HD3SS3220 的修订版本。默认为0x02

Submit Document Feedback

Product Folder Links: HD3SS3220

English Data Sheet: SLLSES1

HD3SS3220

www.ti.com.cn

ZHCSFC4D –DECEMBER 2015 –REVISED SEPTEMBER 2020

8 应用和实施

备注

以下应用部分中的信息不属于 TI 元件规范，TI 不担保其准确性和完整性。TI 的客户应负责确定各元件

是否适用于其应用。客户应验证并测试其设计实现，以确认系统功能。

8.1 应用信息

HD3SS3220 可用于为需要 USB 超高速或超高速+ 的应用设计实现 DRP、DFP 和 UFP 端口的 USB Type-C 系

统。该器件支持本机 USB-C 电源握手，可实现高达 15W 的功率协商。HD3SS3220 可作为 DFP（提供者）广播

900mA、1.5A 和3A 电流能力，并作为UFP（消费者）检测这些设置。

可选择使用 I²C（强烈建议使用），它提供了对器件和 USB-C 接口状态的额外控制，从而实现稳健而灵活的系统

实现。无需经常轮询I²C，器件会提供中断信号来维护微处理器。

HD3SS3220 多路复用器通道具有独立的自适应共模跟踪功能，允许RX 和TX 路径具有不同的共模电压，从而简

化系统实现并避免互操作问题。

需要根据插座类型调整USB-C 连接器的SS 信号布局。

备注

HD3SS3220 多路复用器不会为通道提供共模偏置。因此，要求器件从所有活动通道的任一侧偏置。另

请注意，多路复用器通道仅用于差分SS 信号。

如果需要大于 15W 的电源支持，则需要 USBPD 功能，但该器件不支持此功能。如果需要分离数据/电

源角色，例如将USB 主机与耗电器件分离，或将USB 设备与供电器件分离，则还需要USBPD 功能。

English Data Sheet: SLLSES1

Submit Document Feedback

Product Folder Links: HD3SS3220

HD3SS3220

www.ti.com.cn

ZHCSFC4D –DECEMBER 2015 –REVISED SEPTEMBER 2020

8.2 典型应用，DRP 端口

USB VBUS Switch

(Optional BC 1.2 Support for Legacy)

SCL

SDA

DM_OUT

DP_OUT

DM_IN

DP_IN

VOUT

System VBUS

VIN

PS_EN

FAULT#

PS_FAULT#

VBUS

I2C I/O

1.8V or 3.3V

VDD_5V

VCONN Bulk Cap

100uF

150uF

100nF

VBUS

4.7 kꢀ 200 kꢀ 200 kꢀ

10 kꢀ

200 kꢀ

4.7 kꢀ

A12 B1

900 kꢀ

VBUS_DET

RXP2

RXN2

TXP2

TXN2

A11

A10 B3

PORT

CC1

CC2

INT#

INT_N/OUT3

CC1

CC2

USB3

and

PMIC

SCL/OUT2

SDA/OUT1

SCL

SDA

TXN1

TXP1

RXN1

RXP1

A3 B10

B11

B12

VCONN_FAULT#

VCONN_FAULT_N

CURRENT_MODE

VCC_3.3V

200 kꢀ

HD3SS3220

DIR

100nF

VCC33

TXP2

TX2p

TX2n

TXN2

TXp

TXn

SSTXP

SSTXN

RXP2

RXN2

100nF

RX2p

RX2n

RXp

RXn

SSRXP

SSRXN

100nF

TXN1

TXP1

TX1p

TX1n

SS_EN#

ENn_Mux

RXN1

RXP1

RX1p

RX1n

Note: HD3SS3220 Does Not Care

About Differential Pair Polarity

图8-1. 使用HD3SS3220DRP 的DRP 应用

Submit Document Feedback

Product Folder Links: HD3SS3220

English Data Sheet: SLLSES1

HD3SS3220

www.ti.com.cn

ZHCSFC4D –DECEMBER 2015 –REVISED SEPTEMBER 2020

8.2.1 设计要求

对于这个设计示例，请使用表8-1 中显示的参数。

表8-1. 设计参数，DRP 端口

参数

示例

注释

VDD5 用于为CC 引脚提供VCONN 电源。该电源的值应≥5V，以使VCONN

≥4.75V。

VDD5

5.25 V

VDD5 和System_VBUS 可以短接在一起；但是需要仔细考虑以使Type-C 端口

保持所需的VBUS 和VCONN。

System_VBUS

5.25 V

1.8V 也是一个选项。

I²C I/O 电源

使用3.3V 电源时，客户必须确保VDD5 至少为3V。否则，I²C 可能会对器件反

向供电

3.3V

VCC33

允许3V-3.6V 范围。

允许75nF-200nF 范围。

仅适用于TX 对，RX 对将由主机接收器偏置。请注意，HD3SS3220 需要

0V-2V 的共模偏置。如果主机接收器的偏置电压超出此范围，则需要适当的额外

交流耦合电容和HD3SS3220 RX 对的偏置。

100nF

用于SS 信号的交流耦合电容器

上拉电阻器：DIR、ID、INT_N、

VCONN_FAULT_N

200 K

可以使用较小的值，但在计算器件功率预算时需要考虑漏电流。

上拉电阻器：I²C

4.7 K

10 K

上拉电阻器：CURRENT_MODE

串联电阻器：VBUS_DET

去耦电容器：VCONN 大容量

去耦电容器：VBUS 大容量

此处的示例为3A。如果需要1.5A 或900mA，则需要不同的值。

900 K

100μF

150μF

如原理图所示，在UFP 模式下需要关闭。

8.2.2 详细设计过程

HD3SS3220 可用于设计 USB Type-C DRP 端口。在 DRP 模式下，根据 USB-C 规范，该器件可自行在 DFP 和

UFP 之间交替。图8-1 中显示了DRP 实现的示例原理图。

English Data Sheet: SLLSES1

Submit Document Feedback

Product Folder Links: HD3SS3220

HD3SS3220

www.ti.com.cn

ZHCSFC4D –DECEMBER 2015 –REVISED SEPTEMBER 2020

8.2.3 典型应用，DFP 端口

HD3SS3220 可用于设计USB Type-C DFP 端口。图8-2 中显示了DFP 实现的示例原理图。

USB VBUS Switch

SCL

(Optional BC 1.2 Support for Legacy)

SDA

DM_OUT

DP_OUT

DM_IN

DP_IN

VOUT

System VBUS

VIN

PS_EN

FAULT#

PS_FAULT#

VBUS

I2C I/O

1.8V or 3.3V

VDD_5V

VCONN Bulk Cap

100uF

150uF

100nF

200 kꢀ

10 kꢀ

VBUS

4.7 kꢀ 200 kꢀ 200 kꢀ

4.7 kꢀ

200 kꢀ

A12 B1

900 kꢀ

VBUS_DET

RXP2

RXN2

TXP2

TXN2

A11

A10 B3

PORT

CC1

CC2

INT#

INT_N/OUT3

CC1

CC2

USB3

and

PMIC

SCL/OUT2

SDA/OUT1

SCL

SDA

TXN1

TXP1

RXN1

RXP1

A3 B10

B11

B12

VCONN_FAULT#

VCONN_FAULT_N

CURRENT_MODE

VCC_3.3V

200 kꢀ

HD3SS3220

DIR

100nF

VCC33

TXP2

TX2p

TX2n

TXN2

TXp

TXn

SSTXP

SSTXN

RXP2

RXN2

100nF

RX2p

RX2n

RXp

RXn

SSRXP

SSRXN

100nF

TXN1

TXP1

TX1p

TX1n

SS_EN#

ENn_Mux

RXN1

RXP1

RX1p

RX1n

Note: HD3SS3220 Does Not Care

About Differential Pair Polarity

图8-2. 使用HD3SS3220DFP 的DFP 应用

Submit Document Feedback

Product Folder Links: HD3SS3220

English Data Sheet: SLLSES1

HD3SS3220

www.ti.com.cn

ZHCSFC4D –DECEMBER 2015 –REVISED SEPTEMBER 2020

8.2.3.1 设计要求

对于这个设计示例，请使用表8-2 中显示的参数。

表8-2. 设计参数，DFP 端口

参数

示例

注释

VDD5 用于为CC 引脚提供VCONN 电源。该电源的值应≥5V，以使VCONN

≥4.75V。

VDD5

5.25 V

VDD5 和System_VBUS 可以短接在一起；但是需要仔细考虑以使Type-C 端口

保持所需的VBUS 和VCONN。

System_VBUS

5.25 V

1.8V 也是一个选项。

I²C I/O 电源

使用3.3V 电源时，客户必须确保VDD5 至少为3V。否则，I²C 可能会对器件反

向供电

3.3V

VCC33

允许3V-3.6V 范围。

允许75nF-200nF 范围。

仅适用于TX 对，RX 对将由主机接收器偏置。请注意，HD3SS3220 需要

0V-2V 的共模偏置。如果主机接收器的偏置电压超出此范围，则需要适当的额外

交流耦合电容和HD3SS3220 RX 对的偏置。

100nF

用于SS 信号的交流耦合电容器

上拉电阻器：DIR、ID、INT_N、

VCONN_FAULT_N

200 K

可以使用较小的值，但在计算器件功率预算时需要考虑漏电流。

上拉电阻器：I²C

4.7 K

10 K

上拉电阻器：CURRENT_MODE

去耦电容器：VCONN 大容量

去耦电容器：VBUS 大容量

此处的示例为3A。如果需要1.5A 或900mA，则需要不同的值。

100μF

150μF

8.2.3.2 详细设计过程

HD3SS3220 可用于设计USB Type-C DFP 端口。图8-2 中显示了DFP 实现的示例原理图。

Submit Document Feedback

Product Folder Links: HD3SS3220

English Data Sheet: SLLSES1

HD3SS3220

www.ti.com.cn

ZHCSFC4D –DECEMBER 2015 –REVISED SEPTEMBER 2020

8.2.4 典型应用，UFP 端口

HD3SS3220 可用于设计USB Type-C UFP 端口。图8-3 中显示了UFP 实现的示例原理图。

VBUS

I2C I/O

1.8V or 3.3V

VDD_5V

100nF

VBUS

4.7 kꢀ

200 kꢀ

4.7 kꢀ

A12 B1

900 kꢀ

VBUS_DET

RXP2

RXN2

TXP2

TXN2

A11

A10 B3

PORT

CC1

CC2

INT#

INT_N/OUT3

CC1

CC2

USB3

and

PMIC

SCL/OUT2

SDA/OUT1

SCL

SDA

TXN1

TXP1

RXN1

RXP1

A3 B10

B11

B12

VCONN_FAULT_N

CURRENT_MODE

VCC_3.3V

4.7 kꢀ

200 kꢀ

HD3SS3220

DIR

100nF

VCC33

TXP2

TX2p

TX2n

TXN2

TXp

TXn

SSTXP

SSTXN

RXP2

RXN2

100nF

RX2p

RX2n

RXp

RXn

SSRXP

SSRXN

100nF

TXN1

TXP1

TX1p

TX1n

SS_EN#

ENn_Mux

RXN1

RXP1

RX1p

RX1n

Note: HD3SS3220 Does Not Care

About Differential Pair Polarity

图8-3. 使用HD3SS3220DFP 的UFP 应用

Submit Document Feedback

Product Folder Links: HD3SS3220

English Data Sheet: SLLSES1

HD3SS3220

www.ti.com.cn

ZHCSFC4D –DECEMBER 2015 –REVISED SEPTEMBER 2020

8.2.4.1 设计要求

对于这个设计示例，请使用表8-3 中显示的参数。

表8-3. 设计参数，UFP 端口

参数

示例

注释

VDD5

可使用来自Type-C 端口的VBUS。

1.8V 也是一个选项。

I²C I/O 电源

VCC33

使用3.3V 电源时，客户必须确保VDD5 至少为3V。否则，I²C 可能会对器件反

向供电

3.3V

允许3V-3.6V 范围。

允许75nF-200nF 范围。

仅适用于TX 对，RX 对将由主机接收器偏置。请注意，HD3SS3220 需要

0V-2V 的共模偏置。如果主机接收器的偏置电压超出此范围，则需要适当的额外

交流耦合电容和HD3SS3220 RX 对的偏置。

100nF

用于SS 信号的交流耦合电容器

200 K

4.7 K

900 K

上拉电阻器：DIR、INT_N

上拉电阻器：I²C

可以使用较小的值，但在计算器件功率预算时需要考虑漏电流。

串联电阻器：VBUS_DET

8.2.4.2 详细设计过程

HD3SS3220 可用于设计USB Type-C DFP 端口。图8-3 中显示了UFP 实现的示例原理图。

电源相关建议

HD3SS3220 具有4.5V 至5.5V 电源电压要求。该器件可由为V_(BUS)供电的同一电源轨供电。

Submit Document Feedback

Product Folder Links: HD3SS3220

English Data Sheet: SLLSES1

HD3SS3220

www.ti.com.cn

ZHCSFC4D –DECEMBER 2015 –REVISED SEPTEMBER 2020

9 布局

9.1 布局指南

9.1.1 建议的PCB 堆叠

TI 建议PCB 至少要堆叠六层。表9-1 提供了PCB 堆叠的示例。

表9-1. PCB 堆叠示例

6 层

信号

8 层

信号

10 层

信号

接地

信号⁽¹⁾

电源/接地⁽²⁾

信号⁽¹⁾

信号

电源/接地⁽²⁾

电源

电源/接地⁽²⁾

信号⁽¹⁾

接地

信号

接地

信号

(1) 以90° 相互偏移的方式对相邻的信号层直接布线

(2) 可能需要根据特定的电路板注意事项对平面进行分割。请确保相邻平面上的布线不会穿过分割点。

9.1.2 高速信号布线长度匹配

匹配每个接口相关差分对布线的蚀刻长度。差分对组的蚀刻长度不需要匹配（即发送对的长度不需要与接收对的

长度相匹配）。匹配高速信号的差分对内长度时，添加蛇形布线以使长度尽可能匹配失配端。有关更多详细信

息，请参阅图9-1。

Length-Matching at Matched Ends

Length-Matching at Mismatched Ends

图9-1. 长度匹配

Submit Document Feedback

Product Folder Links: HD3SS3220

English Data Sheet: SLLSES1

HD3SS3220

www.ti.com.cn

ZHCSFC4D –DECEMBER 2015 –REVISED SEPTEMBER 2020

9.1.3 差分信号间距

为了尽量减少高速接口实现中的串扰，信号对之间的间距必须至少是布线宽度的五倍。此间距称为 5W 规则。对

于计算出的布线宽度为 6mil 的 PCB 设计，高速差分对之间至少需要 30mil 的间距。此外，在整个布线长度上要

与任何其他信号保持最低 30mil 的禁止距离。如果高速差分对与时钟或周期信号相邻，则要将此禁止距离增大到

至少50mil，确保适当隔离。有关高速差分对信号间距的示例，请参阅图9-2 和图9-3。

TXn/DATAx RXn/DATAy

General Keep-Out

High-Speed/Periodic Keep-Out

Inter-Pair Keep-Out

图9-2. USB3/SATA/PCIe 差分信号间距(mil)

General Keep-Out

High-Speed/Periodic Keep-Out

图9-3. USB2 差分信号间距(mil)

9.1.4 高速差分信号规则

• 请勿在任何高速差分信号上放置探头或测试点。

• 请勿在晶振、振荡器、时钟信号发生器、开关电源稳压器、安装孔、磁性器件或使用/复制时钟信号的集成电路

（IC）下方或附近布置高速布线。

• BGA 破孔后，使高速差分信号远离SoC，其原因为内部状态变换时产生的高电流瞬变难以滤除。

• 如有可能，在PCB 的顶层或底层（与接地层相邻）布置高速差分对信号。TI 不建议对高速差分信号进行带状

线布线。

• 确保将高速差分信号布置在距离参考平面边缘≥90mil 的位置。

• 确保将高速差分信号布置在距离参考平面中的空洞至少1.5W（计算出的布线宽度× 1.5）的位置。当高速差分

信号上的SMD 焊盘有空洞时，此规则不适用。

• 在SoC BGA 迂回布线之后维持一致的布线宽度，以避免传输线路中存在阻抗失配现象。

• 最大限度地减小差分对之间的间距。

English Data Sheet: SLLSES1

Submit Document Feedback

Product Folder Links: HD3SS3220

HD3SS3220

www.ti.com.cn

ZHCSFC4D –DECEMBER 2015 –REVISED SEPTEMBER 2020

9.1.5 差分对的对称性

将所有高速差分对对称布置并使其互相平行。在封装迂回布线和布线至连接器引脚时，会自然而然地偏离这一要

求。这些偏差必须尽可能短，并且封装破孔必须在封装的0.25 英寸范围内进行。

图9-4. 差分对对称

9.1.6 过孔不连续性缓解

过孔将一小段几何形状变化呈现在布线中，并可表现为电容和/或电感的不连续性。由于信号会穿过过孔，这些不

连续性会引起信号反射和一定的衰减。缩短总体过孔残桩长度，以更大限度地减少过孔（及关联的过孔残桩）产

生的负面影响。

由于较长的过孔残桩会在较低频率下共振，并会增加插入损耗，所以应使这些残桩尽可能短。大部分情况下，与

信号过孔相比，过孔残桩使信号衰减得更厉害。TI 建议过孔残桩短于15mil。残桩较长时，必须进行背钻。有关短

过孔和长过孔长度的示例，请参阅图9-5 和图9-6。

Submit Document Feedback

Product Folder Links: HD3SS3220

English Data Sheet: SLLSES1

HD3SS3220

www.ti.com.cn

ZHCSFC4D –DECEMBER 2015 –REVISED SEPTEMBER 2020

Layer 3

Long Stub Via

These long via stubs

should be back-drilled.

Layer 10

图9-5. 过孔长度（长残桩）

Layer 1

Short Stub Via

Layer 8

< 15 mils

Layer 10

图9-6. 过孔长度（短残桩）

English Data Sheet: SLLSES1

Submit Document Feedback

Product Folder Links: HD3SS3220

HD3SS3220

www.ti.com.cn

ZHCSFC4D –DECEMBER 2015 –REVISED SEPTEMBER 2020

9.1.7 表面贴装器件焊盘不连续性缓解

避免在高速信号布线中采用表面贴装器件 (SMD)，其原因在于这些器件会导致中断，从而对信号质量产生负面影

响。当信号布线上需要 SMD（例如，USB 超高速传输交流耦合电容器）时，允许的元件尺寸上限为 0603。TI 强

烈建议使用0402 或更小的尺寸。在布局过程中对称地放置这些元件，以确保获得最优信号质量并最大限度地减少

信号反射。有关交流耦合电容器正确和错误放置的示例，请参阅图9-7。

图9-7. 交流耦合放置

Submit Document Feedback

Product Folder Links: HD3SS3220

English Data Sheet: SLLSES1

HD3SS3220

www.ti.com.cn

ZHCSFC4D –DECEMBER 2015 –REVISED SEPTEMBER 2020

为了尽可能减少这些元件在差分信号布线上的放置所产生的不连续性，TI 建议将参考平面的 SMD 安装焊盘的空

洞增加大约 60%，因为该值在 0% 基准空洞的电容效应与 100% 基准空洞的电感效应之间实现了平衡。此空洞应

当至少为两个PCB 层那么深。有关表面贴装器件参考平面空洞的示例，请参阅图9-8。

SMD

PAD

SMD

PAD

SIGNAL TRACE

VOID

图9-8. 表面贴装器件的参考平面空洞

9.1.8 ESD/EMI 注意事项

在选择 ESD/EMI 元件时，TI 建议选择允许 USB 差分信号对直通布线的器件，因为其能够提供最干净的布线。例

如，TI TPD4EUSB30 可以与 TI TPD2EUSB30 结合使用，为 USB2 和 USB3 差分信号提供直通 ESD 保护，而

无需在信号对中弯曲。有关直通布线的示例，请参阅图9-9。

USB 3.0

8 mm

Host Controller

图9-9. 直通布线

English Data Sheet: SLLSES1

Submit Document Feedback

Product Folder Links: HD3SS3220

HD3SS3220

www.ti.com.cn

ZHCSFC4D –DECEMBER 2015 –REVISED SEPTEMBER 2020

9.2 布局

图9-10. 布局示例

图9-11. 布局示例2

Submit Document Feedback

Product Folder Links: HD3SS3220

English Data Sheet: SLLSES1

HD3SS3220

www.ti.com.cn

ZHCSFC4D –DECEMBER 2015 –REVISED SEPTEMBER 2020

10 器件和文档支持

10.1 接收文档更新通知

要接收文档更新通知，请导航至ti.com.cn 上的器件产品文件夹。点击右上角的提醒我进行注册，即可每周接收产

品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

10.2 社区资源

10.3 商标

所有商标均为其各自所有者的财产。

11 机械、封装和可订购信息

下述页面包含机械、封装和订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且

不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

English Data Sheet: SLLSES1

Submit Document Feedback

Product Folder Links: HD3SS3220

PACKAGE OPTION ADDENDUM

www.ti.com

4-May-2023

PACKAGING INFORMATION

Orderable Device

Status Package Type Package Pins Package

Eco Plan

Lead finish/

Ball material

MSL Peak Temp

Op Temp (°C)

Device Marking

Samples

Drawing

Qty

(1)

(2)

(3)

(4/5)

(6)

HD3SS3220IRNHR

HD3SS3220IRNHT

HD3SS3220RNHR

HD3SS3220RNHT

ACTIVE

WQFN

RNH

3000 RoHS & Green

250 RoHS & Green

3000 RoHS & Green

250 RoHS & Green

NIPDAU

Level-2-260C-1 YEAR

-40 to 85

0 to 70

HD3220

Samples

NIPDAU

HD3220

0 to 70

⁽¹⁾The marketing status values are defined as follows:

ACTIVE: Product device recommended for new designs.

LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.

NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.

PREVIEW: Device has been announced but is not in production. Samples may or may not be available.

OBSOLETE: TI has discontinued the production of the device.

⁽²⁾RoHS: TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance

do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may

reference these types of products as "Pb-Free".

RoHS Exempt: TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.

Green: TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based

flame retardants must also meet the <=1000ppm threshold requirement.

⁽³⁾MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

⁽⁴⁾There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.

⁽⁵⁾Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuation

of the previous line and the two combined represent the entire Device Marking for that device.

(6)

Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two

lines if the finish value exceeds the maximum column width.

Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information

provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and

Addendum-Page 1

PACKAGE OPTION ADDENDUM

www.ti.com

4-May-2023

continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals.

TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

Addendum-Page 2

PACKAGE MATERIALS INFORMATION

www.ti.com

4-May-2023

TAPE AND REEL INFORMATION

REEL DIMENSIONS

TAPE DIMENSIONS

Reel

Diameter

Cavity

A0 Dimension designed to accommodate the component width

B0 Dimension designed to accommodate the component length

K0 Dimension designed to accommodate the component thickness

Overall width of the carrier tape

P1 Pitch between successive cavity centers

Reel Width (W1)

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE

Sprocket Holes

Q1 Q2

Q3 Q4

Q1 Q2

Q3 Q4

User Direction of Feed

Pocket Quadrants

*All dimensions are nominal

Device

Package Package Pins

Type Drawing

SPQ

Reel

Pin1

Diameter Width (mm) (mm) (mm) (mm) (mm) Quadrant

(mm) W1 (mm)

HD3SS3220IRNHR

HD3SS3220IRNHT

HD3SS3220RNHR

HD3SS3220RNHT

WQFN

RNH

3000

250

330.0

180.0

330.0

180.0

12.4

2.8

4.8

1.2

4.0

12.0

3000

250

Pack Materials-Page 1

PACKAGE MATERIALS INFORMATION

www.ti.com

4-May-2023

TAPE AND REEL BOX DIMENSIONS

Width (mm)

*All dimensions are nominal

Device

Package Type Package Drawing Pins

SPQ

Length (mm) Width (mm) Height (mm)

HD3SS3220IRNHR

HD3SS3220IRNHT

HD3SS3220RNHR

HD3SS3220RNHT

WQFN

RNH

3000

250

346.0

210.0

346.0

210.0

346.0

185.0

346.0

185.0

33.0

35.0

33.0

35.0

3000

250

Pack Materials-Page 2

PACKAGE OUTLINE

RNH0030A

WQFN - 0.8 mm max height

PLASTIC QUAD FLATPACK - NO LEAD

2.6

2.4

PIN 1 INDEX AREA

4.6

4.4

(0.2)

30.000

DETAIL A

OPTIONAL SIDE WALL

SEE DETAIL A

0.8 MAX

SEATING PLANE

0.08

0.05

0.00

2X 1.6

1.2 0.05

(0.1) TYP

4X (0.2)

EXPOSED

THERMAL PAD

26X 0.4

3.6

3.2 0.05

0.25

30X

0.15

PIN 1 ID

0.1

C A B

0.35

30X

0.05

0.25

4221819/B 10/2017

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing

per ASME Y14.5M.

2. This drawing is subject to change without notice.

3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

www.ti.com

EXAMPLE BOARD LAYOUT

RNH0030A

WQFN - 0.8 mm max height

PLASTIC QUAD FLATPACK - NO LEAD

(1.2)

(0.7) TYP

30X (0.5)

30X (0.2)

26X (0.4)

(1.2)

SYMM

(4.4)

(3.2)

(

0.2) TYP

VIA

(R0.05) TYP

4X (0.2)

SYMM

(2.4)

LAND PATTERN EXAMPLE

EXPOSED METAL SHOWN

SCALE:18X

0.05 MAX

ALL AROUND

0.05 MIN

ALL AROUND

SOLDER MASK

OPENING

METAL

EXPOSED

METAL

EXPOSED

METAL

SOLDER MASK

OPENING

METAL UNDER

SOLDER MASK

NON SOLDER MASK

DEFINED

SOLDER MASK

DEFINED

(PREFERRED)

SOLDER MASK DETAILS

4221819/B 10/2017

NOTES: (continued)

4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature

number SLUA271 (www.ti.com/lit/slua271).

www.ti.com

EXAMPLE STENCIL DESIGN

RNH0030A

WQFN - 0.8 mm max height

PLASTIC QUAD FLATPACK - NO LEAD

(1.13)

SYMM

30X (0.5)

30X (0.2)

26X (0.4)

(1.39)

SYMM

(4.4)

(0.8)

METAL

TYP

(R0.05) TYP

4X (0.2)

(2.4)

SOLDER PASTE EXAMPLE

BASED ON 0.1 mm THICK STENCIL

EXPOSED PAD

82% PRINTED SOLDER COVERAGE BY AREA

SCALE:20X

4221819/B 10/2017

NOTES: (continued)

5. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate

design recommendations.

www.ti.com

重要声明和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，

不保证没有瑕疵且不做出任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担

保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验

证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的应用。严禁对这些资源进行其他复制或展示。

您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成

本、损失和债务，TI 对此概不负责。

TI 提供的产品受 TI 的销售条款或 ti.com 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改

TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。IMPORTANT NOTICE

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

HD3SS3220RNHT [TI]

相关型号：

SI9130DB

SI9135LG-T1

SI9135LG-T1-E3

SI9135_11

SI9136_11

SI9130CG-T1-E3

SI9130LG-T1-E3

SI9130_11

SI9137

SI9137DB

SI9137LG

SI9122E