信号完整性 (SI)

什么是信号完整性？

系统的信号完整性 (SI) 衡量的是电信号在进入和离开电路之间变化的程度。对于数字电子设备而言，该信号是一种电流，其电压会随时间在高值和低值之间变化。 

信号完整性是任何现代电子系统的基础。业界使用“完整性”一词，是指遵循规范、保持不受损害、完整且不可分割。如果信号波形由于串扰、阻抗不匹配和损耗而与原始波形发生显著差异，接收器将无法读取信号，从而产生信号完整性问题。因此，信号完整性工程（分析和改进信号完整性问题）是集成电路 (IC)、 IC 封装和印刷电路板 (PCB)设计的重要组成部分。 

信号速度的提升以及PCB和封装尺寸的减小，使得信号完整性问题的处理更具挑战性。高速数字信号和更小的几何尺寸使信号噪声和失真更加明显。然而，随着挑战的加剧，业界对如何应对这些挑战的理解也在不断加深，工程师用来定义、仿真和调整电子系统的工具能力也在不断提升。 

当电子从驱动器流向接收器时，由于材料电阻、移动电子产生的电磁场、其他电磁场感应出的电流以及电路电容的影响，会发生波形失真、噪声、时间漂移和幅度下降。在PCB中，材料、构成电路的走线形状、各层的位置和厚度以及电流在各层之间的传输方式都会影响这些效应。 

值得一提的是，电源完整性中还涉及一些密切相关的问题。信号完整性关注的是 PCB 中信号的保真度，而电源完整性则关注的是传输到发送和接收信号的组件的功率质量。阻抗、电感和衰减等影响信号完整性的问题，同样也影响着电源完整性。此外，其中一个因素的改变可能会对另一个因素产生负面影响，因此工程师在改进设计时需要同时模拟和测量这两个因素。

为什么信号完整性很重要？

如果信号完整性问题得不到解决，数字设备可能会出现严重问题。最严重的问题在于信号失真严重，导致电路传输的 0 或 1 无法正确接收，从而导致二进制值错误。此外，当噪声或时间滞后较大时，设备也可能会失效。在当今高度复杂的 PCB 中，PCB 上有数百条走线，只要一条信号路径出现信号完整性问题，就足以导致整块电路板无法使用。 

物理学的现实使得信号在电路中传输时不可能在到达另一端时不发生任何变化。通过深入了解信号完整性分析的基础知识，掌握信号完整性（SI）如何影响现代电路设计，以及掌握识别和处理信号完整性问题的方法，设计团队可以最大限度地提高设备间信号的完整性，并推动器件尺寸更小、频率更高的发展。 

信号完整性分析基础

电子在材料中运动的物理特性会影响信号的完整性。麦克斯韦方程组描述了电荷和电流之间的关系，以及电流如何产生电磁场，以及电磁场如何改变电流。 

简而言之，PCB 中的互连线（称为数字信号传输线）的作用类似于天线、电阻器和电容器。信号的特性、导电和介电材料的材料特性、几何形状以及 PCB 中电路和各层的相对位置决定了麦克斯韦方程组所描述的物理场的大小和影响。

4 种类型的信号完整性问题

上述基本物理原理将信号完整性问题分为以下四类：

1.电磁干扰（EMI）/电磁兼容性（EMC）

在任何高频电路中，几何形状和频率的正确组合都会将走线或过孔变成天线，发射信号，这些信号可能与同一 PCB 上的其他电路，或同一设备或附近设备中的其他设备、连接器或电缆耦合。当另一个电路受到干扰时，电磁场中的能量会感应出电流，从而在该信号中产生噪声。发射电磁波还会降低信号的电压，因为产生电磁场会消耗功率。设计人员必须最大限度地降低干扰 (EMI)，并确保他们开发的设备与其工作的电磁环境 (EMC) 兼容。

2. 串扰

串扰是另一种电磁相互作用。当高速走线中彼此靠近的信号发生电场和磁场耦合时，就会发生串扰。干扰信号源自所谓的干扰走线，它会与相邻传输线上的信号（称为受干扰走线）发生耦合。耦合类型包括：

电容耦合：由干扰电路的电场在受害电路中感应出电压而引起

电感耦合：由干扰电路的磁场在受害电路中感应出电压而引起

传导耦合：由两个信号的电流在接地平面的返回路径上耦合引起

3. 同步开关噪声（SSN）引起的地弹

接地反弹是指 PCB 信号接地电压在所有点上不一致的情况。这是一种信号完整性问题，由多个电路同时在高低状态之间切换电压而引起，从而导致接地平面电压升高。这会导致低态电压（二进制信号中的 0）高于预期。有时，反弹电压高到足以导致读取错误的高态电压。

4.阻抗不匹配

设计人员需要考虑交流 (AC) 电路的阻抗。阻抗是指电感和电容对电流流动和电流变化的阻力。当电路中某处的阻抗发生变化时，就会发生阻抗不匹配。这种不匹配会导致部分信号反射回来，然后来回传播直至衰减。除了增加信号噪声外，阻抗不匹配还会导致时序不确定性，这被称为抖动。评估阻抗不匹配的标准工具是时域反射仪 (TDR)。TDR 测量传输线中的反射。

通过眼图分析实现信号完整性可视化

眼图分析是探索信号完整性最常用的工具之一。眼图，也称为眼图模式，是一种查看数字电路随时间变化的响应的方法。将重复信号输入到被分析的电路中，并测量输出信号随时间的变化。每一位数据都叠加在一起，X轴表示时间，Y轴表示幅度。由于输入信号是方波，因此理想电路产生的图像会在顶部和底部显示两条水平线，中间显示两条垂直线，水平方向的间隔为一位数据的长度，垂直方向的间隔为信号中的电压差。

但没有完美的电路，所以形状会变成类似眼睛的形状。上面讨论的信号完整性问题表现为直线的失真。下图显示了揭示电路问题的典型值。上升时间、下降时间、抖动和眼图交叉百分比等值揭示了信号如何失真，以及进入系统的噪声对信号的影响。

通过比较布线、几何形状或材料改变前后的眼图，设计人员可以看到这些改变如何改善电路的信号完整性。

这种分析方法最初是为了用示波器快速可视化电路的信号完整性而开发的。如今，工程师们使用眼图来检查电路的性能正如模拟中所预测的那样。这使得设计人员能够快速探索变化，并在 PCB 原型制作完成之前就看到其影响。

信号完整性和集成电路（IC）

本文重点介绍 PCB 中的信号完整性 (SI)，但IC 芯片中的信号完整性也至关重要。由于特征尺寸更小、数据速率更高，在布局集成电路和定义互连时，信号完整性是一个更为重要的考虑因素。其他信号切换产生的耦合效应是芯片中 SI 问题的最大驱动因素。此外，在芯片外部，用作与封装互连的导线距离足够近，容易受到严重的串扰。

IC芯片的原型设计非常困难，因此需要在设计过程中尽早使用仿真技术对信号完整性和电源完整性进行建模，以识别并纠正潜在问题。在开始制造流程之前，需要使用这些工具验证芯片的性能是否符合预期。

识别信号完整性问题和提高性能的技巧

工程师在高速数字设计中避免 SI 问题最重要的一步是遵循成熟的 PCB 设计行业设计规则。一些典型的规则包括：

• 指定走线之间的距离

• 避免走线宽度的突然变化

• 保持在允许的角半径范围内

• 避免走线和过孔存根

• 不要在接地层放置不连续点，以免中断返回路径

• 设计差分对使其具有相同的长度

• 降低电源层的阻抗

• 接地层的战略性布局以及 PCB 中每层的适当厚度

• 避免使用更高频率的过孔

即使设计人员遵循所有 PCB 布局设计规则，问题仍然可能出现。平衡多项规则、制造约束、尺寸限制和成本考量也会带来挑战。通常采用仿真来识别这些问题并进行改进。

信号完整性的未来

信号完整性的未来与过去相似——数据速率不断提高、时钟速度不断提升、带宽需求不断增长。封装需求也促使系统使用更小的PCB，在这些PCB上封装更多元件，并使用柔性PCB将其弯曲成复杂的形状。为了满足行业需求并扩大市场份额，各公司将引入新的制造工艺并尝试不同的材料。这两者都会影响信号完整性。

另一个在不久的将来将会加速发展的趋势是布局与仿真之间更紧密的集成，从而将更多的物理特性引入设计流程的前端。在制定 PCB 设计策略时，工程师将能够探索其设计的电磁场、电源完整性、热特性和机械鲁棒性。

与其他一切事物一样，人工智能 (AI)在未来将最大限度地减少信号完整性问题方面发挥重要作用。许多布局工具已经在使用旧式 AI，在将原理图转换为 PCB 布局时强制执行设计规则来布线。新一代生成式AI 工具将大幅提升设计和仿真工具的功能。