ADS52J65 [TI]
具有 JESD204B 接口的 8 通道 16 位 125MSPS 模数转换器 (ADC);型号: | ADS52J65 |
厂家: | TEXAS INSTRUMENTS |
描述: | 具有 JESD204B 接口的 8 通道 16 位 125MSPS 模数转换器 (ADC) 转换器 模数转换器 |
文件: | 总11页 (文件大小:971K) |
中文: | 中文翻译 | 下载: | 下载PDF数据表文档文件 |
Support &
Community
Product
Folder
Order
Now
Tools &
Software
Technical
Documents
ADS52J65
ZHCSJ55 –DECEMBER 2018
具有 JESD204B 接口的 ADS52J65 8 通道 16 位 125MSPS 70mW/通道
ADC
1 特性
3 说明
1
•
•
16 位分辨率,空闲 SNR:80dBFS
ADS52J65 8 通道 16 位模数转换器 (ADC) 采用
CMOS 工艺和创新型电路技术。该器件的工作功耗很
低,使用 2Vpp 满量程输入,并提供极高的信噪比
(SNR) 性能。该器件在 5MHz 时提供 80dBFS 的空闲
SNR 和 78dBFS 的满量程 SNR。250MHz 的高输入
带宽使得该器件适合于广泛的 应用,例如高频医疗超
声、磁共振成像和多通道数据采集。该 ADC 集成了一
个经过修整来匹配不同器件的内部基准。
在 125MSPS 且每个信道包含 4 个通道时的功耗为
70mW/通道
•
在 62.5MSPS 且每个信道包含 8 个通道时的功耗
为 45mW/通道
•
•
•
•
•
•
•
满量程输入:2VPP
满量程 SNR:78dBFS (fin = 10MHz)
满量程 SFDR:–85dBc (fin = 10MHz)
模拟输入 –3dB 带宽 = 250MHz
输入为 2VPP 时的最大输入信号频率 = 130MHz
快速且一致的过载恢复
ADS52J65 具有先进的数字 特性,包括带有分数抽取
滤波器的数字 I/Q 解调器。该器件使用 8B 转 10B 格
式对来自各个通道的 ADC 数据进行编码,使用电流模
式逻辑 (CML) 输出缓冲器将这些数据作为串行器/解串
器数据流发送,并遵循 JESD204B 标准。来自所有八
个通道的 ADC 数据可通过单个 CML 缓冲器(单信道
串行器/解串器)输出,数据速率限制为最高
高级数字 特性
–
–
直流失调电压自动校正
数字均流
•
数字 I/Q 解调器
–
分数抽取滤波器 M = 1 至 63(单位增量为
0.25)
12.8Gbps。使用串行器/解串器输出可减少接口线的数
量。这样,与低功耗设计一起,可将八个通道封装在一
个 9mm × 9mm 的 VQFN 封装内,从而实现高密度系
统集成。ADS52J65 还支持通过四个 CML 缓冲器(四
信道串行器/解串器)发送所有 ADC 数据的模式,因此
可使低成本 FPGA 的每通道串行器/解串器数据速率降
低。
–
–
数据输出速率在抽取后降低
在 80MSPS 且抽取因子 = 2 时的功耗为
64mW/通道
–
带有 32 个预设模式的片上 RAM
•
•
JESD204B 子类 0、1 和 2
–
–
–
每个 JESD 信道包含 2、4 或 8 个通道
10Gbps JESD 接口
ADS52J65 采用非磁性 VQFN 封装,此类封装不会产
生任何磁性干扰。该器件的额定温度范围为 –40°C 至
+85°C。
在线迹长度较短(小于 5 英寸)时支持高达
12.8Gbps 的信道速率
64 引脚非磁性 9mm × 9mm 封装
器件信息(1)
器件型号
ADS52J65
封装
VQFN (64)
封装尺寸(标称值)
2 应用
9.00mm x 9.00mm
•
•
•
•
•
医疗影像:超声、MRI
(1) 请参阅数据表末尾的可订购产品附录。
高频超声
无损检测 (NDT)
方框图
雷达、激光雷达和光谱分析
数字示波器和数据采集
AINPX
DIGITAL PROCESSING
SAMPLING
16/14 BIT ADC
I/Q DEMODULATOR &
DECIMATOR
JESD204B
10G OUT
CIRCUIT
AINMX
CLKP
CLKM
JESD204B
CLOCKING
CLOCKGEN
TX_TRIG
DIGITAL
POWER
SUPPLY
ANALOG
POWER
SUPPLY
CONTROL
INTERFACE
REFERENCE
1
本文档旨在为方便起见,提供有关 TI 产品中文版本的信息,以确认产品的概要。 有关适用的官方英文版本的最新信息,请访问 www.ti.com,其内容始终优先。 TI 不保证翻译的准确
性和有效性。 在实际设计之前,请务必参考最新版本的英文版本。
English Data Sheet: SBAS948
ADS52J65
ZHCSJ55 –DECEMBER 2018
www.ti.com.cn
目录
5.1 相关文档ꢀ ............................................................... 3
5.2 商标........................................................................... 3
5.3 静电放电警告............................................................. 3
5.4 术语表 ....................................................................... 3
机械、封装和可订购信息 ......................................... 3
1
2
3
4
5
特性.......................................................................... 1
应用.......................................................................... 1
说明.......................................................................... 1
修订历史记录 ........................................................... 2
器件和文档支持........................................................ 3
6
4 修订历史记录
日期
修订版本
说明
2018 年 12 月
*
初始发行版
2
版权 © 2018, Texas Instruments Incorporated
ADS52J65
www.ti.com.cn
ZHCSJ55 –DECEMBER 2018
5 器件和文档支持
5.1 相关文档ꢀ
请参阅如下相关文档:
•
•
•
•
•
《JESD204B 概述》
《时钟高速数据转换器》
《具有 LVDS、JESD 输出的 ADS52J90 10 位、12 位、14 位多通道低功耗高速 ADC》
《ADS5263 四通道、16 位、100MSPS 高 SNR ADC》
《具有 140mW/通道功耗、0.75nV/√Hz 噪声、14 位 65MSPS 或 12 位 80MSPS ADC 以及 CW 无源混频器的
AFE5818 16 通道超声波模拟前端》
•
•
•
•
《ISO724x 高速四通道数字隔离器》
《具有双环路 PLL 且符合 JESD204B 标准的 LMK0482x 超低噪声时钟抖动消除器》
《SN74AUP1T04 低功耗、1.8/2.5/3.3V 输入、3.3V CMOS 输出单路反向器门》
《THS413x 高速、低噪声、全差分 I/O 放大器》
5.2 商标
All trademarks are the property of their respective owners.
5.3 静电放电警告
这些装置包含有限的内置 ESD 保护。 存储或装卸时,应将导线一起截短或将装置放置于导电泡棉中,以防止 MOS 门极遭受静电损
伤。
5.4 术语表
SLYZ022 — TI 术语表。
这份术语表列出并解释术语、缩写和定义。
6 机械、封装和可订购信息
以下页面包含机械、封装和可订购信息。这些信息是指定器件的最新可用数据。数据如有变更,恕不另行通知,且
不会对此文档进行修订。如需获取此数据表的浏览器版本,请查阅左侧的导航栏。
版权 © 2018, Texas Instruments Incorporated
3
重要声明和免责声明
TI 均以“原样”提供技术性及可靠性数据(包括数据表)、设计资源(包括参考设计)、应用或其他设计建议、网络工具、安全信息和其他资
源,不保证其中不含任何瑕疵,且不做任何明示或暗示的担保,包括但不限于对适销性、适合某特定用途或不侵犯任何第三方知识产权的暗示
担保。
所述资源可供专业开发人员应用TI 产品进行设计使用。您将对以下行为独自承担全部责任:(1) 针对您的应用选择合适的TI 产品;(2) 设计、
验证并测试您的应用;(3) 确保您的应用满足相应标准以及任何其他安全、安保或其他要求。所述资源如有变更,恕不另行通知。TI 对您使用
所述资源的授权仅限于开发资源所涉及TI 产品的相关应用。除此之外不得复制或展示所述资源,也不提供其它TI或任何第三方的知识产权授权
许可。如因使用所述资源而产生任何索赔、赔偿、成本、损失及债务等,TI对此概不负责,并且您须赔偿由此对TI 及其代表造成的损害。
TI 所提供产品均受TI 的销售条款 (http://www.ti.com.cn/zh-cn/legal/termsofsale.html) 以及ti.com.cn上或随附TI产品提供的其他可适用条款的约
束。TI提供所述资源并不扩展或以其他方式更改TI 针对TI 产品所发布的可适用的担保范围或担保免责声明。IMPORTANT NOTICE
邮寄地址:上海市浦东新区世纪大道 1568 号中建大厦 32 楼,邮政编码:200122
Copyright © 2019 德州仪器半导体技术(上海)有限公司
PACKAGE OPTION ADDENDUM
www.ti.com
10-Dec-2020
PACKAGING INFORMATION
Orderable Device
Status Package Type Package Pins Package
Eco Plan
Lead finish/
Ball material
MSL Peak Temp
Op Temp (°C)
Device Marking
Samples
Drawing
Qty
(1)
(2)
(3)
(4/5)
(6)
ADS52J65IRGCR
ADS52J65IRGCT
ACTIVE
ACTIVE
VQFN
VQFN
RGC
RGC
64
64
2000 RoHS & Green
250 RoHS & Green
SN
Level-3-260C-168 HR
Level-3-260C-168 HR
-40 to 85
-40 to 85
ADS52J65
ADS52J65
SN
(1) The marketing status values are defined as follows:
ACTIVE: Product device recommended for new designs.
LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.
NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.
PREVIEW: Device has been announced but is not in production. Samples may or may not be available.
OBSOLETE: TI has discontinued the production of the device.
(2) RoHS: TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance
do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may
reference these types of products as "Pb-Free".
RoHS Exempt: TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.
Green: TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based
flame retardants must also meet the <=1000ppm threshold requirement.
(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.
(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.
(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuation
of the previous line and the two combined represent the entire Device Marking for that device.
(6)
Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two
lines if the finish value exceeds the maximum column width.
Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information
provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and
continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals.
TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.
In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.
Addendum-Page 1
PACKAGE OPTION ADDENDUM
www.ti.com
10-Dec-2020
Addendum-Page 2
GENERIC PACKAGE VIEW
RGC 64
9 x 9, 0.5 mm pitch
VQFN - 1 mm max height
PLASTIC QUAD FLATPACK - NO LEAD
Images above are just a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.
4224597/A
www.ti.com
PACKAGE OUTLINE
RGC0064H
VQFN - 1 mm max height
S
C
A
L
E
1
.
5
0
0
PLASTIC QUAD FLATPACK - NO LEAD
9.15
8.85
A
B
PIN 1 INDEX AREA
9.15
8.85
1.0
0.8
C
SEATING PLANE
0.08 C
0.05
0.00
2X 7.5
SYMM
EXPOSED
THERMAL PAD
(0.2) TYP
17
32
16
33
65
SYMM
2X 7.5
7.4 0.1
60X
0.5
1
48
0.30
0.18
64X
49
64
PIN 1 ID
0.1
C A B
0.5
0.3
64X
0.05
4219011/A 05/2018
NOTES:
1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing
per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.
www.ti.com
EXAMPLE BOARD LAYOUT
RGC0064H
VQFN - 1 mm max height
PLASTIC QUAD FLATPACK - NO LEAD
(
7.4)
SEE SOLDER MASK
DETAIL
SYMM
64X (0.6)
49
64
64X (0.24)
1
48
60X (0.5)
(3.45) TYP
(R0.05) TYP
(1.16) TYP
65
SYMM
(8.8)
(
0.2) TYP
VIA
33
16
32
17
(1.16) TYP
(3.45) TYP
(8.8)
LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 10X
0.07 MIN
ALL AROUND
0.07 MAX
ALL AROUND
METAL UNDER
SOLDER MASK
METAL EDGE
EXPOSED METAL
SOLDER MASK
OPENING
EXPOSED
METAL
SOLDER MASK
OPENING
NON SOLDER MASK
DEFINED
SOLDER MASK DEFINED
(PREFERRED)
SOLDER MASK DETAILS
4219011/A 05/2018
NOTES: (continued)
4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature
number SLUA271 (www.ti.com/lit/slua271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown
on this view. It is recommended that vias under paste be filled, plugged or tented.
www.ti.com
EXAMPLE STENCIL DESIGN
RGC0064H
VQFN - 1 mm max height
PLASTIC QUAD FLATPACK - NO LEAD
SYMM
64X (0.6)
64
49
64X (0.24)
1
48
60X (0.5)
(R0.05) TYP
(1.16) TYP
65
SYMM
(8.8)
(0.58)
36X ( 0.96)
33
16
17
32
(0.58)
(1.16)
TYP
(8.8)
SOLDER PASTE EXAMPLE
BASED ON 0.125 MM THICK STENCIL
SCALE: 10X
EXPOSED PAD 65
61% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE
4219011/A 05/2018
NOTES: (continued)
6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate
design recommendations.
www.ti.com
重要声明和免责声明
TI 均以“原样”提供技术性及可靠性数据(包括数据表)、设计资源(包括参考设计)、应用或其他设计建议、网络工具、安全信息和其他资
源,不保证其中不含任何瑕疵,且不做任何明示或暗示的担保,包括但不限于对适销性、适合某特定用途或不侵犯任何第三方知识产权的暗示
担保。
所述资源可供专业开发人员应用TI 产品进行设计使用。您将对以下行为独自承担全部责任:(1) 针对您的应用选择合适的TI 产品;(2) 设计、
验证并测试您的应用;(3) 确保您的应用满足相应标准以及任何其他安全、安保或其他要求。所述资源如有变更,恕不另行通知。TI 对您使用
所述资源的授权仅限于开发资源所涉及TI 产品的相关应用。除此之外不得复制或展示所述资源,也不提供其它TI或任何第三方的知识产权授权
许可。如因使用所述资源而产生任何索赔、赔偿、成本、损失及债务等,TI对此概不负责,并且您须赔偿由此对TI 及其代表造成的损害。
TI 所提供产品均受TI 的销售条款 (http://www.ti.com.cn/zh-cn/legal/termsofsale.html) 以及ti.com.cn上或随附TI产品提供的其他可适用条款的约
束。TI提供所述资源并不扩展或以其他方式更改TI 针对TI 产品所发布的可适用的担保范围或担保免责声明。IMPORTANT NOTICE
邮寄地址:上海市浦东新区世纪大道 1568 号中建大厦 32 楼,邮政编码:200122
Copyright © 2020 德州仪器半导体技术(上海)有限公司
相关型号:
ADS52J91ZZE
10-bit, 12-bit, and 14-bit, multichannel, low-power ADC with LVDS and JESD outputs | ZZE | 198 | 0 to 70
TI
©2020 ICPDF网 联系我们和版权申明