DRV8876NPWPT [TI]
37V、3.5A 有刷直流电机驱动器 | PWP | 16 | -40 to 125;
| 型号： | DRV8876NPWPT |
| 厂家： | 
TEXAS INSTRUMENTS |
| 描述： | 37V、3.5A 有刷直流电机驱动器 | PWP | 16 | -40 to 125 电机 驱动 驱动器 |
| 文件： | 总33页 (文件大小：1748K) |
| 中文： | 中文翻译 | 下载： | 下载PDF数据表文档文件 |
DRV8876N
ZHCSK46A –AUGUST 2019 –REVISED APRIL 2021
的DRV8876N H 桥电机驱动器
1 特性
3 说明
• N 沟道H 桥电机驱动器
DRV8876N 是一款具有 N 沟道 H 桥、电荷泵、和保护
电路的集成电机驱动器。电荷泵通过支持 N 沟道
MOSFET 半桥和 100% 占空比驱动来提升效率。该器
件系列具有引脚对引脚 RDS(on) 型号，只需对设计进行
少量改动即可支持不同负载。
– 可驱动一个双向有刷直流电机
– 两个单向有刷直流电机
– 其他电阻和电感负载
• 4.5V 至37V 工作电压范围
• 高输出电流能力：3.5A 峰值
• 可选输入控制模式(PMODE)
低功耗睡眠模式可通过关断大部分内部电路实现超低静
态电流消耗。内部保护功能包括电源欠压锁定、电荷泵
欠压、输出过流和器件过热。故障状态显示在 nFAULT
上。
– PH/EN 和PWM H 桥控制模式
– 独立半桥控制模式
• 支持1.8V、3.3V 和5V 逻辑输入
• 超低功耗休眠模式
在德州仪器 TI.com.cn 上查看完整的有刷电机驱动器产
品系列。
– 在VVM = 24V、TJ = 25°C 时，小于1µA
• 适用于低电磁干扰(EMI) 的展频时钟
• 集成保护特性
器件信息(1)
封装尺寸（标称值）
器件型号
DRV8876N
封装
– 欠压锁定(UVLO)
HTSSOP (16)
5.00mm × 4.40mm
– 电荷泵欠压(CPUV)
– 过流保护(OCP)
(1) 如需了解所有可用封装，请参阅数据表末尾的可订购产品附
录。
• 自动重试或输出锁闭(IMODE)
– 热关断(TSD)
– 自动故障恢复
4.5 to 37 V
DRV8876N
nSLEEP
– 故障指示器引脚(nFAULT)
Control Inputs
H-Bridge
Motor Driver
2 应用
nFAULT
• 有刷直流电机
Protection
• 大型和小型家用电器
• 扫地机器人、类人机器人和玩具机器人
• 打印机和扫描仪
简化版原理图
• 智能电表
• ATM、点钞机和EPOS
• 伺服电机和传动器
本文档旨在为方便起见，提供有关TI 产品中文版本的信息，以确认产品的概要。有关适用的官方英文版本的最新信息，请访问
www.ti.com，其内容始终优先。TI 不保证翻译的准确性和有效性。在实际设计之前，请务必参考最新版本的英文版本。
English Data Sheet: SLVSFE6
DRV8876N
ZHCSK46A –AUGUST 2019 –REVISED APRIL 2021
www.ti.com.cn
内容
1 特性................................................................................... 1
2 应用................................................................................... 1
3 说明................................................................................... 1
4 修订历史记录.....................................................................2
5 引脚配置和功能................................................................. 3
引脚功能............................................................................3
6 规格................................................................................... 4
6.1 绝对最大额定值...........................................................4
6.2 ESD 等级.................................................................... 4
6.3 建议运行条件.............................................................. 4
6.4 热性能信息..................................................................5
6.5 电气特性......................................................................5
6.6 典型特性......................................................................7
7 详细说明............................................................................ 8
7.1 概述.............................................................................8
7.2 功能方框图..................................................................8
7.3 特性说明......................................................................9
7.4 器件功能模式............................................................ 12
8 应用和实现.......................................................................14
8.1 应用信息....................................................................14
8.2 典型应用....................................................................14
9 电源相关建议...................................................................23
9.1 大容量电容................................................................23
10 布局............................................................................... 24
10.1 布局指南..................................................................24
10.2 布局示例..................................................................24
11 器件和文档支持..............................................................25
11.1 文档支持..................................................................25
11.2 接收文档更新通知................................................... 25
11.3 社区资源..................................................................25
11.4 商标.........................................................................25
12 机械、封装和可订购信息...............................................26
4 修订历史记录
Changes from Revision * (August 2019) to Revision A (April 2021)
Page
• 更新了PWP 的热像图和说明。..........................................................................................................................1
• 更新了逐周期电流斩波部分的说明。.................................................................................................................. 1
• 向“电气特性”中的tPD 测试条件添加了负载条件。..........................................................................................5
• 更正了功能方框图中的拼写错误......................................................................................................................... 8
• 添加了上电图.................................................................................................................................................... 20
Copyright © 2022 Texas Instruments Incorporated
2
Submit Document Feedback
Product Folder Links: DRV8876N
DRV8876N
ZHCSK46A –AUGUST 2019 –REVISED APRIL 2021
www.ti.com.cn
5 引脚配置和功能
EN/IN1
PH/IN2
nSLEEP
nFAULT
RSVD1
RSVD2
IMODE
OUT1
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
PMODE
GND
CPL
CPH
Thermal
Pad
VCP
VM
OUT2
PGND
图5-1. DRV8876N PWP 封装16 引脚HTSSOP（带有外露散热焊盘） 顶视图
引脚功能
引脚
类型(1)
说明
PWP
13
14
1
名称
CPH
CPL
PWR
电荷泵开关节点。在CPH 到CPL 引脚之间连接一个X5R 或X7R、22nF、额定电压为VM
的陶瓷电容器。
PWR
EN/IN1
GND
I
PWR
I
H 桥控制输入。请参阅节7.3.2。内部下拉电阻。
器件接地。连接到系统接地端。
15
7
IMODE
过流保护模式。请参阅节7.3.3.3。四电平输入。
故障指示灯输出。在故障状况期间下拉为低电平。连接一个外部上拉电阻器以执行开漏操作。
请参阅节7.3.3。
nFAULT
nSLEEP
4
3
OD
I
睡眠模式输入。逻辑高电平用于启用器件。逻辑低电平用于进入低功耗睡眠模式。请参阅节
7.4。内部下拉电阻。
OUT1
8
10
9
O
H 桥输出。连接到电机或其他负载。
OUT2
O
H 桥输出。连接到电机或其他负载。
PGND
PH/IN2
PMODE
RSVD1
RSVD2
VCP
PWR
器件电源接地。连接到系统接地端。
2
I
H 桥控制输入。请参阅节7.3.2。内部下拉电阻。
H 桥控制输入模式。请参阅节7.3.2。三电平输入。
保留的引脚。连接到大于1V 的电压。建议将此引脚连接到系统逻辑电源轨或nSLEEP。
保留的引脚。连接到系统接地端。
16
5
I
I
6
O
12
PWR
电荷泵输出。在VCP 到VM 引脚之间连接一个X5R 或X7R、100nF、16V 的陶瓷电容器。
4.5V 至37V 电源输入。将一个0.1µF 旁路电容器接地，并连接一个足够大且额定电压为VM
的节9.1。
VM
11
PWR
PAD
—
—
散热焊盘。连接到系统接地端。
(1) PWR = 电源，I = 输入，O = 输出，NC = 无连接，OD = 开漏
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
3
Product Folder Links: DRV8876N
DRV8876N
ZHCSK46A –AUGUST 2019 –REVISED APRIL 2021
www.ti.com.cn
6 规格
6.1 绝对最大额定值
在工作温度范围内（除非另有说明）(1)
最小值
最大值
单位
VM
-0.3
40
0.3
V
电源引脚电压
-0.3
V
V
V
GND、PGND
CPH、VCP
CPL
接地引脚之间的电压差
电荷泵引脚电压
VVM + 7
VVM + 0.3
VVM –0.3
-0.3
电荷泵低侧引脚电压
EN/IN1、IMODE、nSLEEP、PH/IN2、
PMODE
-0.3
5.75
V
逻辑引脚电压
nFAULT
-0.3
-0.9
5.75
V
V
开漏输出引脚电压
输出引脚电压
VVM + 0.9
OUT1、OUT2
OUT1、OUT2
A
输出引脚电流
受内部限制
-0.3
受内部限制
5.75
V
RSVD1、RSVD2
保留引脚电压
-0.3
VVM + 0.3
125
V
-40
°C
°C
°C
环境温度，TA
结温，TJ
-40
-65
150
150
贮存温度，Tstg
(1) 超出绝对最大额定值下列出的压力可能会对器件造成永久损坏。这些仅为压力额定值，并不表明器件在这些额定值下或者任何其它超过
建议工作条件所标明的条件下可正常工作。长时间处于绝对最大额定条件下可能会影响器件的可靠性。
6.2 ESD 等级
值
单位
人体放电模型（HBM），符合ANSI/ESDA/JEDEC JS-001(1)
充电器件模型（CDM），符合JEDEC 规范JESD22-C101(2)
±2000
V(ESD）
V
静电放电
±500
(1) JEDEC 文件JEP155 指出：500V HBM 可实现在标准ESD 控制流程下安全生产。列为±2000V 的引脚实际上可能具有更高的性能。
(2) JEDEC 文件JEP157 指出：250V CDM 可实现在标准ESD 控制流程下安全生产。列为±500V 的引脚实际上可能具有更高的性能。
6.3 建议运行条件
在工作温度范围内（除非另有说明）
最小值
标称值
最大值
单位
VVM
VIN
VM
4.5
37
V
电源电压
0
0
5.5
100
5.5
5
V
kHz
V
EN/IN1、MODE、nSLEEP、PH/IN2
逻辑输入电压
PWM 频率
fPWM
VOD
IOD
EN/IN1、PH/IN2
nFAULT
0
开漏上拉电压
开漏输出电流
峰值输出电流
RSVD1 保留引脚电压
工作环境温度
工作结温
nFAULT
0
mA
A
(1)
IOUT
0
3.5
5.5
125
150
OUT1、OUT2
RSVD1
VRSVD1
TA
0
V
-40
-40
°C
°C
TJ
(1) 必须遵守功耗和热限值
Copyright © 2022 Texas Instruments Incorporated
4
Submit Document Feedback
Product Folder Links: DRV8876N
DRV8876N
ZHCSK46A –AUGUST 2019 –REVISED APRIL 2021
www.ti.com.cn
6.4 热性能信息
DRV8876N
热指标(1)
PWP (HTSSOP)
单位
16 引脚
RθJA
44.3
38.3
20.5
1.0
°C/W
°C/W
°C/W
°C/W
°C/W
°C/W
结至环境热阻
RθJC(top)
RθJB
结至外壳（顶部）热阻
结至电路板热阻
ΨJT
结至顶部特征参数
结至电路板特征参数
结至外壳（底部）热阻
20.4
5.0
ΨJB
RθJC(bot)
(1) 有关新旧热指标的更多信息，请参阅《半导体和IC 封装热指标》应用报告。
6.5 电气特性
4.5V ≤VVM ≤37V，–40°C ≤TJ ≤150°C（除非另有说明）
参数
测试条件
最小值
典型值
最大值
单位
电源（VCP、VM）
0.75
3
1
5
µA
µA
VVM = 24V、nSLEEP = 0V、TJ = 25°C
IVMQ
VM 睡眠模式电流
VM 活动模式电流
nSLEEP = 0V
VVM = 24V，nSLEEP = 5V，
EN/IN1 = PH/IN2 = 0V
IVM
7
mA
tWAKE
tSLEEP
VVCP
fVCP
1
1
ms
ms
V
VVM > VUVLO、nSLEEP = 5V 至活动模式
nSLEEP = 0V 进入睡眠模式
开通时间
关断时间
5
VCP 相对于VM，VVM = 24V
电荷泵稳压器电压
电荷泵开关频率
400
kHz
逻辑电平输入（EN/IN1、PH/IN2、nSLEEP）
VVM < 5V
0
0
0.7
0.8
5.5
VIL
V
输入逻辑低电压
输入逻辑高电压
输入滞后
V
VM ≥5V
VIH
1.5
V
200
50
mV
mV
µA
µA
kΩ
VHYS
nSLEEP
VI = 0V
VI = 5V
至GND
IIL
-5
5
输入逻辑低电流
输入逻辑高电流
输入下拉电阻
IIH
50
75
RPD
100
三电平输入(PMODE)
VTIL
0
0.9
0.65
1.1
1.2
5.5
V
V
三电平输入逻辑低电压
4.5 V < VVM < 5.5 V
1.0
1.1
VTIZ
三电平输入高阻抗电压
0.9
5.5V ≤VVM ≤37V
VTIH
ITIL
1.5
V
三电平输入逻辑高电压
三电平输入逻辑低电流
三电平输入高阻抗电流
三电平输入逻辑高电流
三电平下拉电阻
VI = 0V
-32
µA
µA
µA
kΩ
kΩ
–50
-10
ITIZ
VI = 1.1V
VI = 5V
10
ITIH
113
44
150
RTPD
RTPU
至GND
至内部5V
156
三电平上拉电阻
四电平输入(IMODE)
VQI2
RQI2
0
0.45
21.4
V
四电平输入电平1
四电平输入电平2
电压至所设置的四电平1
18.6
20
电阻至GND 至所设置的四电平2
kΩ
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
5
Product Folder Links: DRV8876N
DRV8876N
ZHCSK46A –AUGUST 2019 –REVISED APRIL 2021
www.ti.com.cn
4.5V ≤VVM ≤37V，–40°C ≤TJ ≤150°C（除非另有说明）
参数
测试条件
电阻至GND 至所设置的四电平3
电压至所设置的四电平4
至GND
最小值
典型值
最大值
单位
kΩ
V
RQI3
57.6
62
66.4
5.5
四电平输入电平3
四电平输入电平4
四电平下拉电阻
四电平上拉电阻
VQI4
2.5
RQPD
RQPU
136
68
kΩ
kΩ
至内部5V
开漏输出(nFAULT)
VOL
IOZ
IOD = 5mA
VOD = 5V
0.35
2
V
输出逻辑低电压
输出逻辑高电流
-2
µA
驱动器输出（OUT1、OUT2）
RDS(on)_HS
RDS(on)_LS
VSD
350
350
0.9
420
420
高侧MOSFET 导通电阻
低侧MOSFET 导通电阻
体二极管正向电压
输出上升时间
VVM = 24V、IO = 1A、TJ = 25°C
VVM = 24V、IO = -1A、TJ = 25°C
ISD = 1A
mΩ
mΩ
V
tRISE
150
150
ns
VVM = 24V，OUTx 上升10% 至90%
VVM = 24V，OUTx 下降90% 至10%
tFALL
ns
输出下降时间
EN/IN1，PH/IN2 至OUTx，从OUTx 至
GND 为200Ω
tPD
650
300
ns
ns
输入至输出传播延迟
输出死区时间
tDEAD
体二极管导通
保护电路
4.3
4.2
4.45
4.35
100
10
4.6
4.5
V
V
V
V
VM 上升
VM 下降
VUVLO
电源欠压锁定(UVLO)
VUVLO_HYS
tUVLO
VCPUV
IOCP
mV
µs
V
电源UVLO 迟滞
电源欠压抗尖峰脉冲时间
电荷泵欠压锁定
过流保护跳变点
过流保护抗尖峰脉冲时间
过流保护重试时间
热关断温度
2.25
5.5
3
VCP 相对于VM，VVCP 下降
3.5
A
tOCP
µs
ms
°C
°C
tRETRY
TTSD
2
160
175
20
190
THYS
热关断滞后
EN/IN1 or
PH/IN2
ttPDt
ttPDt
OUTx (V)
tRISE
tFALL
OUTx (A)
图6-1. 时序参数图
Copyright © 2022 Texas Instruments Incorporated
6
Submit Document Feedback
Product Folder Links: DRV8876N
DRV8876N
ZHCSK46A –AUGUST 2019 –REVISED APRIL 2021
www.ti.com.cn
6.6 典型特性
1.4
1.2
1
2
1.6
1.2
0.8
0.4
0
VVM = 4.5 V
VVM = 13.5 V
VVM = 24 V
VVM = 37 V
0.8
0.6
0.4
0.2
TJ = -40°C
TJ = 25°C
TJ = 85°C
TJ = 125°C
TJ = 150°C
0
0
5
10
15
Supply Voltage (V)
20
25
30
35
40
-40 -20
0
20
Junction Temperature (°C)
40
60
80 100 120 140 160
D001
D002
图6-2. 睡眠电流(IVMQ) 与电源电压(VVM) 间的关系
图6-3. 睡眠电流(IVMQ) 与结温间的关系
3.5
3.5
TJ = -40°C
TJ = 25°C
TJ = 85°C
TJ = 125°C
TJ = 150°C
3.25
VVM = 4.5 V
VVM = 13.5 V
VVM = 24 V
VVM = 37 V
3.25
3
2.75
2.5
3
2.75
2.5
0
5
10
15
Supply Voltage (V)
20
25
30
35
40
-40 -20
0
20
Junction Temperature (°C)
40
60
80 100 120 140 160
D003
D004
图6-4. 有效电流(IVM) 与电源电压(VVM) 间的关系
图6-5. 有效电流(IVM) 与结温间的关系
0.8
0.8
0.7
0.6
0.5
0.4
0.7
0.6
0.5
0.4
0.3
0.3
VVM = 4.5 V
VVM = 13.5 V
VVM = 4.5 V
VVM = 13.5 V
0.2
0.2
VVM = 24 V
VVM = 37 V
VVM = 24 V
VVM = 37 V
0.1
-40 -20
0.1
-40 -20
0
20
Junction Temperature (°C)
40
60
80 100 120 140 160
0
20
Junction Temperature (°C)
40
60
80 100 120 140 160
D005
D006
图6-6. 低侧RDS(on) 与结温间的关系
图6-7. 高侧RDS(on) 与结温间的关系
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
7
Product Folder Links: DRV8876N
DRV8876N
ZHCSK46A –AUGUST 2019 –REVISED APRIL 2021
www.ti.com.cn
7 详细说明
7.1 概述
DRV887x 系列器件是有刷直流电机驱动器，工作电压介于 4.5V 至 37V 之间，支持广泛的输出负载电流，适用于
各种类型的电机和负载。这些器件集成了一个 H 桥输出功率级，可在通过 PMODE 引脚设置的各种控制模式下运
行。这样即可驱动单个双向有刷直流电机、两个单向有刷直流电机或其他输出负载配置。这些器件集成了一个电
荷泵稳压器，用以支持更高效的高侧 N 沟道 MOSFET 和 100% 占空比运行。这些器件由可直接连接到电池或直
流电源的单一电源输入(VM) 供电。nSLEEP 引脚提供了一种超低功耗模式，可以在系统不活动期间最大限度地减
少电流消耗。
各种集成保护特性将在出现系统故障时保护器件。这些保护功能包括欠压锁定 (UVLO)、电荷泵欠压 (CPUV)、过
流保护(OCP) 和过热关断(TSD)。故障情况通过nFAULT 引脚指示。
7.2 功能方框图
VM
VM
VM
Gate Driver
VVCP
0.1 …F
VVCP
VCP
CPH
CPL
GND
0.1 …F
VCP
Charge
Pump
HS
OUT1
VDD
0.022 …F
LS
VDD
Internal
Regulator
Power
Digital
Core
VM
Gate Driver
VVCP
nSLEEP
EN/IN1
PH/IN2
HS
OUT2
PGND
VDD
Control
Inputs
LS
PMODE
IMODE
3-Level
4-Level
VVCC
VCC
RPU
RSVD1
RSVD2
Fault Output
nFAULT
Copyright © 2022 Texas Instruments Incorporated
8
Submit Document Feedback
Product Folder Links: DRV8876N
DRV8876N
ZHCSK46A –AUGUST 2019 –REVISED APRIL 2021
www.ti.com.cn
7.3 特性说明
7.3.1 外部元件
表7-1 列出了推荐用于此器件的外部元件。
表7-1. 推荐的外部元件
引脚1
VM
引脚2
元件
CVM1
推荐
GND
GND
VM
0.1µF、低ESR 陶瓷电容器、额定电压为VM。
CVM2
VM
节9.1，额定电压为VM。
X5R 或X7R、100nF、16V 陶瓷电容器
X5R 或X7R、22nF、额定电压为VM 的陶瓷电容器
请参阅节7.3.3.3。
CVCP
VCP
CFLY
CPH
CPL
RIMODE
RPMODE
RnFAULT
IMODE
PMODE
VCC
GND
GND
nFAULT
请参阅节7.3.2。
上拉电阻器，IOD ≤5mA
7.3.2 控制模式
DRV887x 系列器件提供了三种模式，支持对 EN/IN1 和 PH/IN2 引脚采用不同的控制方案。通过 PMODE 引脚选
择控制模式：逻辑低电平、逻辑高电平或者设置引脚高阻抗，如表 7-2 中所示。通过 nSLEEP 引脚启用器件之
后，PMODE 引脚状态会被锁存。通过设置 nSLEEP 引脚逻辑低电平、等待 tSLEEP 时间、更改 PMODE 引脚输
入，然后将nSLEEP 引脚恢复为逻辑高电平以启用器件，可以更改PMODE 的状态。
表7-2. PMODE 功能
PMODE 状态
控制模式
PH/EN
PWM
PMODE = 逻辑低电平
PMODE = 逻辑高电平
PMODE = 高阻抗
独立半桥
VM
VM
1
2
3
1
2
3
Reverse drive
Forward drive
Slow decay (brake)
High-Z (coast)
Slow decay (brake)
High-Z (coast)
1
1
OUT1
OUT2
OUT1
OUT2
2
3
2
3
Forward
Reverse
图7-1. H 桥状态
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
9
Product Folder Links: DRV8876N
DRV8876N
ZHCSK46A –AUGUST 2019 –REVISED APRIL 2021
www.ti.com.cn
输入端可接受100% 或PWM 驱动模式的静态或脉宽调制(PWM) 电压信号。在应用VM 之前，可以为器件输入引
脚供电而不会出现任何问题。默认情况下，EN/IN1 和 PH/IN2 引脚具有一个内部下拉电阻器，可确保在不存在任
何输入时提供高阻抗输出。
以下部分提供了每种控制模式的真值表。此外，当在半桥的高侧和低侧 MOSFET 之间切换时，DRV887x 系列器
件会自动生成死区时间。
图7-1 介绍了各种H 桥状态的命名和配置。
7.3.2.1 PH/EN 控制模式（PMODE = 逻辑低电平）
如果 PMODE 引脚在加电时处于逻辑低电平状态，器件将锁存至 PH/EN 模式。PH/EN 模式允许根据接口的速度
和方向类型来控制H 桥。表7-3 显示了PH/EN 模式的真值表。
表7-3. PH/EN 控制模式
nSLEEP
EN
X
PH
X
OUT1
OUT2
说明
睡眠（H 桥高阻抗）
制动（低侧慢速衰减）
反向(OUT2 →OUT1)
正向(OUT1 →OUT2)
0
1
1
1
高阻态
高阻态
0
X
L
L
L
H
L
1
0
1
1
H
7.3.2.2 PWM 控制模式（PMODE = 逻辑高电平）
如果 PMODE 引脚在加电时处于逻辑高电平状态，器件将锁存至 PWM 模式。PWM 模式允许 H 桥进入高阻抗状
态，而不会将nSLEEP 引脚设置为逻辑低电平。表7-4 显示了PWM 模式的真值表。
表7-4. PWM 控制模式
nSLEEP
IN1
X
IN2
X
OUT1
OUT2
说明
睡眠（H 桥高阻抗）
滑行（H 桥高阻抗）
反向(OUT2 →OUT1)
正向(OUT1 →OUT2)
制动（低侧慢速衰减）
0
1
1
1
1
高阻态
高阻态
0
0
高阻态
高阻态
0
1
L
H
L
H
L
L
1
0
1
1
7.3.2.3 独立半桥控制模式（PMODE = 高阻抗）
如果 PMODE 引脚在加电时处于高阻抗状态，器件将锁存至独立半桥控制模式。此模式允许直接控制每个半桥，
以支持高侧慢速衰减或者驱动两个独立的负载。表7-5 显示了独立半桥模式的真值表。
表7-5. 独立半桥控制模式
nSLEEP
INx
X
OUTx
Hi-Z
L
说明
0
1
1
睡眠（H 桥高阻抗）
0
OUTx 低侧导通
OUTx 高侧导通
1
H
Copyright © 2022 Texas Instruments Incorporated
10
Submit Document Feedback
Product Folder Links: DRV8876N
DRV8876N
ZHCSK46A –AUGUST 2019 –REVISED APRIL 2021
www.ti.com.cn
7.3.3 保护电路
DRV887x 系列器件可完全防止电源欠压、电荷泵欠压、输出过流和器件过热事件。
7.3.3.1 VM 电源欠压锁定(UVLO)
无论何时，只要 VM 引脚上的电源电压降至欠压锁定阈值电压 (VUVLO) 以下，就会禁用 H 桥中的所有 MOSFET
并将 nFAULT 引脚驱动为低电平。在这种情况下，电荷泵会被禁用。当欠压条件消失且 VM 升至 VUVLO 阈值以上
时，将恢复正常运行。
7.3.3.2 VCP 电荷泵欠压锁定(CPUV)
无论何时，只要 VCP 引脚上的电荷泵电压降至欠压锁定阈值电压 (VCPUV) 以下，就会禁用 H 桥中的所有
MOSFET 并将nFAULT 引脚驱动为低电平。当欠压条件消失且VCP 升至VCPUV 阈值以上时，将恢复正常运行。
7.3.3.3 OUTx 过流保护(OCP)
即使发生了硬短路事件，每个MOSFET 上的模拟电流限制电路也会限制器件输出的峰值电流。
如果输出电流超过过流阈值IOCP 且持续时间超过tOCP，则会禁用H 桥中的所有MOSFET 并将nFAULT 引脚驱动
为低电平。可以通过IMODE 引脚配置过流响应，如表7-6 中所示。
表7-6. IMODE 功能
过流
响应
IMODE 状态
RIMODE = GND
自动重试
输出锁闭
RIMODE = 高阻抗
在自动重试模式下，MOSFET 会被禁用，nFAULT 引脚将在 tRETRY 的持续时间内被驱动为低电平。在 tRETRY 之
后，系统会根据 EN/IN1 和 PH/IN2 引脚的状态重新启用 MOSFET。如果过流条件仍然存在，则会重复此周期，
否则器件将恢复正常运行。
在锁闭模式下，会一直禁用 MOSFET 并将 nFAULT 引脚驱动为低电平，直到通过 nSLEEP 引脚或通过切断 VM
电源重置器件为止。
在节 7.3.2.3 中，OCP 行为略有改动。如果检测到过流事件，将只禁用相应的半桥并将 nFAULT 引脚驱动为低电
平。另一个半桥会继续正常运行。这样，器件就可以在驱动独立的负载时管理独立的故障事件。如果在两个半桥
中都检测到过流事件，将同时禁用两个半桥并将 nFAULT 引脚驱动为低电平。在自动重试模式下，两个半桥共享
同一个过流重试计时器。如果两个半桥先后发生过流事件但 tRETRY 尚未过期，则第一个半桥的重试计时器会重置
为tRETRY；当此重试计时器过期之后，两个半桥将再次同时启用。
7.3.3.4 热关断(TSD)
如果裸片温度超过过热限值TTSD，则会禁用 H 桥中的所有 MOSFET 并将 nFAULT 引脚驱动为低电平。当过热条
件消失且裸片温度降至VTSD 阈值以下时，将恢复正常运行。
7.3.3.5 故障条件汇总
表7-7. 故障条件汇总
故障
VM 欠压锁定(UVLO)
条件
报告
H 桥
禁用
禁用
恢复
VM < VUVLO
VCP < VCPUV
nFAULT
nFAULT
VM > VUVLO
VCP > VCPUV
VCP 欠压锁定(CPUV)
过流(OCP)
t
RETRY 或复位
IOUT > IOCP
TJ > TTSD
nFAULT
nFAULT
禁用
禁用
（由IMODE 设置）
TJ < TTSD - THYS
热关断(TSD)
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
11
Product Folder Links: DRV8876N
DRV8876N
ZHCSK46A –AUGUST 2019 –REVISED APRIL 2021
www.ti.com.cn
7.3.4 引脚图
7.3.4.1 逻辑电平输入
图7-2 展示了逻辑电平输入引脚EN/IN1、PH/IN2 和nSLEEP 的输入结构。
100 kꢀ
图7-2. 逻辑电平输入
7.3.4.2 三电平输入
图7-3 展示了三电平输入引脚PMODE 的输入结构。
5 V
+
156 kꢀ
œ
+
44 kꢀ
œ
图7-3. PMODE 三电平输入
7.3.4.3 四电平输入
图7-4 展示了四电平输入引脚IMODE 的输入结构。对于DRV8876N，该引脚应按表7-6 所述接地或保持悬空。
+
œ
5 V
+
68 kꢀ
œ
+
136 kꢀ
œ
图7-4. 四电平输入
7.4 器件功能模式
DRV887x 系列器件具有多种不同的运行模式，具体情况取决于系统输入。
7.4.1 活动模式
当 VM 引脚上的电源电压超过欠压阈值 VUVLO、nSLEEP 引脚处于逻辑高电平状态且 tWAKE 状态消失之后，器件
将进入活动模式。在此模式下，H 桥、电荷泵和内部逻辑将被激活，器件将准备好接收输入。当器件进入活动模
式之后，将锁存输入控制模式(PMODE) 和OCP 模式(IMODE)。
7.4.2 低功耗睡眠模式
DRV887x 系列器件支持低功耗模式，以便在驱动器未激活时减少 VM 引脚的电流消耗。可以通过设置 nSLEEP
引脚逻辑低电平并等待 tSLEEP 状态消失来进入此模式。在睡眠模式下，H 桥、电荷泵、内部 5V 稳压器和内部逻
Copyright © 2022 Texas Instruments Incorporated
12
Submit Document Feedback
Product Folder Links: DRV8876N
DRV8876N
ZHCSK46A –AUGUST 2019 –REVISED APRIL 2021
www.ti.com.cn
辑都将被禁用。此器件依靠弱下拉电阻来确保持续禁用所有内部 MOSFET。当处于低功耗睡眠模式时，此器件不
会响应除nSLEEP 以外的任何输入。
7.4.3 故障模式
当遇到故障时，DRV887x 系列器件会进入故障模式。这样即可为器件和输出负载提供保护。故障模式下的器件行
为取决于故障状况，表7-7 中提供了相关说明。当满足恢复条件时，器件会退出故障模式并重新进入活动模式。
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
13
Product Folder Links: DRV8876N
DRV8876N
ZHCSK46A –AUGUST 2019 –REVISED APRIL 2021
www.ti.com.cn
8 应用和实现
备注
以下应用部分中的信息不属于 TI 元件规格，TI 不担保其准确性和完整性。TI 的客户应负责确定元件是
否适用于其应用。客户应验证并测试其设计，以确保系统功能正常。
8.1 应用信息
DRV887x 器件系列可用于需要半桥或H 桥功率级配置的各种应用。常见的应用示例包括有刷直流电机、电磁阀和
制动器。该器件也可以用于驱动很多常见的无源负载，例如 LED、电阻元件、继电器等。以下应用示例将重点说
明如何在需要H 桥驱动器的双向电流控制应用以及需要两个半桥驱动器的双路单向电流控制应用中使用该器件。
8.2 典型应用
8.2.1 主要应用
在此主要应用示例中，此器件被配置为使用 H 桥配置，通过一个外部负载（例如有刷直流电机）来驱动双向电
流。H 桥极性和占空比由一个 PWM 以及从外部控制器传输到 EN/IN1 和 PH/IN2 引脚的 IO 资源来控制。通过将
PMODE 引脚绑定到GND，为PH/EN 控制模式配置此器件。
VCC
Controller
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
DRV8876N
PWM
EN/IN1
PH/IN2
nSLEEP
nFAULT
RSVD1
RSVD2
IMODE
OUT1
PMODE
GND
CPL
I/O
VCC
0.022 …F
0.1 …F
I/O
10 kꢀ
I/O
CPH
Thermal
Pad
VCC
VM
VCP
VM
0.1 …F CBulk
OUT2
PGND
BDC
图8-1. 典型应用原理图
8.2.1.1 设计要求
表8-1. 设计参数
基准
VM
设计参数
示例值
24V
电机和驱动器电源电压
控制器电源电压
输出RMS 电流
开关频率
VCC
3.3V
IRMS
fPWM
TA
0.5A
20kHz
PCB 环境温度
器件最高结温
-20 至85°C
150°C
TJ
RθJA
35°C/W
器件结至环境热阻
Copyright © 2022 Texas Instruments Incorporated
14
Submit Document Feedback
Product Folder Links: DRV8876N
DRV8876N
ZHCSK46A –AUGUST 2019 –REVISED APRIL 2021
www.ti.com.cn
8.2.1.2 详细设计过程
8.2.1.2.1 功率耗散和输出电流能力
此器件的输出电流和功率耗散能力在很大程度上取决于PCB 设计和外部系统状况。本节提供了一些用于计算这些
值的指导信息。
此器件的总功率耗散由三个主要部分组成。这三个组成部分是静态电源电流损耗、功率MOSFET 开关损耗和功率
MOSFET RDS(on)（导通）损耗。虽然其他因素可能会造成额外的功率损耗，但与这三个主要因素相比，其他因素
通常并不重要。
PTOT = PVM + PSW + PRDS
(1)
可以根据标称电源电压(VM) 和IVM 活动模式电流规格来计算PVM。
PVM = VM x IVM
(2)
(3)
PVM = 0.096W = 24V x 4mA
可以根据标称电源电压 (VM)、平均输出电流 (IRMS)、开关频率 (fPWM) 以及器件输出上升 (tRISE) 和下降 (tFALL) 时
间规格来计算PSW。
PSW = PSW_RISE + PSW_FALL
(4)
(5)
(6)
(7)
(8)
(9)
PSW_RISE = 0.5 x VM x IRMS x tRISE x fPWM
PSW_FALL = 0.5 x VM x IRMS x tFALL x fPWM
PSW_RISE = 0.018W = 0.5 x 24V x 0.5A x 150ns x 20kHz
PSW_FALL = 0.018W = 0.5 x 24V x 0.5A x 150ns x 20kHz
PSW = 0.036W = 0.018W + 0.018W
可以根据器件RDS(on) 和平均输出电流(IRMS) 来计算PRDS。
PRDS = IRMS 2 x (RDS(ON)_HS + RDS(ON)_LS
)
(10)
需要注意的是，RDS(ON) 与器件的温度密切相关。可以在“典型特性”曲线中找到一条显示了标称 RDS(on) 和温度
的曲线。假设器件温度为85°C，根据标称温度数据，预计RDS(on) 会增大约1.25 倍。
PRDS = 0.219W = (0.5A)2 x (350mΩx 1.25 + 350mΩx 1.25)
(11)
通过将功率耗散的各个组成部分相加，可以确认预计的功率耗散和器件结温处于设计目标内。
PTOT = PVM + PSW + PRDS
(12)
(13)
PTOT= 0.351W = 0.096W + 0.036W + 0.219W
可以使用 PTOT、器件环境温度 (TA) 和封装热阻 (RθJA) 来计算器件结温。RθJA 的值在很大程度上取决于PCB 设
计以及器件周围的铜散热器。
TJ = (PTOT x RθJA) + TA
(14)
(15)
TJ = 97°C = (0.351W x 35°C/W) + 85°C
应确保器件结温处于指定的工作范围内。也可以通过其他方法根据可用的测量结果来确认器件结温。
可以在节8.2.1.2.2 和节11.1.1 中找到有关电机驱动器电流额定值和功率耗散的其他信息。
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
15
Product Folder Links: DRV8876N
DRV8876N
ZHCSK46A –AUGUST 2019 –REVISED APRIL 2021
www.ti.com.cn
8.2.1.2.2 热性能
数据表指定的结至环境热阻 RθJA 主要用于比较各种驱动器或者估算热性能。不过，实际系统性能可能比此值更
好，也可能更差，具体情况取决于 PCB 层叠、布线、过孔数量以及散热焊盘周围的覆铜区。驱动器驱动特定电流
的时间长度也会影响功耗和热性能。本节介绍了如何设计稳态和瞬态温度条件。
本节中的数据是按如下标准仿真得出的：
• 2 层PCB，标准FR4，1oz（35mm 覆铜厚度）或2oz 覆铜厚度。
• 顶层：DRV887x HTSSOP 封装尺寸和铜平面散热器。顶层覆铜区在仿真中有所不同。
• 底层：接地平面通过DRV887x 散热焊盘下方的过孔进行热连接。底层覆铜区随顶层覆铜区而变化。散热过孔
只存在于散热焊盘的下方（栅格形状，1.2mm 间距）。
• 4 层PCB，标准FR4。外侧平面具有1oz（35mm 覆铜厚度）或2oz 覆铜厚度。
• 顶层：DRV887x HTSSOP 封装尺寸和铜平面散热器。顶层覆铜区在仿真中有所不同。内侧平面的覆铜厚度保
持在1oz。
• 中间层1：GND 平面通过散热过孔与DRV887x 散热焊盘进行热连接。接地平面的面积为74.2mm x
74.2mm。
• 中间层2：电源平面，无热连接。
• 底层：带有小型铜焊盘的信号层，位于DRV887x 下面，通过来自顶部平面和内部GND 平面的过孔拼接进行
热连接。底层散热焊盘的尺寸与封装相当(5mm x 4.4mm)。虽然顶部铜平面的尺寸并不固定，但底部焊盘的尺
寸保持不变。散热过孔只存在于散热焊盘的下方（栅格形状，1.2mm 间距）。
图8-2 展示了HTSSOP 封装的仿真电路板示例。表8-2 展示了每次仿真时使用的不同板尺寸。
Copyright © 2022 Texas Instruments Incorporated
16
Submit Document Feedback
Product Folder Links: DRV8876N
DRV8876N
ZHCSK46A –AUGUST 2019 –REVISED APRIL 2021
www.ti.com.cn
A
Trace 0.22 mm x 34.5 mm
at 0.65-mm pitch
2.46 mm
A
PTH via at 1.2 mm
Drill diameter = 300 ꢀm;
plating = 25 ꢀm
6.0 mm
图8-2. HTSSOP PCB 模型顶层
表8-2. 用于16 引脚PWP 封装的尺寸A
覆铜区(mm2)
尺寸A (mm)
2
4
17.0
22.8
31.0
42.8
8
16
8.2.1.2.2.1 稳态热性能
“稳态”条件假设电机驱动器使用恒定 RMS 电流运行很长一段时间。图 8-3、图 8-4、图 8-5 和图 8-6 展示了
RθJA 和 ΨJB（结至电路板特征参数）的变化，这些变化取决于 HTSSOP 封装的覆铜区、覆铜厚度和 PCB 层
数。覆铜区越大、层数越多、铜平面越厚，RθJA 和ΨJB 就越小，表明PCB 布局的热性能越强。
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
17
Product Folder Links: DRV8876N
DRV8876N
ZHCSK46A –AUGUST 2019 –REVISED APRIL 2021
www.ti.com.cn
50
48
46
44
42
40
38
36
34
32
30
21
20
19
18
17
16
15
14
13
12
4L 1oz
4L 2oz
4L 1oz
4L 2oz
0
2
4
6
8
10
12
14
16
0
2
4
6
8
10
12
14
16
Top layer copper area (cm2)
Top layer copper area (cm2)
4L_R
4L_P
图8-3. HTSSOP、4 层PCB 结至环境热阻与覆铜区之 图8-4. HTSSOP、4 层PCB 结至电路板特征参数与覆
间的关系 铜区之间的关系
160
140
120
100
80
45
40
35
30
25
20
15
10
2L 1oz
2L 2oz
2L 1oz
2L 2oz
60
40
20
0
2
4
6
8
10
12
14
16
0
2
4
6
8
10
12
14
16
Top and bottom layer copper area (cm2)
Top and bottom layer copper area (cm2)
2L_R
2L_P
图8-5. HTSSOP、2 层PCB 结至环境热阻与覆铜区之
间的关系
图8-6. HTSSOP、2 层PCB 结至电路板特征参数与覆
铜区之间的关系
8.2.1.2.2.2 瞬态热性能
电机驱动器可能会遇到不同的瞬态驱动条件，导致在短时间内出现大电流。这些条件可能包括
• 电机在转子尚未全速运转的情况下启动。
• 由于其中一个电机输出发生电源短路或接地短路、器件的过流保护功能时断时续而出现故障。
• 短暂为电机或电磁阀加电，然后断电。
对于这些瞬态情况，驱动持续时间是影响热性能的另一个因素。在瞬态情况中，热阻抗参数ZθJA 表示结至环境热
性能。图 8-7 和图 8-8 展示了 HTSSOP 封装的 1oz 和 2oz 覆铜布局的仿真热阻抗。这些图表表明，短电流脉冲
可实现更佳的热性能。对于较短的驱动时间，器件裸片尺寸和封装决定了热性能。对于更长的驱动脉冲，电路板
的布局对热性能的影响更大。这两个图表都展示了随着驱动脉冲持续时间的增加，层数和覆铜区导致的热阻抗分
裂曲线。可以将长脉冲视为稳态性能。
Copyright © 2022 Texas Instruments Incorporated
18
Submit Document Feedback
Product Folder Links: DRV8876N
DRV8876N
ZHCSK46A –AUGUST 2019 –REVISED APRIL 2021
www.ti.com.cn
100
70
50
40
30
20
10
7
5
4
4 cm^2, 4-layer
8 cm^2, 4-layer
16 cm^2, 4-layer
4 cm^2, 2-layer
8 cm^2, 2-layer
16 cm^2, 2-layer
3
2
1
0.7
0.5
0.001 0.002 0.005 0.01 0.02
0.05 0.1
0.2 0.3 0.50.7 1 2
Pulse duration (s)
3
4 5 67810
20 30 50 70100 200300 500 1000
1oz_
图8-7. 1oz 铜布局的HTSSOP 封装结至环境热阻抗
100
70
50
40
30
20
10
7
5
4
4 cm^2, 4-layer
8 cm^2, 4-layer
16 cm^2, 4-layer
4 cm^2, 2-layer
8 cm^2, 2-layer
16 cm^2, 2-layer
3
2
1
0.7
0.5
0.001 0.002 0.005 0.01 0.02
0.05 0.1
0.2 0.3 0.50.7 1 2
Pulse duration (s)
3
4 5 67810
20 30 50 70100 200300 500 1000
2oz_
图8-8. 2oz 铜布局的HTSSOP 封装结至环境热阻抗
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
19
Product Folder Links: DRV8876N
DRV8876N
ZHCSK46A –AUGUST 2019 –REVISED APRIL 2021
www.ti.com.cn
8.2.1.3 应用曲线
通道1 = VM
通道2 = nFAULT
通道3 = nSLEEP
通道1 = VM
通道2 = nFAULT
通道3 = nSLEEP
通道4 = IOUT
通道4 = IOUT
图8-9. 通过电源电压(VM) 斜升实现器件上电
图8-10. 通过nSLEEP 引脚实现器件上电
A.
通道1 = OUT1
通道4 = IOUT
通道2 = OUT2
通道3 = EN/IN1
图8-11. 驱动器PWM 运行(PH/EN)
8.2.2 备选应用
在此备选应用示例中，此器件被配置为使用双半桥配置，通过两个外部负载（例如两个有刷直流电机）来驱动单
向电流。每个半桥的占空比由一个从外部控制器传输到 EN/IN1 和 PH/IN2 引脚的 PWM 资源来控制。通过让
PMODE 引脚浮动，为独立半桥控制模式配置此器件。
Copyright © 2022 Texas Instruments Incorporated
20
Submit Document Feedback
Product Folder Links: DRV8876N
DRV8876N
ZHCSK46A –AUGUST 2019 –REVISED APRIL 2021
www.ti.com.cn
VCC
Controller
1
2
3
4
5
6
7
8
16
DRV8876N
PWM
EN/IN1
PH/IN2
nSLEEP
nFAULT
RSVD1
RSVD2
IMODE
OUT1
PMODE
GND
CPL
X
15
I/O
I/O
I/O
VCC
14
13
12
11
10
9
0.022 …F
0.1 …F
10 kꢀ
CPH
Thermal
Pad
VCC
VM
VCP
VM
0.1 …F CBulk
OUT2
PGND
VM
VM
BDC
BDC
图8-12. 典型应用原理图
8.2.2.1 设计要求
表8-3. 设计参数
基准
VM
设计参数
示例值
24V
电机和驱动器电源电压
控制器电源电压
输出1 RMS 电流
输出1 峰值电流
输出2 RMS 电流
输出2 峰值电流
开关频率
VCC
3.3V
IRMS1
IPEAK1
IRMS2
IPEAK2
fPWM
TA
0.5A
1A
0.25A
0.5A
20kHz
-20 至85°C
150°C
35°C/W
PCB 环境温度
TJ
器件最高结温
RθJA
器件结至环境热阻
8.2.2.2 详细设计过程
请参阅“主要应用”（节 8.2.1.2）一节，以查看详细的设计过程示例。大多数设计概念都适用于此备选应用示
例。
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
21
Product Folder Links: DRV8876N
DRV8876N
ZHCSK46A –AUGUST 2019 –REVISED APRIL 2021
www.ti.com.cn
8.2.2.3 应用曲线
A.
A.
通道1 = OUT1
通道4 = PH/IN2
通道2 = OUT2
通道3 = EN/IN1
通道1 = OUT1
通道4 = PH/IN2
通道2 = OUT2
通道3 = EN/IN1
图8-13. 独立半桥PWM 运行
图8-14. 独立半桥PWM 运行
Copyright © 2022 Texas Instruments Incorporated
22
Submit Document Feedback
Product Folder Links: DRV8876N
DRV8876N
ZHCSK46A –AUGUST 2019 –REVISED APRIL 2021
www.ti.com.cn
9 电源相关建议
9.1 大容量电容
配备合适的局部大容量电容是电动机驱动系统设计中的一项重要因素。使用更多的大容量电容通常是有益的，但
缺点在于这会增加成本和物理尺寸。
所需的局部大容量电容的电容量取决于多种因素，包括：
• 电机或负载所需的最高电流
• 电源的电容和拉电流能力
• 电源和电机系统之间的寄生电感量
• 可接受的系统电压纹波
• 电机制动方法（如果适用）
电源与电机驱动系统之间的电感限制了电流随着电源而变化的速率。如果局部大容量电容太小，系统将对过大的
电流需求作出响应，或随电压的变化将其从电机中排除。当使用足够大的大容量电容时，电机电压保持稳定，并
且可以快速提供大电流。
数据表通常会给出建议的最小值，但需要进行系统级测试来确定大小适中的大容量电容。
Parasitic Wire
Inductance
Motor Drive System
Power Supply
VBB
+
Motor
Driver
+
œ
GND
Local
Bulk Capacitor
IC Bypass
Capacitor
图9-1. 系统电源寄生效应示例
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
23
Product Folder Links: DRV8876N
DRV8876N
ZHCSK46A –AUGUST 2019 –REVISED APRIL 2021
www.ti.com.cn
10 布局
10.1 布局指南
DRV887x 系列器件是能够驱动高电流的集成式功率 MOSFET 器件，因此应特别注意布局设计和外部元件的放
置。下面提供了一些设计和布局指南。
• 对于VM 至GND 旁路电容器、VCP 至VM 电荷泵储能电容器和电荷泵飞跨电容器，应使用低ESR 陶瓷电容
器。建议使用X5R 和X7R 类型的电容器。
• VM 电源和VCP、CPH、CPL 电荷泵电容器应尽可能靠近器件放置，以最大限度地减小回路电感。
• VM 电源大容量电容器可以是陶瓷电容器或电解电容器，但也应尽可能靠近器件放置，以最大限度地减小回路
电感。
• VM、OUT1、OUT2 和PGND 承载着从电源传输到输出、然后重新传回到接地端的高电流。对于这些迹线，
应使用厚金属布线（如果可行）。
• PGND 和GND 应同时直接连接到PCB 接地平面上。不能将它们用于相互隔离用途。
• 应通过热通路将器件散热焊盘连接到PCB 顶层接地平面和内部接地平面（如果可用）上，以获得最强的PCB
散热能力。
• “封装图”一节中提供了建议用于热通路的焊盘图案。
• 应尽可能扩大连接到散热焊盘的铜平面面积，以确保获得最佳散热效果。
10.2 布局示例
10.2.1 HTSSOP 布局示例
EN/IN1
PH/IN2
nSLEEP
nFAULT
RSVD1
RSVD2
IMODE
OUT1
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
PMODE
GND
CPL
0.022 …F
0.1 …F
CPH
Thermal
Pad
VCP
VCC
VM
VM
CBULK
0.1 …F
OUT2
PGND
MOT+
MOT-
图10-1. HTSSOP (PWP) 示例布局
Copyright © 2022 Texas Instruments Incorporated
24
Submit Document Feedback
Product Folder Links: DRV8876N
DRV8876N
ZHCSK46A –AUGUST 2019 –REVISED APRIL 2021
www.ti.com.cn
11 器件和文档支持
11.1 文档支持
11.1.1 相关文档
请参阅如下相关文档：
• 德州仪器(TI)，《计算电机驱动器的功耗》应用报告
• 德州仪器(TI)，《电流再循环和衰减模式》应用报告
• 德州仪器(TI)，《PowerPAD™ 速成》应用报告
• 德州仪器(TI)，《PowerPAD™ 热增强型封装》应用报告
• 德州仪器(TI)，《了解电机驱动器电流额定值》应用报告
• 德州仪器(TI)，电机驱动器电路板布局最佳实践应用报告
• 德州仪器(TI)，电机驱动器布局指南应用报告
11.2 接收文档更新通知
若要接收文档更新通知，请浏览ti.com.cn 上的器件产品文件夹。单击右上角的通知我进行注册，即可每周接收产
品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。
11.3 社区资源
11.4 商标
所有商标均为其各自所有者的财产。
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
25
Product Folder Links: DRV8876N
DRV8876N
ZHCSK46A –AUGUST 2019 –REVISED APRIL 2021
www.ti.com.cn
12 机械、封装和可订购信息
以下页面包含机械、封装和可订购信息。这些信息是指定器件的最新可用数据。数据如有变更，恕不另行通知，
且不会对此文档进行修订。如需获取此数据表的浏览器版本，请查阅左侧的导航栏。
Copyright © 2022 Texas Instruments Incorporated
26
Submit Document Feedback
Product Folder Links: DRV8876N
PACKAGE OPTION ADDENDUM
www.ti.com
10-Jun-2022
PACKAGING INFORMATION
Orderable Device
Status Package Type Package Pins Package
Eco Plan
Lead finish/
Ball material
MSL Peak Temp
Op Temp (°C)
Device Marking
Samples
Drawing
Qty
(1)
(2)
(3)
(4/5)
(6)
DRV8876NPWPR
DRV8876NPWPT
ACTIVE
ACTIVE
HTSSOP
HTSSOP
PWP
PWP
16
16
3000 RoHS & Green
250 RoHS & Green
NIPDAU
Level-3-260C-168 HR
Level-3-260C-168 HR
-40 to 125
-40 to 125
8876N
8876N
Samples
Samples
NIPDAU
(1) The marketing status values are defined as follows:
ACTIVE: Product device recommended for new designs.
LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.
NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.
PREVIEW: Device has been announced but is not in production. Samples may or may not be available.
OBSOLETE: TI has discontinued the production of the device.
(2) RoHS: TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance
do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may
reference these types of products as "Pb-Free".
RoHS Exempt: TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.
Green: TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based
flame retardants must also meet the <=1000ppm threshold requirement.
(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.
(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.
(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuation
of the previous line and the two combined represent the entire Device Marking for that device.
(6)
Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two
lines if the finish value exceeds the maximum column width.
Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information
provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and
continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals.
TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.
In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.
Addendum-Page 1
PACKAGE OPTION ADDENDUM
www.ti.com
10-Jun-2022
Addendum-Page 2
PACKAGE OUTLINE
PWP0016C
PowerPADTM TSSOP - 1.2 mm max height
S
C
A
L
E
2
.
5
0
0
SMALL OUTLINE PACKAGE
6.6
6.2
C
TYP
A
PIN 1 INDEX
AREA
0.1 C
SEATING
PLANE
14X 0.65
16
1
2X
5.1
4.9
4.55
NOTE 3
8
9
0.30
16X
4.5
4.3
B
0.19
0.1
C A B
SEE DETAIL A
(0.15) TYP
2X 0.95 MAX
NOTE 5
4X (0.3)
8
9
2X 0.23 MAX
NOTE 5
2.31
1.75
17
0.25
GAGE PLANE
1.2 MAX
0.15
0.05
0.75
0.50
0 -8
16
1
A
20
DETAIL A
TYPICAL
THERMAL
PAD
2.46
1.75
4224559/B 01/2019
PowerPAD is a trademark of Texas Instruments.
NOTES:
1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing
per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not
exceed 0.15 mm per side.
4. Reference JEDEC registration MO-153.
5. Features may differ or may not be present.
www.ti.com
EXAMPLE BOARD LAYOUT
PWP0016C
PowerPADTM TSSOP - 1.2 mm max height
SMALL OUTLINE PACKAGE
(3.4)
NOTE 9
(2.46)
16X (1.5)
METAL COVERED
BY SOLDER MASK
SYMM
1
16X (0.45)
16
(1.2) TYP
(2.31)
(R0.05) TYP
SYMM
17
(5)
NOTE 9
(0.6)
14X (0.65)
(
0.2) TYP
VIA
9
8
SOLDER MASK
DEFINED PAD
(1) TYP
SEE DETAILS
(5.8)
LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 10X
SOLDER MASK
OPENING
METAL UNDER
SOLDER MASK
SOLDER MASK
OPENING
METAL
EXPOSED METAL
EXPOSED METAL
0.05 MAX
ALL AROUND
0.05 MIN
ALL AROUND
NON-SOLDER MASK
DEFINED
SOLDER MASK
DEFINED
15.000
SOLDER MASK DETAILS
4224559/B 01/2019
NOTES: (continued)
6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
8. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature
numbers SLMA002 (www.ti.com/lit/slma002) and SLMA004 (www.ti.com/lit/slma004).
9. Size of metal pad may vary due to creepage requirement.
10. Vias are optional depending on application, refer to device data sheet. It is recommended that vias under paste be filled, plugged
or tented.
www.ti.com
EXAMPLE STENCIL DESIGN
PWP0016C
PowerPADTM TSSOP - 1.2 mm max height
SMALL OUTLINE PACKAGE
(2.46)
BASED ON
0.125 THICK
STENCIL
16X (1.5)
METAL COVERED
BY SOLDER MASK
1
16
16X (0.45)
(R0.05) TYP
SYMM
(2.31)
17
BASED ON
0.125 THICK
STENCIL
14X (0.65)
9
8
SYMM
(5.8)
SEE TABLE FOR
DIFFERENT OPENINGS
FOR OTHER STENCIL
THICKNESSES
SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 10X
STENCIL
THICKNESS
SOLDER STENCIL
OPENING
0.1
2.75 X 2.58
2.46 X 2.31 (SHOWN)
2.25 X 2.11
0.125
0.15
0.175
2.08 X 1.95
4224559/B 01/2019
NOTES: (continued)
11. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate
design recommendations.
12. Board assembly site may have different recommendations for stencil design.
www.ti.com
重要声明和免责声明
TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，
不保证没有瑕疵且不做出任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担
保。
这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验
证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。
这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的应用。严禁对这些资源进行其他复制或展示。
您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成
本、损失和债务，TI 对此概不负责。
TI 提供的产品受 TI 的销售条款或 ti.com 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改
TI 针对 TI 产品发布的适用的担保或担保免责声明。
TI 反对并拒绝您可能提出的任何其他或不同的条款。IMPORTANT NOTICE
邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2023，德州仪器 (TI) 公司
相关型号：
©2020 ICPDF网 联系我们和版权申明