OPA2191 [TI]
36V、低功耗、e-trim™ CMOS 精密运算放大器;
| 型号： | OPA2191 |
| 厂家： | 
TEXAS INSTRUMENTS |
| 描述： | 36V、低功耗、e-trim™ CMOS 精密运算放大器 放大器 运算放大器 |
| 文件： | 总61页 (文件大小：4928K) |
| 中文： | 中文翻译 | 下载： | 下载PDF数据表文档文件 |
OPA191, OPA2191, OPA4191
ZHCSEE4D –DECEMBER 2015 –REVISED AUGUST 2021
OPAx191 36V 低功耗、CMOS、轨到轨输入/输出、
低失调电压、低输入偏置电流精密运算放大器
1 特性
3 说明
• 低失调电压：±5µV
OPAx191 系列（OPA191、OPA2191 和 OPA4191）
• 低失调电压漂移：±0.1µV/°C
• 低噪声：1kHz 时为15nV/√Hz
• 高共模抑制：140 dB
是新一代36V e-trim™ 运算放大器。
这些器件具有卓越的直流精度和交流性能，包括轨到轨
输入/输出、低偏移电压（典型值：±5μV）、低偏移
漂移（典型值：±0.2µV/°C）和2MHz 带宽。
• 低偏置电流：±5pA
• 轨至轨输入和输出
• 宽带宽：2.5MHz GBW
• 高压摆率：5 V/µs
• 低静态电流：每个放大器140µA
• 宽电源电压：±2.25V 至±18V，4.5V 至36V
• EMI/RFI 滤波输入
• 电源轨的差分输入电压范围
• 高容性负载驱动能力：1nF
• 行业标准封装：
OPAx191 具有独特功能，例如电源轨的差分输入电压
范围、高输出电流 (±65mA)、高达 1nF 的高容性负载
驱动以及高压摆率 (5V/µs)，是一款稳定可靠的高性能
运算放大器，适用于各种高电压工业应用。
OPAx191 系列运算放大器采用标准封装，在 -40°C 至
+125°C 的额定温度范围内工作。
器件信息
封装(1)
封装尺寸（标称值）
4.90mm × 3.90mm
2.90mm × 1.60mm
3.00mm × 3.00mm
4.90mm × 3.90mm
3.00mm × 3.00mm
8.65mm x 3.90mm
5.00mm x 4.40mm
4.00mm x 4.00mm
器件型号
– SOIC-8、SOT-5 和VSSOP-8 单体封装
– SOIC-8 和VSSOP-8 双列封装
– SOIC-14、TSSOP-14 和WQFN-16 四列封装
SOIC (8)
OPA191
SOT (5)
VSSOP (8)
SOIC (8)
2 应用
OPA2191
OPA4191
• 模拟输入模块
• 混合模块（AI、AO、DI、DO）
• 数据采集(DAQ)
• 源测量单元(SMU)
• 压力变送器
• 列车控制和管理系统
VSSOP (8)
SOIC (14)
TSSOP (14)
WQFN (16)
(1) 如需了解所有可用封装，请参阅数据表末尾的封装选项附录。
• 实验室和现场仪表
Analog Inputs
REF3140
RC Filter
RC Filter
OPA625
Reference Driver
Bridge Sensor
Gain
Gain
OPA191
+
4:2
HV MUX
Thermocouple
REF
VIN
+
OPA191
P
Gain
OPA191
+
Antialiasing
Filter
ADS8864
VIN
Current Sensing
M
High-Voltage Multiplexed Input
High-Voltage Level Translation
VCM
Optical Sensor
OPA191 应用于高压多路复用数据采集系统
本文档旨在为方便起见，提供有关TI 产品中文版本的信息，以确认产品的概要。有关适用的官方英文版本的最新信息，请访问
www.ti.com，其内容始终优先。TI 不保证翻译的准确性和有效性。在实际设计之前，请务必参考最新版本的英文版本。
English Data Sheet: SBOS701
OPA191, OPA2191, OPA4191
ZHCSEE4D –DECEMBER 2015 –REVISED AUGUST 2021
www.ti.com.cn
内容
1 特性................................................................................... 1
2 应用................................................................................... 1
3 说明................................................................................... 1
4 修订历史记录.....................................................................2
5 引脚配置和功能................................................................. 3
6 规格................................................................................... 6
6.1 绝对最大额定值...........................................................6
6.2 ESD 额定值.................................................................6
6.3 建议运行条件.............................................................. 6
6.4 热性能信息：OPA191.................................................7
6.5 热性能信息：OPA2191...............................................7
6.6 热性能信息：OPA4191...............................................7
6.7 电气特性：VS = ±4V 至±18V（VS = 8V 至36V）..... 8
6.8 电气特性：VS = ±2.25V 至±4V（VS = 4.5V 至
8V）............................................................................ 10
6.9 典型特性....................................................................12
7 参数测量信息...................................................................21
7.1 输入偏移电压漂移..................................................... 21
8 详细说明.......................................................................... 23
8.1 概述...........................................................................23
8.2 功能方框图................................................................23
8.3 特性说明....................................................................24
8.4 器件功能模式............................................................ 31
9 应用和实现.......................................................................32
9.1 应用信息....................................................................32
9.2 典型应用....................................................................32
10 电源相关建议.................................................................36
11 布局................................................................................36
11.1 布局指南..................................................................36
11.2 布局示例..................................................................37
12 器件和文档支持............................................................. 38
12.1 器件支持..................................................................38
12.2 文档支持..................................................................38
12.3 接收文档更新通知................................................... 38
12.4 支持资源..................................................................38
12.5 商标.........................................................................39
12.6 Electrostatic Discharge Caution..............................39
12.7 术语表..................................................................... 39
13 机械、封装和可订购信息...............................................39
4 修订历史记录
注：以前版本的页码可能与当前版本的页码不同
Changes from Revision C (October 2019) to Revision D (August 2021)
Page
• 将OPA4191 PW (TSSOP-14) 封装从预发布更改为量产数据（正在供货）.......................................................1
Changes from Revision B (July 2019) to Revision C (October 2019)
Page
• 将OPA4191 RUM 封装从预发布更改为量产数据（正在供货）......................................................................... 1
Changes from Revision A (April 2016) to Revision B (July 2019)
Page
• 向数据表添加了16 引脚RUM (WQFN) 封装预告信息（预发布）和相关内容................................................... 1
• 将图32 中的条件从G = –1 更改为G = 1....................................................................................................... 12
• 将图33 中的条件从G = 1 更改为G = –1....................................................................................................... 12
Changes from Revision * (December 2015) to Revision A (April 2016)
Page
• 将DBV 和DGK 封装从产品预发布更改为量产数据........................................................................................... 1
• 将图23 中的噪声从0.1Hz 更改为10Hz...........................................................................................................12
• 向容性负载和稳定性部分中添加了容性负载驱动相关的文本............................................................................ 27
• 添加了图56...................................................................................................................................................... 27
Copyright © 2022 Texas Instruments Incorporated
2
Submit Document Feedback
Product Folder Links: OPA191 OPA2191 OPA4191
OPA191, OPA2191, OPA4191
ZHCSEE4D –DECEMBER 2015 –REVISED AUGUST 2021
www.ti.com.cn
5 引脚配置和功能
NC
œIN
+IN
Vœ
1
2
3
4
8
7
6
5
NC
V+
OUT
Vœ
1
2
3
5
V+
œ
OUT
NC
+
+IN
4
œIN
Not to scale
Not to scale
图5-1. OPA191 DBV（5 引脚SOT）封装，
顶视图
图5-2. OPA191 D（8 引脚SOIC）和
DGK（8 引脚VSSOP）封装，顶视图
引脚功能：OPA191
引脚
OPA191
I/O
说明
名称
D (SOIC)、
DGK (VSSOP)
DBV (SOT)
+IN
–IN
NC
3
2
3
4
I
I
同相输入
反相输入
1、5、8
未进行内部电路连接（可以悬空）
输出
—
1
—
OUT
V+
6
7
4
O
5
正（最高）电源
—
—
2
V–
负（最低）电源
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
3
Product Folder Links: OPA191 OPA2191 OPA4191
OPA191, OPA2191, OPA4191
ZHCSEE4D –DECEMBER 2015 –REVISED AUGUST 2021
www.ti.com.cn
OUT A
œIN A
+IN A
Vœ
1
2
3
4
8
7
6
5
V+
OUT B
œIN B
+IN B
Not to scale
图5-3. OPA2191 D（8 引脚SOIC）和
DGK（8 引脚VSSOP）封装，顶视图
OUT A
œIN A
+IN A
V+
1
2
3
4
5
6
7
14
13
12
11
10
9
OUT D
œIN D
+IN D
Vœ
-IN A
+IN A
V+
1
2
3
4
12
11
10
9
-IN D
+IN D
Vœ
Thermal
Pad
+IN B
œIN B
OUT B
+IN C
œIN C
OUT C
+IN B
+IN C
8
Not to scale
图5-4. OPA4191 D（14 引脚SOIC）和
PW（14 引脚TSSOP）封装，顶视图
Not to scale
图5-5. OPA4191 RUM（16 引脚WQFN，带有外露散
热焊盘）封装，顶视图
引脚功能：OPA2191 和OPA4191
引脚
OPA2191
OPA4191
I/O
说明
名称
D (SOIC)、
DGK (VSSOP) PW (TSSOP)
D (SOIC)、
RUM (QFN)
+IN A
+IN B
+IN C
+IN D
–IN A
–IN B
–IN C
–IN D
OUT A
OUT B
OUT C
OUT D
V+
3
5
3
5
2
4
I
I
同相输入，通道A
同相输入，通道B
同相输入，通道C
同相输入，通道D
反相输入，通道A
反相输入，通道B
反相输入，通道C
反相输入，通道D
输出，通道A
10
12
2
9
I
—
—
2
11
1
I
I
6
6
5
I
9
8
I
—
—
1
13
1
12
15
6
I
O
O
O
O
—
7
7
输出，通道B
8
7
输出，通道C
—
—
8
14
4
14
3
输出，通道D
正（最高）电源
Copyright © 2022 Texas Instruments Incorporated
4
Submit Document Feedback
Product Folder Links: OPA191 OPA2191 OPA4191
OPA191, OPA2191, OPA4191
ZHCSEE4D –DECEMBER 2015 –REVISED AUGUST 2021
www.ti.com.cn
引脚功能：OPA2191 和OPA4191 (continued)
引脚
OPA2191
OPA4191
I/O
说明
名称
D (SOIC)、
DGK (VSSOP) PW (TSSOP)
D (SOIC)、
RUM (QFN)
4
11
10
V–
负（最低）电源
—
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
5
Product Folder Links: OPA191 OPA2191 OPA4191
OPA191, OPA2191, OPA4191
ZHCSEE4D –DECEMBER 2015 –REVISED AUGUST 2021
www.ti.com.cn
6 规格
6.1 绝对最大额定值
在自然通风条件下的工作温度范围内测得（除非另有说明）(1)
最小值
最大值
单位
±20
V
电源电压，VS = (V+) –(V–)
（+40，单电源）
(V+) + 0.5
(V–) –0.5
共模
差分
V
电压
信号输入引脚
输出短路(2)
温度
(V+) –(V–) + 0.2
±10
mA
电流
持续
持续
150
150
150
持续
-40
工作温度
结温
°C
-65
贮存温度，Tstg
(1) 应力超出绝对最大额定值下所列的值可能会对器件造成永久损坏。这些列出的值仅仅是应力额定值，这并不表示器件在这些条件下以及
在建议运行条件以外的任何其他条件下能够正常运行。长时间在最大绝对额定条件下运行会影响器件可靠性。
(2) 接地短路，每个封装对应一个放大器。
6.2 ESD 额定值
值
单位
人体放电模型(HBM)，符合ANSI/ESDA/JEDEC JS-001 标准(1)
充电器件模型(CDM)，符合JEDEC 规范JESD22-C101(2)
充电器件模型(CDM)，符合JEDEC 规范JESD22-C101(2)，仅限OPA4191IPW 封
装
±3000
±1000
±500
V(ESD)
V
静电放电
(1) JEDEC 文件JEP155 指出：500V HBM 可实现在标准ESD 控制流程下安全生产。
(2) JEDEC 文件JEP157 指出：250V CDM 可实现在标准ESD 控制流程下安全生产。
6.3 建议运行条件
在自然通风条件下的工作温度范围内测得（除非另有说明）
最小值
4.5 (±2.25)
-40
标称值
最大值
单位
V
36 (±18)
125
电源电压，VS = (V+) –(V–)
°C
额定温度范围
Copyright © 2022 Texas Instruments Incorporated
6
Submit Document Feedback
Product Folder Links: OPA191 OPA2191 OPA4191
OPA191, OPA2191, OPA4191
ZHCSEE4D –DECEMBER 2015 –REVISED AUGUST 2021
www.ti.com.cn
6.4 热性能信息：OPA191
OPA191
热指标(1)
D (SOIC)
DGK (VSSOP)
8 引脚
DBV (SOT)
5 引脚
158.8
60.7
单位
RθJA
115.8
60.1
56.4
12.8
55.9
180.4
67.9
°C/W
°C/W
°C/W
°C/W
°C/W
°C/W
结至环境热阻
RθJC(top)
RθJB
结至外壳（顶部）热阻
结至电路板热阻
102.1
10.4
44.8
1.6
ψJT
结至顶部特征参数
结至电路板特征参数
结至外壳（底部）热阻
100.3
4.2
ψJB
RθJC(bot)
不适用
不适用
不适用
(1) 有关新旧热指标的更多信息，请参阅半导体和IC 封装热指标应用报告，SPRA953。
6.5 热性能信息：OPA2191
OPA2191
热指标(1)
D (SOIC)
DGK (VSSOP)
单位
8 引脚
RθJA
107.9
53.9
48.9
6.6
158
48.6
78.7
3.9
°C/W
°C/W
°C/W
°C/W
°C/W
°C/W
结至环境热阻
RθJC(top)
RθJB
结至外壳（顶部）热阻
结至电路板热阻
ψJT
结至顶部特征参数
48.3
77.3
ψJB
结至电路板特征参数
结至外壳（底部）热阻
RθJC(bot)
不适用
不适用
(1) 有关新旧热指标的更多信息，请参阅半导体和IC 封装热指标应用报告，SPRA953。
6.6 热性能信息：OPA4191
OPA4191
热指标(1)
D (SOIC)
PW (TSSOP)
RUM (QFN)
单位
14 个引脚
16 个引脚
33.0
25.1
11.6
RθJA
86.4
46.3
41.0
11.3
40.7
108.1
26.3
54.4
1.4
°C/W
°C/W
°C/W
°C/W
°C/W
°C/W
结至环境热阻
RθJC(top)
RθJB
结至外壳（顶部）热阻
结至电路板热阻
0.2
ψJT
结至顶部特征参数
53.3
11.5
ψJB
结至电路板特征参数
结至外壳（底部）热阻
RθJC(bot)
2.6
不适用
不适用
(1) 有关新旧热指标的更多信息，请参阅半导体和IC 封装热指标应用报告，SPRA953。
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
7
Product Folder Links: OPA191 OPA2191 OPA4191
OPA191, OPA2191, OPA4191
ZHCSEE4D –DECEMBER 2015 –REVISED AUGUST 2021
www.ti.com.cn
6.7 电气特性：VS = ±4V 至±18V（VS = 8V 至36V）
在TA = +25°C，VCM = VOUT = VS/2，RL = 10kΩ且连接至VS/2 的条件下测得（除非另有说明）
参数
测试条件
最小值
典型值
最大值
单位
失调电压
±5
±8
±25
±75
VS = ±18V
TA = 0°C 至85°C
±10
±125
TA = -40°C 至+125°C
(V+) –3.0 V < VCM < (V+) –1.5 V
请参阅典型特性
±10
±25
±50
±150
±250
±50
VOS
µV
输入失调电压
VS = ±18V，
VCM = (V+) –1.5V
TA = 0°C 至85°C
±50
±5
TA = -40°C 至+125°C
OPA4191（RUM、PW），VS
±18V
VCM = (V+) –1.5V
=
±10
±475
±740
±0.8
±1.2
±0.9
±1.3
TA = 0°C 至85°C
±20
TA = -40°C 至+125°C
TA = 0°C 至85°C
±0.1
±0.15
±0.1
±0.15
±0.5
±0.3
VS = ±18V，仅限D 和PW 封装
TA = –40°C 至+125°C
TA = 0°C 至85°C
dVOS/dT
PSRR
µV/°C
µV/V
输入失调电压漂移
电源抑制比
VS = ±18V，仅限RUM、DGK 和
DBV 封装
TA = -40°C 至+125°C
TA = –40°C 至+125°C
VS = ±18V，VCM = (V+) –1.5V
TA = -40°C 至+125°C
±1.0
输入偏置电流
±5
±2
±20
±9
pA
nA
pA
nA
IB
输入偏置电流
输入失调电流
TA=-40°C 至+125°C
TA=-40°C 至+125°C
±20
±2
IOS
噪声
(V-)-0.1V<VCM<(V+)-3V
1.4
7
f = 0.1Hz 至10Hz
f = 0.1Hz 至10Hz
f = 100Hz
En
µVPP
输入电压噪声
(V+) –1.5V < VCM < (V+) + 0.1V
18
15
53
24
1.5
(V-)-0.1V<VCM<(V+)-3V
f = 1kHz
en
nV/√Hz
输入电压噪声密度
f = 100Hz
(V+) –1.5V < VCM < (V+) + 0.1V
f = 1kHz
in
f = 1kHz
fA/√Hz
输入电流噪声密度
共模电压范围
输入电压
(V–) –
VCM
(V+)+0.1
V
0.1
VS = ±18V，
(V–) –0.1V < VCM < (V+) –3V
120
140
126
VS = ±18V，
(V–) < VCM < (V+) –3V
114
TA = -40°C 至+125°C
TA = -40°C 至+125°C
CMRR
dB
共模抑制比
96
86
120
100
VS = ±18V，
(V+) –1.5V < VCM < (V+)
(V+) –3V < VCM < (V+) –1.5V
请参阅典型特性
输入阻抗
ZID
100 || 1.6
1 || 6.4
MΩ|| pF
差分
共模
1013Ω||
pF
ZIC
Copyright © 2022 Texas Instruments Incorporated
8
Submit Document Feedback
Product Folder Links: OPA191 OPA2191 OPA4191
OPA191, OPA2191, OPA4191
ZHCSEE4D –DECEMBER 2015 –REVISED AUGUST 2021
www.ti.com.cn
6.7 电气特性：VS = ±4V 至±18V（VS = 8V 至36V） (continued)
在TA = +25°C，VCM = VOUT = VS/2，RL = 10kΩ且连接至VS/2 的条件下测得（除非另有说明）
参数
测试条件
最小值
典型值
最大值
单位
开环增益
VS = ±18V，
(V–) + 0.6V < VO < (V+) –0.6V，
RL = 2kΩ
124
124
114
114
126
120
134
134
126
126
140
134
VS = ±18V，
(V–) + 0.8V < VO < (V+) –0.8V，
RL = 2kΩ，RUM 封装
VS = ±18V，
(V–) + 0.6V < VO < (V+) –0.6V，
RL = 2kΩ
TA = -40°C 至+125°C
TA = -40°C 至+125°C
AOL
dB
开环电压增益
VS = ±18V，
(V–) + 0.8V < VO < (V+) –0.8V，
RL = 2kΩ，RUM 封装
VS = ±18V，
(V–) + 0.3V < VO < (V+) –0.3V，
RL = 10kΩ
VS = ±18V，
(V–) + 0.3V < VO < (V+) –0.3V，
RL = 10kΩ
TA = -40°C 至+125°C
频率响应
GBW
2.5
7.5
MHz
V/µs
单位带宽增益积
压摆率
下降
SR
VS = ±18V，G = 1，10V 阶跃
达0.01%，CL = 20pF
5.5
上升
0.7
VS = ±18V，G = 1，2V 阶跃
VS = ±18V，G = 1，5V 阶跃
VS = ±18V，G = 1，2V 阶跃
VS = ±18V，G = 1，5V 阶跃
从过载到负电源轨
1
ts
µs
µs
建立时间
1.8
达0.001%，CL = 20pF
3.7
0.4
tOR
VIN × G = VS
过载恢复时间
1
从过载到正电源轨
THD+N
G = 1，f = 1kHz，VO = 3.5VRMS
OPA2191 和OPA4191，在直流下
OPA2191 和OPA4191，f = 100kHz
0.0012%
150
130
总谐波失真+ 噪声
dB
dB
串扰
输出
5
50
15
110
500
15
无负载
RL = 10kΩ
RL = 2kΩ
无负载
正电源轨
200
5
自电源轨的电压输出摆
幅
VO
mV
50
110
500
RL = 10kΩ
RL = 2kΩ
负电源轨
200
±65
ISC
CL
ZO
VS = ±18V
mA
短路电流
容性负载驱动
开环输出阻抗
请参阅典型特性
700
f = 1MHz，IO = 0A，请参阅“典型特性”
Ω
电源
140
200
250
IQ
IO = 0A
µA
每个放大器的静态电流
TA = –40°C 至+125°C
温度
180
30
°C
过热保护
热迟滞
℃
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
9
Product Folder Links: OPA191 OPA2191 OPA4191
OPA191, OPA2191, OPA4191
ZHCSEE4D –DECEMBER 2015 –REVISED AUGUST 2021
www.ti.com.cn
6.8 电气特性：VS = ±2.25V 至±4V（VS = 4.5V 至8V）
在TA = 25°C，VCM = VOUT = VS/2，RL = 10kΩ且连接至VS/2 的条件下测得（除非另有说明）
参数
测试条件
最小值
典型值
最大值
单位
失调电压
±5
±8
±25
±75
VS = ±2.25V，
VCM = (V+) –3V
TA = 0°C 至85°C
±10
±125
TA = -40°C 至+125°C
(V+) –3.0 V < VCM < (V+) –1.5 V
请参阅典型特性
±10
±25
±50
±150
±250
±50
VOS
µV
输入失调电压
VS = ±3V，
VCM = (V+) –1.5V
TA = 0°C 至85°C
±50
±10
TA = -40°C 至+125°C
OPA4191（RUM、PW），VS
±3V，
VCM = (V+) –1.5V
=
±90
±475
±740
±0.8
±1.2
±0.9
±1.3
TA = –40°C 至+85°C
TA = –40°C 至+125°C
TA = 0°C 至85°C
±150
±0.1
±0.15
±0.1
±0.15
±0.5
±1
µV/°C
µV/°C
VS = ±2.25V，VCM = (V+) –3V，
仅限D 和PW 封装
TA = –40°C 至+125°C
TA = 0°C 至85°C
dVOS/dT
PSRR
输入失调电压漂移
电源抑制比
VS = ±2.25V，VCM = (V+) –3V，
仅限RUM、DGK 和DBV 封装
µV/°C
µV/V
TA = -40°C 至+125°C
VS = ±2.25V，VCM = (V+) –1.5V TA = –40°C 至+125°C
TA = –40°C 至+125°C，VCM = VS / 2 –0.75V
输入偏置电流
±5
±2
±20
±9
pA
nA
pA
nA
IB
输入偏置电流
输入失调电流
TA=-40°C 至+125°C
TA=-40°C 至+125°C
±20
±2
IOS
噪声
(V-)-0.1V<VCM<(V+)-3V
1.4
7
f = 0.1Hz 至10Hz
f = 0.1Hz 至10Hz
f = 100Hz
En
µVPP
输入电压噪声
(V+) –1.5V < VCM < (V+) + 0.1V
18
15
53
24
1.5
(V-)-0.1V<VCM<(V+)-3V
f = 1kHz
en
nV/√Hz
输入电压噪声密度
f = 100Hz
(V+) –1.5V < VCM < (V+) + 0.1V
f = 1kHz
in
f = 1kHz
fA/√Hz
输入电流噪声密度
共模电压范围
输入电压
(V–) –
VCM
(V+)+0.1
V
0.1
VS = ±2.25V，
(V–) –0.1V < VCM < (V+) –3V
96
110
104
VS = ±2.25V，
(V–) < VCM < (V+) –3V
90
TA = -40°C 至+125°C
TA = -40°C 至+125°C
CMRR
dB
共模抑制比
96
84
120
100
VS = ±2.25V，
(V+) –1.5V < VCM < (V+)
(V+) –3V < VCM < (V+) –1.5V
请参阅典型特性
输入阻抗
ZID
100 || 1.6
1 || 6.4
MΩ|| pF
差分
共模
1013Ω||
pF
ZIC
Copyright © 2022 Texas Instruments Incorporated
10
Submit Document Feedback
Product Folder Links: OPA191 OPA2191 OPA4191
OPA191, OPA2191, OPA4191
ZHCSEE4D –DECEMBER 2015 –REVISED AUGUST 2021
www.ti.com.cn
6.8 电气特性：VS = ±2.25V 至±4V（VS = 4.5V 至8V） (continued)
在TA = 25°C，VCM = VOUT = VS/2，RL = 10kΩ且连接至VS/2 的条件下测得（除非另有说明）
参数
测试条件
最小值
典型值
最大值
单位
开环增益
VS = ±2.25V，
(V–) + 0.6V < VO < (V+) –0.6V，
RL = 2kΩ
110
100
110
106
120
114
126
120
TA = -40°C 至+125°C
TA = -40°C 至+125°C
AOL
dB
开环电压增益
VS = ±2.25V，
(V–) + 0.3V < VO < (V+) –0.3V，
RL = 10kΩ
频率响应
GBW
2.2
6.5
5.5
0.4
1
MHz
V/µs
单位带宽增益积
压摆率
下降
SR
tOR
VS = ±2.25V，G = 1，1V 阶跃
上升
从过载到负电源轨
从过载到正电源轨
VIN × G = VS
µs
过载恢复时间
串扰
150
130
dB
dB
OPA2191 和OPA4191，在直流下
OPA2191 和OPA4191，f = 100kHz
输出
5
15
60
5
15
110
500
15
无负载
RL = 10kΩ
RL = 2kΩ
无负载
正电源轨
VO
mV
自电源轨的电压输出摆幅
15
60
±30
110
500
RL = 10kΩ
RL = 2kΩ
负电源轨
ISC
CL
ZO
VS = ±2.25V
mA
短路电流
容性负载驱动
开环输出阻抗
请参阅典型特性
700
f = 1MHz，IO = 0A，请参阅“典型特性”
Ω
电源
140
200
250
IQ
IO = 0A
µA
每个放大器的静态电流
TA = –40°C 至+125°C
温度
180
30
°C
过热保护
热迟滞
℃
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
11
Product Folder Links: OPA191 OPA2191 OPA4191
OPA191, OPA2191, OPA4191
ZHCSEE4D –DECEMBER 2015 –REVISED AUGUST 2021
www.ti.com.cn
6.9 典型特性
TA = 25°C，VS = ±18V，VCM = VS/2，RL = 10kΩ且连接至VS/2，且CL = 100pF（除非另有说明）
表6-1. 图形表
说明
失调电压产生分布
图表
图6-1，图6-2，图6-3，图6-4，图6-5，图6-6
图6-7、图6-8，
图6-9、图6-10
图6-11、图6-12
图6-13
失调电压漂移分配
失调电压与温度间的关系
失调电压与共模电压间的关系
失调电压与电源间的关系
开环增益和相位与频率间的关系
闭环增益和相位与频率间的关系
输入偏置电流与共模电压间的关系
输入偏置电流与温度间的关系
输出电压摆幅与输出电流间的关系（最大电源电压）
CMRR 和PSRR 与频率间的关系
CMRR 与温度间的关系
图6-14
图6-15
图6-16
图6-17
图6-18、图6-19
图6-20
图6-21
PSRR 与温度间的关系
图6-22
0.1Hz 至10Hz 噪声
图6-23
图6-24
输入电压噪声频谱密度与频率间的关系
THD+N 比与频率间的关系
THD+N 与输出幅度间的关系
静态电流与电源电压间的关系
静态电流与温度间的关系
开环增益与温度间的关系
开环输出阻抗与频率间的关系
小信号过冲与容性负载间的关系（输出阶跃为100mV）
无相位反转
图6-25
图6-26
图6-27
图6-28
图6-29、图6-30
图6-31
图6-32，图6-33
图6-34
图6-35
过载恢复
小信号阶跃响应(100mV)
大信号阶跃响应
图6-36、图6-37
图6-38, 图6-39
图6-40、图6-41、图6-42、图6-43
图6-44
建立时间
短路电流与温度间的关系
最大输出电压与频率间的关系
传播延迟上升沿
图6-45
图6-46
图6-47
传播延迟下降沿
Copyright © 2022 Texas Instruments Incorporated
12
Submit Document Feedback
Product Folder Links: OPA191 OPA2191 OPA4191
OPA191, OPA2191, OPA4191
ZHCSEE4D –DECEMBER 2015 –REVISED AUGUST 2021
www.ti.com.cn
6.9 典型特性(continued)
TA = 25°C，VS = ±18V，VCM = VS/2，RL = 10kΩ且连接至VS/2，且CL = 100pF（除非另有说明）
35
30
25
20
15
10
5
48
42
36
30
24
18
12
6
0
0
-25 -20 -15 -10
-5
0
5
10
15
30
45
20
40
60
25
50
75
-50 -40 -30 -20 -10
0
10
20
30
30
45
40
40
60
50
50
75
Input Offset Voltage (mV)
Input Offset Voltage (mV)
TA = 25°C
TA = 125°C
图6-1. 失调电压生产分配
图6-2. 失调电压生产分配
48
42
36
30
24
18
12
6
48
42
36
30
24
18
12
6
0
0
-50 -40 -30 -20 -10
0
10
20
-50 -40 -30 -20 -10
0
10
20
Input Offset Voltage (mV)
Input Offset Voltage (mV)
TA = 85°C
TA = 0°C
图6-3. 失调电压生产分配
图6-4. 失调电压生产分配
48
42
36
30
24
18
12
6
48
42
36
30
24
18
12
6
0
0
-75 -60 -45 -30 -15
0
15
30
-75 -60 -45 -30 -15
0
15
30
Input Offset Voltage (mV)
Input Offset Voltage (mV)
TA = -25°C
TA = -40°C
图6-5. 失调电压生产分配
图6-6. 失调电压生产分配
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
13
Product Folder Links: OPA191 OPA2191 OPA4191
OPA191, OPA2191, OPA4191
ZHCSEE4D –DECEMBER 2015 –REVISED AUGUST 2021
www.ti.com.cn
6.9 典型特性(continued)
TA = 25°C，VS = ±18V，VCM = VS/2，RL = 10kΩ且连接至VS/2，且CL = 100pF（除非另有说明）
40
30
20
10
0
40
30
20
10
0
Offset Voltage Drift (µV/°C)
Offset Voltage Drift (µV/°C)
C013
C013
TA = –40°C 至+125°C，SOIC 封装
图6-7. 失调电压漂移分配
TA = 0°C 至85°C，SOIC 封装
图6-8. 失调电压漂移分配
125
100
75
125
75
Average ê 3d
Average ê 1d
50
25
25
0
œ25
œ75
œ125
-25
-50
-75
-100
-125
0
25
50
75
100 125 150
œ75 œ50 œ25
-75
-50
-25
0
25
50
75
100 125 150
Temperature (°C)
C001
Temperature (èC)
4 个典型芯片
统计分布
图6-9. 失调电压与温度间的关系
图6-10. 失调电压与温度间的关系
25
15
250
200
150
100
50
Transition
VCM = œ18.1 V
P-Channel
5
VCM = -18.1 V
0
œ5
œ50
œ100
œ150
œ200
œ250
N-Channel
VCM = 18 V
œ15
œ25
0
5
10
15
13
14
15
16
17
18
19
œ20
œ15
œ10
œ5
Common Mode Voltage (V)
Common Mode Voltage (V)
C001
C001
图6-11. 失调电压与共模电压间的关系
图6-12. 失调电压与共模电压间的关系（转换区域）
Copyright © 2022 Texas Instruments Incorporated
14
Submit Document Feedback
Product Folder Links: OPA191 OPA2191 OPA4191
OPA191, OPA2191, OPA4191
ZHCSEE4D –DECEMBER 2015 –REVISED AUGUST 2021
www.ti.com.cn
6.9 典型特性(continued)
TA = 25°C，VS = ±18V，VCM = VS/2，RL = 10kΩ且连接至VS/2，且CL = 100pF（除非另有说明）
25
160
180
135
90
20
140
Open-loop Gain
15
120
Phase
10
100
5
80
45
0
-5
60
40
0
-10
-15
-20
-25
20
-45
-90
-135
0
œ20
œ40
0
ê5
ê10
Power Supply Voltage (V)
ê15
ê20
0.1
1.0 10.0 100.0 1k
10k 100k 1M 10M 100M
Frequency (Hz)
C001
30 个典型芯片
图6-13. 失调电压与电源间的关系
图6-14. 开环增益和相位
与频率间的关系
1000
800
60
40
20
0
G = -1
G = +1
G= -10
G= -100
600
400
200
0
œ200
œ400
œ600
œ800
œ1000
-20
100
1k
10k
100k
1M
10M
100M
0
5
10
15
20
œ20
œ15
œ10
œ5
Frequency (Hz)
Common Mode Voltage (V)
C004
C001
图6-15. 闭环增益与频率间的关系
图6-16. 输入偏置电流
与共模电压间的关系
20
18
16
14
12
10
8
10
9
8
7
6
5
4
3
2
1
0
IB -
IB+
6
-40èC
25èC
85èC
125èC
4
2
0
0
25
50
75
100 125 150
œ75 œ50 œ25
0
20
40 60
Output Current (mA)
80
100
Temperature (°C)
C001
拉电流
图6-17. 输入偏置电流与温度间的关系
图6-18. 输出电压摆幅
与输出电流间的关系
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
15
Product Folder Links: OPA191 OPA2191 OPA4191
OPA191, OPA2191, OPA4191
ZHCSEE4D –DECEMBER 2015 –REVISED AUGUST 2021
www.ti.com.cn
6.9 典型特性(continued)
TA = 25°C，VS = ±18V，VCM = VS/2，RL = 10kΩ且连接至VS/2，且CL = 100pF（除非另有说明）
0
140
-40èC
-2
25èC
120
85èC
125èC
-4
100
80
60
40
20
0
-6
-8
-10
-12
-14
-16
-18
-20
CMRR
+PSRR
œPSRR
0.1
1.0
10.0 100.0
1k
10k 100k
1M
10M
0
20
40 60
Output Current (mA)
80
100
Frequency (Hz)
C004
灌电流
图6-20. CMRR 和PSRR 与频率间的关系
图6-19. 输出电压摆幅
与输出电流间的关系
10
5
4
VS
= 2.25 V, (Vœ) ≤ VCM ≤ (V+) œ 3 V
8
6
3
4
2
2
1
0
0
-2
-4
-6
-8
-10
-1
-2
-3
-4
-5
VS
= 18 V, (Vœ) ≤ VCM ≤ (V+) œ 3 V
0
25
50
75
100 125 150
0
25
50
75
100 125 150
œ75 œ50 œ25
œ75 œ50 œ25
Temperature (°C)
Temperature (°C)
C001
C001
图6-21. CMRR 与温度间的关系
图6-22. PSRR 与温度间的关系
100
10
1
10
100
1k
10k
100k
1M
10M
Time (1 s/div)
Frequency (Hz)
C002
图6-23. 0.1Hz 至10Hz 噪声
图6-24. 输入电压噪声频谱密度与频率间的关系
Copyright © 2022 Texas Instruments Incorporated
16
Submit Document Feedback
Product Folder Links: OPA191 OPA2191 OPA4191
OPA191, OPA2191, OPA4191
ZHCSEE4D –DECEMBER 2015 –REVISED AUGUST 2021
www.ti.com.cn
6.9 典型特性(continued)
TA = 25°C，VS = ±18V，VCM = VS/2，RL = 10kΩ且连接至VS/2，且CL = 100pF（除非另有说明）
0.5
1
-40
G = -1, 2k-ꢀ Load
G = -1, 10k-ꢀ Load
G = +1, 2k-ꢀ Load
G = +1, 10k-ꢀ Load
G = -1 V/V, RL = 2 kW
G = -1 V/V, RL = 10 kW
G = 1 V/V, RL = 2 kW
G = 1 V/V, RL = 10 kW
0.1
-60
0.1
0.01
-80
0.01
0.001
0.0001
0.00001
-100
-120
-140
0.001
20
200
2k
20k
0.0005
0.01
0.1 1
Output Amplitude (VRMS
10 20
Frequency (Hz)
C004
)
图6-25. THD+N 与频率间的关系
图6-26. THD+N 与输出幅度间的关系
200
180
160
140
120
100
80
200
180
160
140
120
100
80
VS = ê2.25 V
VS = ê18 V
VS
= 18 V
VS
= 2.25 V
60
60
40
40
20
20
0
0
0
0
25
50
75
100 125 150
œ75 œ50 œ25
2
4
6
8
10
12
Supply Voltage (V)
14
16
18
20
Temperature (°C)
C001
图6-28. 静态电流与温度间的关系
图6-27. 静态电流与电源电压间的关系
5.0
4.0
5.0
4.0
3.0
3.0
VS
= 2.25 V
2.0
2.0
VS
= 2.25 V
1.0
1.0
0.0
0.0
œ1.0
œ2.0
œ3.0
œ4.0
œ5.0
œ1.0
œ2.0
œ3.0
œ4.0
œ5.0
VS
=
18 V
VS
= 18 V
0
25
50
75
100 125 150
0
25
50
75
100 125 150
œ75 œ50 œ25
œ75 œ50 œ25
Temperature (°C)
RL = 10kΩ
Temperature (°C)
RL = 2kΩ
C001
C001
图6-29. 开环增益与温度间的关系
图6-30. 开环增益与温度间的关系
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
17
Product Folder Links: OPA191 OPA2191 OPA4191
OPA191, OPA2191, OPA4191
ZHCSEE4D –DECEMBER 2015 –REVISED AUGUST 2021
www.ti.com.cn
6.9 典型特性(continued)
TA = 25°C，VS = ±18V，VCM = VS/2，RL = 10kΩ且连接至VS/2，且CL = 100pF（除非另有说明）
100k
60
RISO = 0
RISO = 25
50
RISO = 50
10k
1k
40
30
20
10
0
100
10
100
1000
100m
1
10
100
1k
Frequency (Hz)
10k
100k
1M
10M
Capacitive Load (pF)
C004
G = 1，100mV 输出阶跃
图6-31. 开环输出阻抗
与频率间的关系
图6-32. 小信号过冲
与容性负载间的关系（100mV 输出阶跃）
20
10
0
Output
Input
RISO = 0
RISO = 25
RISO = 50
10
100
1000
Time (50 ms/div)
Capacitive Load (pF)
C004
G = –1，100mV 输出阶跃
图6-34. 无相位反转
图6-33. 小信号过冲
与容性负载间的关系
Negative overload
Positive overload
Time (2.5 µs/div)
Time (ms)
C017
VS = ±18V, G = –10V/V
图6-35. 过载恢复
G = 1，CL = 10pF
图6-36. 小信号阶跃响应
Copyright © 2022 Texas Instruments Incorporated
18
Submit Document Feedback
Product Folder Links: OPA191 OPA2191 OPA4191
OPA191, OPA2191, OPA4191
ZHCSEE4D –DECEMBER 2015 –REVISED AUGUST 2021
www.ti.com.cn
6.9 典型特性(continued)
TA = 25°C，VS = ±18V，VCM = VS/2，RL = 10kΩ且连接至VS/2，且CL = 100pF（除非另有说明）
Time (2.5 µs/div)
Time (2.5 µs/div)
C017
C017
G = 1，CL = 10pF
G = –1，RL = 1kΩ，CL = 10pF
图6-37. 小信号阶跃响应
图6-38. 大信号阶跃响应
0.01% settling = ê200 mV
Time (2.5 µs/div)
Time (500 ns/div)
C017
增益= 1，2V 阶跃，上升，t = 0µs 时施加阶跃
G = –1，RL = 1kΩ，CL = 10pF
图6-39. 大信号阶跃响应
图6-40. 0.01% 稳定时间
0.01% settling = ê200 mV
0.01% settling = ê500 mV
Time (500 ns/div)
Time (500 ns/div)
增益= 1，2V 阶跃，下降，t = 0µs 时施加阶跃
增益= 1，5V 阶跃，上升，t = 0µs 时施加阶跃
图6-41. 0.01% 稳定时间
图6-42. 0.01% 稳定时间
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
19
Product Folder Links: OPA191 OPA2191 OPA4191
OPA191, OPA2191, OPA4191
ZHCSEE4D –DECEMBER 2015 –REVISED AUGUST 2021
www.ti.com.cn
6.9 典型特性(continued)
TA = 25°C，VS = ±18V，VCM = VS/2，RL = 10kΩ且连接至VS/2，且CL = 100pF（除非另有说明）
100
0.01% settling = ê500 mV
ISC, Source
80
60
ISC, Sink
40
20
0
0
25
50
75
100 125 150
œ75 œ50 œ25
Time (500 ns/div)
Temperature (°C)
C001
增益= 1，5V 阶跃，下降，t = 0µs 时施加阶跃
图6-43. 0.01% 稳定时间
图6-44. 短路电流与温度间的关系
35
30
25
20
15
10
5
Maximum output voltage without
slew-rate induced distortion.
Overdrive = 100 mV
VS
= 15 V
tpLH = 26 µs
VOUT Voltage
VS
VS
= 4 V
=
2.25 V
1k
0
Time (10 µs/div)
100
10k
100k
1M
10M
Frequency (Hz)
C001
C017
图6-45. 最大输出电压与频率间的关系
图6-46. 传播延迟上升沿
tpHL = 26 µs
VOUT Voltage
Overdrive = 100 mV
Time (10 µs/div)
C017
图6-47. 传播延迟下降沿
Copyright © 2022 Texas Instruments Incorporated
20
Submit Document Feedback
Product Folder Links: OPA191 OPA2191 OPA4191
OPA191, OPA2191, OPA4191
ZHCSEE4D –DECEMBER 2015 –REVISED AUGUST 2021
www.ti.com.cn
7 参数测量信息
7.1 输入偏移电压漂移
OPAx191 系列运算放大器利用 TI 的 e-trim 运算放大器技术制造而成。e-trim 运算放大器技术是 TI 专有的一种在
晶圆测试或最终测试阶段微调内部器件参数的方法。每个放大器的输入失调电压和输入失调电压漂移在生产中都
经过微调，从而尽可能减小与输入失调电压和输入失调电压漂移相关的误差。在微调输入失调电压漂移时，每个
器件上的系统性或线性漂移误差都被微调至零。图7-1 阐明了这一概念。
VOS before trim
VOS after trim
Linear component of drift
Linear component of drift
Temperature
图7-1. 漂移微调前后的输入失调
确定输入失调电压漂移的一种常用方法是框方法。框方法通过给失调电压与温度间关系曲线加框和使用此边界框
的角来估算最大输入温漂，从而确定漂移。连接框的对角的连线斜率对应于输入失调电压漂移。图 7-2 阐述了框
方法的概念。当输入温漂在线性漂移组成中占主导时，框方法尤其适用，但是，因为 OPA191 系列采用 TI 的 e-
trim 运算放大器技术去除输入失调电压漂移的线性成分，所以在精确执行误差分析时框方法并不是特别有用的方
法。图7-2 显示了 30 种典型的 OPAx191 单元，同时叠加了框方法以作说明。框的边界由沿 x 轴的额定温度范围
和沿 y 轴的跨同一温度范围的最大确定输入失调电压决定。使用框方法预测的输入失调电压漂移为 0.9µV/°C。如
图 7-2 所示，实际输入失调电压与温度间关系曲线的斜率比采用框方法预测出的要小很多。框方法预测的最大输
入失调电压漂移值偏高，所以在执行误差分析时不建议采用该方法。
Offset Voltage vs Temperature
100
75
50
25
0
-25
-50
-75
-100
-50
-25
0
25
50
75
100
125
150
Temperature (èC)
图7-2. 框方法
有一种便捷的方法可替代框方法来阐明输入零点漂移，那就是计算输入失调电压与温度间关系曲线的斜率。这与
计算输入失调电压与温度间关系曲线上每个点的输入零点漂移相同。OPAx191 系列的结果如图7-3 所示。
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
21
Product Folder Links: OPA191 OPA2191 OPA4191
OPA191, OPA2191, OPA4191
ZHCSEE4D –DECEMBER 2015 –REVISED AUGUST 2021
www.ti.com.cn
1.2
0.9
0.6
0.3
0
+3 1
1
-1
-0.3
-0.6
-0.9
-1.2
-3 1
75
0
25
50
100 125 150
œ75 œ50 œ25
Temperature (°C)
C001
图7-3. 输入失调电压漂移与温度间的关系（SOIC 封装）
如图7-3 所示，在–40°C 至+125°C 温度范围内，输入温漂通常小于±0.3µV/°C。在整个额定温度范围内执行误
差分析时，请按照电气特性表所述，使用输入失调电压漂移的典型最大值。如果缩小的温度范围适用，则在执行
误差分析时，使用图7-3 中所示信息。要确定输入失调电压变化，请使用方程式1：
ΔVOS = ΔT × dVOS/dT
(1)
其中
• ΔVOS = 输入失调电压变化
• ΔT = 温度变化
• dVOS/dT = 输入失调电压漂移
例如，确定 25°C 到 75°C 温度范围内 1σ (68%) 单元的 OPA191ID 输入失调电压变化量。如图 7-3 所示，输入
温漂通常为0.25µV/°C。此输入温漂导致典型的输入失调电压变化量为(75°C –25°C) × 0.25µV/°C = 12.5µV。
对于3σ(99.7%) 单元，图7-3 显示典型的输入温漂约为 0.75µV/°C。此输入温漂导致典型的输入失调电压变化量
为(75°C –25°C) × 0.75µV/°C = 37.5µV。
Copyright © 2022 Texas Instruments Incorporated
22
Submit Document Feedback
Product Folder Links: OPA191 OPA2191 OPA4191
OPA191, OPA2191, OPA4191
ZHCSEE4D –DECEMBER 2015 –REVISED AUGUST 2021
www.ti.com.cn
8 详细说明
8.1 概述
OPAx191 系列 e-trim 运算放大器使用封装级微调方法，在塑模成型工艺之后的最后制造步骤中实现失调和失调温
度漂移。该方法最大限度地减少了固有的输入晶体管不匹配的影响和在封装成型过程中引入的误差。在器件完成
封装后进行器件的稳零调节，这样可以将封装引入的失调也一起校正，当调节完成后会熔断内部调零通信接口。
节8.2 显示了OPAx191 的简单示意图。
与以往的 e-trim 运算放大器不同，OPAx191 使用获得专利的双温度微调体系结构，在整个额定温度范围内获得了
非常低的失调电压和低电压温漂。在宽电源电压下的这一精度水平使得这些放大器非常适用于高阻抗工业传感
器、滤波器和高电压数据采集。
8.2 功能方框图
OPAx191
œ
NCH Input
Stage
+
IN+
œ
High
Capacitive Load
Compensation
VOUT
36-V
Differential
Front End
Output
Stage
Slew
Boost
+
INœ
+
PCH Input
Stage
œ
e-trim™
Operational Amplifier
Package Level Trim
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
23
Product Folder Links: OPA191 OPA2191 OPA4191
OPA191, OPA2191, OPA4191
ZHCSEE4D –DECEMBER 2015 –REVISED AUGUST 2021
www.ti.com.cn
8.3 特性说明
8.3.1 输入保护电路
OPAx191 使用独特的输入体系结构来消除对输入保护二极管的需求，但在瞬态情形下仍能提供可靠的输入保护。
可以通过快速瞬态阶跃响应来激活图 8-1 中所示的常规输入二极管保护方案，但由于交流电路径，这将引入信号
失真和稳定时间延迟，如图 8-2 所示。对于低增益电路，这些快速斜向输入信号前向偏置背对背二极管会导致输
入电流增加，进而使稳定时间延长。
V+
V+
VIN+
VIN+
VOUT
VOUT
OPAx191
~0.7 V
36 V
VIN-
VIN-
V-
V-
OPAx191 Provides Full 36-
V Differential Input Range
Conventional Input Protection
Limits Differential Input Range
图8-1. OPA191 输入保护不限制差分输入能力
1
Ron_mux
Vn = 10 V
RFILT
10 V
Sn
D
1
2
~œ9.3 V
10 V
CFILT
CS
CD
VINœ
2
Ron_mux
Sn+1
Vn+1 = œ10 V RFILT
œ10 V
~0.7 V
VOUT
CFILT
CS
Idiode_transient
VIN+
œ10 V
Input Low-Pass Filter
Simplified Mux Model
Buffer Amplifier
图8-2. 背对背二极管造成稳定问题
OPAx191 系列运算放大器为高压应用提供真正的高阻抗差分输入能力。这种获得专利的输入保护体系结构不会引
入额外的信号失真或延迟稳定时间，使该器件成为最适合于多通道、高开关输入应用的运算放大器。OPAx191 可
以承受高达 36V 的最大差分摆幅（运算放大器的反相和非反相引脚之间的电压），使该器件非常适合用作比较器
或用于具有快速斜向输入信号的应用（如多路复用数据采集系统）（请参阅图9-4）。
Copyright © 2022 Texas Instruments Incorporated
24
Submit Document Feedback
Product Folder Links: OPA191 OPA2191 OPA4191
OPA191, OPA2191, OPA4191
ZHCSEE4D –DECEMBER 2015 –REVISED AUGUST 2021
www.ti.com.cn
8.3.2 EMI 抑制
OPAx191 采用集成电磁干扰 (EMI) 滤波来减少无线通信设备、混合使用模拟信号链和数字元件的高密度电路板等
干扰源产生的 EMI 效应。利用电路设计技术可以提高 EMI 抗扰度；OPAx191 受益于这些设计改进措施。德州仪
器 (TI) 已经开发出在 10MHz 至 6GHz 宽频谱范围内准确测量和量化运算放大器抗扰度的功能。图 8-3 显示了对
OPAx191 执行此测试的结果。表8-1 显示了在实际应用中OPAx191 在常见特定频率下的EMIRR IN+ 值。表8-1
中列出的应用可在下图所示的特定频率或其近似频率下运行。相关详细信息也可参见运算放大器的 EMI 抑制比应
用报告，用户可从www.ti.com 下载该报告。
120
100
80
60
40
20
0
10
100
Frequency (MHz)
1k
10k
PRF = –10dBm，VS = ±15V，VCM = 0V
图8-3. EMIRR 测试
表8-1. OPA191 在目标频率下的EMIRR IN+
应用或分配
EMIRR IN+
频率
400MHz
36dB
移动无线广播、移动卫星、太空操作、气象、雷达、超高频(UHF) 应用
全球移动通信系统(GSM) 应用、无线电通信、导航、GPS（最高可达1.6GHz）、GSM、航空移动
通信及UHF 应用
900MHz
1.8GHz
2.4GHz
45dB
57dB
62 dB
GSM 应用、个人移动通信、宽带、卫星和L 波段（1GHz 至2GHz）
802.11b、802.11g、802.11n、蓝牙®、个人移动通信、工业、科学和医疗(ISM) 无线频段、业余无
线电通信和卫星、S 波段（2GHz 至4GHz）
3.6GHz
5.0GHz
76 dB
86dB
无线电定位、航空通信和导航、卫星、移动通信、S 波段
802.11a、802.11n、航空通信和导航、移动通信、太空和卫星运行、C 波段（4GHz 至8GHz）
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
25
Product Folder Links: OPA191 OPA2191 OPA4191
OPA191, OPA2191, OPA4191
ZHCSEE4D –DECEMBER 2015 –REVISED AUGUST 2021
www.ti.com.cn
8.3.3 反相保护
OPAx191 系列具有内部相位反转保护功能。当输入经驱动超出线性共模范围时，许多运算放大器发生相位反转。
这是输入经驱动超出额定共模电压范围后的常见现象，会导致输出反向进入相对的电源轨。OPAx191 是一款轨到
轨输入运算放大器；因此，共模范围可扩展至电源轨。电源轨之外的输入信号不会导致相位反转；相反，输出限
制在适当的电源轨中。图8-4 中显示了这个特性。
VIN
VOUT
Time (35 ms/div)
C017
图8-4. 无相位反转
8.3.4 过热保护
任何放大器的内部功耗都会导致内部温度（结温）升高。这一现象称为自热。OPAx191 具有过热保护功能，可防
止由自热造成的损坏。
过热保护的具体方式是，监控输出级的温度，一旦温度超过约 180°C，则关闭运算放大器输出驱动。过热保护强
制输出进入高阻抗状态。OPAx191 还具有约 30°C 的热迟滞。热迟滞可防止输出级循环进入和退出高阻抗状态。
当输出级的温度降至约150°C 以下时，OPAx191 将恢复正常运行。
OPAx191 的绝对最大结温为 150°C。超过 节 6.1 中所示的限值可能会损坏器件。在 180°C 时会因单元到单元差
异触发过热保护，但不影响器件以绝对最大额定值运行。过热保护并非设计用于防止器件超出绝对最大额定值，
而是防止器件超出热过载。
Copyright © 2022 Texas Instruments Incorporated
26
Submit Document Feedback
Product Folder Links: OPA191 OPA2191 OPA4191
OPA191, OPA2191, OPA4191
ZHCSEE4D –DECEMBER 2015 –REVISED AUGUST 2021
www.ti.com.cn
8.3.5 容性负载和稳定性
OPAx191 具有获得专利的输出级，能够驱动大容性负载，并且在单位增益配置下，可直接驱动高达1nF 的纯容性
负载。增加增益可增强放大器驱动更大电容负载的能力；请参阅图8-5。在确定放大器是否将稳定运行时，需要考
虑一些因素，如特定的运算放大器电路配置、布局、增益和输出负载等。
G = +1 V/V
Time (2 ms/Div)
图8-5. 1nF 纯容性负载下的瞬态响应
和许多低功耗放大器一样，即使在低于 100pF 的容性负载下也会产生一些振铃。在没有负载或具有超轻直流负载
的单位增益配置下，在OPAx191 输出端设置RC 缓冲电路可减少轻负载应用产生振铃的可能性。图8-6 显示了推
荐的RC 缓冲电路。
œ
Output
Input
+
R 619 ꢀ
C 320 pF
图8-6. 单位增益下适用于轻负载应用的RC 缓冲电路
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
27
Product Folder Links: OPA191 OPA2191 OPA4191
OPA191, OPA2191, OPA4191
ZHCSEE4D –DECEMBER 2015 –REVISED AUGUST 2021
www.ti.com.cn
若要增加单位增益配置下的驱动能力，可与输出串联，插入一个小的
（10Ω 至 20Ω）电阻器 RISO，如图 8-7 中所示，以此来提高容性负载驱动能力。此电阻器可显著减少振铃，同
时保持纯电容负载的直流性能。然而，如果有一个与电容负载并联的电阻负载，则会生成一个分压器，从而在输
出端引入增益误差并略微减小输出摆幅。引入的误差与 RISO / RL 的比率成正比，在低输出电平下通常可忽略不
计。高容性负载驱动使 OPA191 非常适合于基准缓冲器、MOSFET 栅极驱动器和电缆屏蔽驱动器等应用。图 8-7
中所示的电路采用 RISO 来稳定运算放大器的输出。RISO 修改了系统的开环增益，因而能够带来更高的相位裕
度。表 8-2 中总结了使用 OPA191 的结果。有关使用此电路进行优化和设计的技巧的其他信息，TI 精密设计
TIPD128 - 采用隔离电阻器且经验证的容性负载驱动参考设计详述了完整的设计目标、模拟和测试结果。
+Vs
Vout
Riso
+
Cload
+
Vin
-Vs
œ
图8-7. 使用OPA191 扩展容性负载驱动
表8-2. 使用隔离电阻器的OPA191 容性负载驱动解决方案的计算及测量结果比较
值
参数
容性负载
100pF
45°
1000pF
0.01µF
0.1µF
1µF
45°
113
23
60°
432
8
45°
68
60°
210
8
45°
17.8
23
60°
53.6
8
45°
3.6
23
60°
10
8
相位裕量
280
23
RISO (Ω)
23
测量的过冲(%)
Copyright © 2022 Texas Instruments Incorporated
28
Submit Document Feedback
Product Folder Links: OPA191 OPA2191 OPA4191
OPA191, OPA2191, OPA4191
ZHCSEE4D –DECEMBER 2015 –REVISED AUGUST 2021
www.ti.com.cn
8.3.6 共模电压范围
OPAx191 是一个 36V 的真正轨到轨输入运算放大器，其输入共模范围在任一电源轨之外扩展了 100mV。此宽范
围通过并联互补的N 通道和 P 通道差分输入对实现的，如图8-8 所示。N 沟道对接近正电源轨的输入电压有效，
通常高于正电源电压(V+) –3 V 至100mV 。当输入电压为低于负电源电压 100mV 到大约(V+) 至1.5V 时，P 通
道对有效。在一个通常介于 (V+) 至3V 到(V+) 至1.5V 之间的小转换区域内， 两个输入对都处于活动状态。此转
换区域随工艺不同而略有波动。在此区域内，与在该区域外运行相比，PSRR、CMRR、失调电压、温漂、噪声和
THD 性能可能会下降。
+Vsupply
IS1
VINœ
PCH1
NCH4
NCH3
PCH2
VIN+
e-TrimTM Integrated Circuit
FUSE BANK
VOS TRIM VOS DRIFT TRIM
œVsupply
图8-8. 轨到轨输入级
为实现两级轨到轨输入放大器的最佳性能，应尽可能避免转换区域。OPAx191 对 N 通道和 P 通道区域都使用
“精确微调”。此技术使失调电平大大低于前代器件，导致输入级转换区域内的变化幅度相对于整个共模范围内
的失调显得比较大，如图8-9 所示。
P-Channel
Region
Transition
Region
N-Channel
Region
P-Channel
Region
Transition
Region
N-Channel
Region
200
100
200
100
0
0
œ100
œ100
œ200
œ300
OPAx191 e-trim™ Operational Amplifier
Input Offset Voltage vs Vcm
œ200
œ300
Input Offset Voltage vs Vcm
Without e-trim™ Integrated Circuit
œ15.0 œ14.0
…
11.0
12.0
Common-Mode Voltage (V)
13.0
14.0
15.0
œ15.0 œ14.0
…
11.0
12.0
Common-Mode Voltage (V)
13.0
14.0
15.0
图8-9. 共模转换与标准轨到轨放大器
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
29
Product Folder Links: OPA191 OPA2191 OPA4191
OPA191, OPA2191, OPA4191
ZHCSEE4D –DECEMBER 2015 –REVISED AUGUST 2021
www.ti.com.cn
8.3.7 电气过载
设计人员常常会问到有关运算放大器承受电气过应力 (EOS) 的能力的问题。这些问题的重点在于器件输入，但同
时也会涉及电源引脚甚至是输出引脚。这些不同引脚功能的每一个功能具有由独特的半导体制造工艺和连接到引
脚的特定电路确定的电气过载限值。此外，这些电路均内置内部静电放电 (ESD) 保护功能，可在产品组装之前和
组装过程中保护电路不受意外ESD 事件的影响。
能够充分了解该基本 ESD 电路及其与电气过应力事件的关联性会有所帮助。请参阅图 8-10 了解 OPAx191 中包
含的 ESD 电路的图示（用虚线区域指示）。ESD 保护电路涉及从输入和输出引脚连接并路由回内部供电线路的
数个导流二极管，其中二极管在吸收器件或电源ESD 单元（运算放大器的内在部分）处相接。该保护电路在电路
正常工作时处于未激活状态。
TVS
RF
+VS
VDD
OPAx191
100 Ω
100 Ω
R1
RS
INœ
œ
IN+
+
Power-Supply
ESD Cell
RL
ID
+
VIN
œ
VSS
œVS
TVS
图8-10. 与典型电路应用相关的等效内部ESD 电路
Copyright © 2022 Texas Instruments Incorporated
30
Submit Document Feedback
Product Folder Links: OPA191 OPA2191 OPA4191
OPA191, OPA2191, OPA4191
ZHCSEE4D –DECEMBER 2015 –REVISED AUGUST 2021
www.ti.com.cn
ESD 事件持续时间非常短，电压非常高（例如，1kV，100ns），而 EOS 事件持续时间长，电压较低（例如，
50V，100ms）。ESD 二极管设计用于电路外 ESD 保护（即在器件被焊接到 PCB 上之前的组装、测试和贮存阶
段）。在ESD 事件中，ESD 信号通过 ESD 导流二极管传递给吸收电路（列为 ESD 电源电路）。ESD 吸收电路
将电源钳制在一个安全的水平。
尽管这种行为对于电路外保护来说是必要的，但如果在电路内激活，则会导致过流和损坏。瞬态电压抑制器
(TVS) 可用于防止电路内 ESD 事件过程中因打开 ESD 吸收电路而导致的损坏。使用适当的限流电阻和TVS 二极
管则允许使用器件ESD 二极管来防止EOS 事件。
8.3.8 过载恢复
过载恢复的定义是运算放大器输出从饱和状态恢复到线性状态所需的时间。当输出电压由于高输入电压或高增益
而超过额定工作电压时，运算放大器的输出器件进入饱和区。器件进入饱和区后，输出器件中的电荷载体需要时
间返回到线性状态。当电荷载体返回到线性状态时，器件开始以指定的压摆率进行转换。因此，过载时的传播延
迟等于过载恢复时间与转换时间的总和。
8.4 器件功能模式
OPAx191 具有单一功能模式，可在电源电压大于
4.5V (±2.25V) 时工作。OPAx191 的最大电源电压为36V (±18V)。
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
31
Product Folder Links: OPA191 OPA2191 OPA4191
OPA191, OPA2191, OPA4191
ZHCSEE4D –DECEMBER 2015 –REVISED AUGUST 2021
www.ti.com.cn
9 应用和实现
备注
以下应用部分中的信息不属于TI 器件规格的范围，TI 不担保其准确性和完整性。TI 的客 户应负责确定
器件是否适用于其应用。客户应验证并测试其设计，以确保系统功能。
9.1 应用信息
OPAx191 系列具有出色的直流精度和交流性能。这些器件的工作电压高达36V，并提供真正的轨到轨输入/输出、
超低失调电压、失调电压温漂以及
2MHz 带宽和高容性负载驱动。这些特性使 OPAx191 成为了一款适用于高电压工业应用的稳定而可靠的高性能运
算放大器。
9.2 典型应用
9.2.1 低侧电流测量
图 9-1 显示了低侧电流感测应用中配置的 OPA191。有关图 9-1 中所示电路的完整分析，包括理论、计算、模拟
和测量数据，请参阅TI 精密设计TIPD129 - 0A 至1A 单电源低侧电流感测解决方案。
VCC
5 V
LOAD
OPA191
+
VOUT
œ
RSHUNT
ILOAD
100 mꢀ
LM7705
RF
360 kꢀ
RG
7.5 kꢀ
图9-1. 低侧电流感测应用中的OPA191
9.2.1.1 设计要求
此设计的设计要求如下：
• 负载电流：0A 至1A
• 输出电压：4.9V
• 最大分流电压：100mV
Copyright © 2022 Texas Instruments Incorporated
32
Submit Document Feedback
Product Folder Links: OPA191 OPA2191 OPA4191
OPA191, OPA2191, OPA4191
ZHCSEE4D –DECEMBER 2015 –REVISED AUGUST 2021
www.ti.com.cn
9.2.1.2 详细设计流程
图9-1 中的传递函数如方程式2 所示
VOUT = ILOAD ìRSHUNT ìGain
(2)
负载电流 (ILOAD) 在分流电阻器 (RSHUNT) 上产生压降。负载电流设置为 0A 至 1A。为了在最大负载电流下保持分
流电压低于100mV，方程式3 中定义了最大分流电阻。
VSHUNT _MAX
100mV
1A
RSHUNT
=
=
=100mW
ILOAD_MAX
(3)
使用方程式 3 计算出的 RSHUNT 为 100mΩ。ILOAD 和 RSHUNT 产生的电压降由 OPA191 放大，从而产生大约 0V
至4.9V 的输出电压。OPA191 产生必要输出电压时所需的增益根据方程式4 算出：
V
OUT _MAX - VOUT _MIN
(
)
Gain =
VIN_MAX - V
IN_MIN
(4)
使用方程式 4 计算出的所需增益为49V/V，该值由电阻器 RF 和RG 设置。方程式 5 用于调整电阻器RF 和RG 的
大小，从而将OPA191 的增益设置为49V/V。
R
(
)
F
Gain = 1+
R
G
(5)
将 RF 选为 360kΩ 时，RG 计算得出为 7.5kΩ。RF 和 RG 被选定为 360kΩ 和 7.5kΩ，因为这两个是标准值电阻
器，可产生 49:1 的比率。也可以使用可产生 49:1 的比率的其他电阻器。图 2 显示了 图 9-1 中所示电路的测量传
递函数。
9.2.1.3 应用曲线
5
4
3
2
1
0
0.1
0.08
0.06
0.04
0.02
0
0
0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9
ILOAD (A)
1
0
0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9
ILOAD (A)
1
图9-2. 低侧电流感测传递函数
图9-3. 低侧电流感测满量程误差
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
33
Product Folder Links: OPA191 OPA2191 OPA4191
OPA191, OPA2191, OPA4191
ZHCSEE4D –DECEMBER 2015 –REVISED AUGUST 2021
www.ti.com.cn
9.2.2 16 位精度多路复用数据采集系统
图9-4 显示了 16 位、4 通道差分多路复用数据采集系统。该示例常见于需要低失真和高压差分输入的工业应用。
电路中使用了一个 16 位的 400kSPS 逐次逼近型电阻 (SAR) 模数转换器 (ADC) ADS8864，还使用了一个精密高
压信号调节前端和一个4 通道差分多路复用器。此应用示例显示了通过使用OPA191 和OPA140 来优化精密高压
前端驱动电路的过程，并搭配 ADS8864 来实现出色的动态性能和线性度。有关完整设计，请参阅 TI 精密设计
TIPD151 - 适用于高电压输入的16 位、400kSPS、四通道多路复用数据采集系统。
1
2
3
4
High-Impedance Inputs
No Differential Input Clamps
Fast Settling-Time Requirements
Attenuate High-Voltage Input Signal
Fast-Settling Time Requirements
Stability of the Input Driver
Attenuate ADC Kickback Noise
VREF Output: Value and Accuracy
Low Temp and Long-Term Drift
Very Low Output Impedance
Input-Filter Bandwidth
Voltage
Reference
CH0+
CH0-
RC Filter
Buffer
RC Filter
+
+
20-V,
10-kHz
Sine Wave
OPA191
OPA191
Reference Driver
Gain
Network
Gain
Network
OPA191
+
4:2
Mux
REFP
+
OPA140
VINP
Gain
Network
CH3+
+
OPA191
Antialiasing
Filter
SAR
ADC
+
+
20-V,
10-kHz
Sine Wave
OPA191
OPA191
VINM
CH3-
n
CONV
16 Bits
400 kSPS
High-Voltage Level Translation
High-Voltage Multiplexed Input
VCM
Voltage
Divider
REF3240
OPA350
Shmidtt
Trigger
VCM Generation Circuit
Counter
Delay
n
Digital Counter For Multiplexer
5
Fast logic transition
图9-4. OPA191 用于16 位400kSPS 4 通道多路复用数据采集系统，可实现高电压输入和超低失真
9.2.2.1 设计要求
主要目标是将 16 位400kSPS 吞吐量的 ADS8864 用于满量程 10kHz 纯正弦波输入，设计一个具有超低失真度的
±20V 差分4 通道多路复用数据采集系统。针对这个块设计的设计需求为：
• 系统电源电压：±15V
• ADC 电源电压：3.3V
• ADC 采样率：400kSPS
• ADC 基准电压(REFP)：4.096V
• 系统输入信号：峰值振幅为10V，频率(fIN) 为10kHz 的高压差分输入信号被施加到多路复用器的每个差分输
入。
Copyright © 2022 Texas Instruments Incorporated
34
Submit Document Feedback
Product Folder Links: OPA191 OPA2191 OPA4191
OPA191, OPA2191, OPA4191
ZHCSEE4D –DECEMBER 2015 –REVISED AUGUST 2021
www.ti.com.cn
9.2.2.2 详细设计过程
该应用示例的目的是设计一个优化的高电压多路复用数据采集系统，实现出色的系统线性度和快速稳定时间。图
9-4 中给出了总体系统方框图。该电路是一个多通道数据采集信号链，由输入低通滤波器、多路复用器 (mux)、多
路复用器输出缓冲器、衰减 SAR ADC 驱动器、多路复用数字计数器和参考驱动器组成。该体系结构允许使用单
个ADC 对多个通道进行快速采样，从而提供低成本的解决方案。为了最大限度地提高精密多路复用数据采集系统
的性能，在设计时主要考虑两个因素，一个是多路复用器输入模拟前端，另一个是高压电平转换 SAR ADC 驱动
器设计。但是，只有根据 ADC 性能规范精心设计每个模拟电路块，才能实现在 16 位分辨率下的最快稳定性能和
最低失真系统。图9-4 包含针对每个单独模拟块的最主要的技术规格。
本设计系统地接近每个模拟电路块，以实现满量程输入级电压的 16 位稳定性能以及每个输入通道上 10kHz 正弦
输入信号的线性度。设计的第一步是了解多路复用器极低阻抗输入滤波器设计的要求。了解此要求有助于决定适
当的输入滤波器和选择多路复用器，以满足系统的稳定要求。下一个重要步骤是设计衰减模拟前端 (AFE)，用于
在保持放大器稳定性的同时，将高压输入信号电平转换为低压ADC 输入。再下一步是设计一个数字接口，以最小
的延迟来切换多路复用输入通道。最终的设计挑战是设计一个高精度参考驱动电路，该电路提供所需的 REEP 参
考电压，并且偏移、温漂和噪声影响低。
9.2.3 输入保护的压摆率限制
在阀门或马达控制系统中，电压或电流的突变会导致机械损伤。通过控制驱动电路中的电压给定的压摆率，负载
电压会以安全的速度上升和下降。对于对称压摆率应用（正压摆率等于负压摆率），一个额外的运算放大器为一
个给定的模拟增益电路提供压摆率控制。OPAx191 独特的输入保护和高输出电流及压摆率使该器件成为实现单双
电源系统压摆率控制的理想放大器。图 9-5 显示压摆率限制设计中的 OPA191。有关分步设计程序、电路原理
图、物料清单、PCB 文件、模拟结果和测试结果，请参阅 TI 精密设计 TIPD140 - 压摆率限制器使用一个运算放
大器。
Op Amp Gain Stage
Slew Rate Limiter
C1
R1
VCC
VCC
-
R2
-
OPA191
+
VIN
OPA191
VOUT
+
VEE
RL
VEE
图9-5. 压摆率限制器使用一个运算放大器
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
35
Product Folder Links: OPA191 OPA2191 OPA4191
OPA191, OPA2191, OPA4191
ZHCSEE4D –DECEMBER 2015 –REVISED AUGUST 2021
www.ti.com.cn
10 电源相关建议
OPAx191 的额定工作电压为 4.5V 至 36V（±2.25V 至 ±18V）；多种规格适用于 –40°C 至 +125°C 的温度范
围。节6.9 中介绍了可能会随工作电压或温度而显著变化的参数。
CAUTION
电源电压超过40V 可能会对器件造成永久损坏；请参阅节6.1。
将0.1μF 旁路电容器置于电源引脚附近，可减少从高噪声电源或高阻抗电源中耦合进来的误差。有关旁路电容器
放置的更多详细信息，请参阅节11。
11 布局
11.1 布局指南
为了实现器件的最佳工作性能，应使用良好的PCB 布局实践，包括：
• 在每个电源引脚和接地端之间连接低ESR 0.1µF 陶瓷旁路电容器，放置位置尽量靠近器件。针对单电源应
用，V+ 与接地端之间可以接入单个旁路电容器。
– 噪声可以通过整个电路的电源引脚和运算放大器本身传入模拟电路中。旁路电容用于通过为局部模拟电路提
供低阻抗电源，以降低耦合噪声。
• 确保对数字接地和模拟接地进行物理隔离，同时应注意接地电流。将电路中的模拟部分和数字部分单独接地是
最简单最有效的噪声抑制方法之一。通常将多层PCB 中的一层或多层专门作为接地层。接地平面有助于散
热，并减少EMI 噪声拾取。更多详细信息，请参阅电路板布局布线技巧。
• 为了减少寄生耦合，输入走线运行时应尽量远离电源或输出走线。如果这些走线不能保持分开，则敏感走线与
有噪声走线垂直相交比平行更好。
• 外部元件应尽量靠近器件放置。如图11-2 所示，使RF 和RG 靠近反相输入可最大限度减小寄生电容。
• 尽可能缩短输入走线。切记：输入走线是电路中最敏感的部分。
• 考虑在关键走线周围设定驱动型低阻抗保护环。保护环可显著减少附近走线在不同电势下产生的漏电流。
• 在组装PCB 板之后对其进行清洁，以获得最佳性能。
• 任何精密集成电路都可能由于水分渗入塑料封装中而发生性能变化。在执行任何PCB 水清洁流程之后，将
PCB 组件烘干，以去除清洁时渗入器件封装中的水分。大多数情形下，清洗后在85°C 下低温烘干30 分钟即
可。
Copyright © 2022 Texas Instruments Incorporated
36
Submit Document Feedback
Product Folder Links: OPA191 OPA2191 OPA4191
OPA191, OPA2191, OPA4191
ZHCSEE4D –DECEMBER 2015 –REVISED AUGUST 2021
www.ti.com.cn
11.2 布局示例
VIN
+
VOUT
RG
RF
图11-1. 原理图表示
Place components close
to device and to each
other to reduce parasitic
errors
Run the input traces
as far away from
the supply lines
as possible
VS+
RF
NC
NC
Use a low-ESR,
ceramic bypass
capacitor
RG
GND
œIN
+IN
Vœ
V+
OUTPUT
NC
VIN
GND
GND
VSœ
VOUT
Ground (GND) plane on another layer
Use low-ESR,
ceramic bypass
capacitor
图11-2. 同相配置的运算放大器电路板布局
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
37
Product Folder Links: OPA191 OPA2191 OPA4191
OPA191, OPA2191, OPA4191
ZHCSEE4D –DECEMBER 2015 –REVISED AUGUST 2021
www.ti.com.cn
12 器件和文档支持
12.1 器件支持
12.1.1 开发支持
12.1.1.1 TINA-TI™ 仿真软件（免费下载）
TINA™ 是一款基于 SPICE 引擎、简单、功能强大且易于使用的电路仿真程序。TINA-TI 仿真软件是 TINA 软件的
一款免费全功能版本，除了一系列无源和有源模型外，此版本软件还预先载入了一个宏模型库。TINA-TI 仿真软件
提供所有传统的SPICE 直流、瞬态和频域分析，以及其他设计功能。
TINA-TI 仿真软件提供全面的后处理能力，便于用户以多种方式获得结果，用户可从 Analog eLab Design Center
（模拟电子实验室设计中心）免费下载。虚拟仪器提供选择输入波形和探测电路节点、电压以及波形的能力，从
而构建一个动态的快速启动工具。
备注
这些文件要求安装 TINA 软件（从 DesignSoft™）或者 TINA-TI 软件。请从 TINA-TI 文件夹中下载免费
的TINA-TI 软件（网址为http://www.ti.com.cn/tool/cn/tina-ti）。
12.1.1.2 TI 精密设计
TI 精密设计（请访问 http://www.ti.com/ww/en/analog/precision-designs/）是由 TI 公司精密模拟应用专家创建的
模拟解决方案，提供了许多实用电路的工作原理、组件选择、仿真、完整 PCB 电路原理图和布局、物料清单以及
性能测量结果。
12.2 文档支持
12.2.1 相关文档
• 德州仪器(TI)，电路板布局技巧
• 德州仪器(TI)，适合所有人的运算放大器设计参考
12.3 接收文档更新通知
要接收文档更新通知，请导航至 ti.com 上的器件产品文件夹。点击订阅更新 进行注册，即可每周接收产品信息更
改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。
12.4 支持资源
TI E2E™ 支持论坛是工程师的重要参考资料，可直接从专家获得快速、经过验证的解答和设计帮助。搜索现有解
答或提出自己的问题可获得所需的快速设计帮助。
链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅
TI 的《使用条款》。
Copyright © 2022 Texas Instruments Incorporated
38
Submit Document Feedback
Product Folder Links: OPA191 OPA2191 OPA4191
OPA191, OPA2191, OPA4191
ZHCSEE4D –DECEMBER 2015 –REVISED AUGUST 2021
www.ti.com.cn
12.5 商标
e-trim™ and TI E2E™ are trademarks of Texas Instruments.
TINA™ and DesignSoft™ are trademarks of DesignSoft, Inc.
蓝牙® is a registered trademark of Bluetooth SIG, Inc.
所有商标均为其各自所有者的财产。
12.6 Electrostatic Discharge Caution
This integrated circuit can be damaged by ESD. Texas Instruments recommends that all integrated circuits be handled
with appropriate precautions. Failure to observe proper handling and installation procedures can cause damage.
ESD damage can range from subtle performance degradation to complete device failure. Precision integrated circuits may
be more susceptible to damage because very small parametric changes could cause the device not to meet its published
specifications.
12.7 术语表
TI 术语表
本术语表列出并解释了术语、首字母缩略词和定义。
13 机械、封装和可订购信息
下述页面包含机械、封装和订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且
不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
39
Product Folder Links: OPA191 OPA2191 OPA4191
PACKAGE OPTION ADDENDUM
www.ti.com
28-Sep-2021
PACKAGING INFORMATION
Orderable Device
Status Package Type Package Pins Package
Eco Plan
Lead finish/
Ball material
MSL Peak Temp
Op Temp (°C)
Device Marking
Samples
Drawing
Qty
(1)
(2)
(3)
(4/5)
(6)
OPA191ID
OPA191IDBVR
OPA191IDBVT
OPA191IDGKR
OPA191IDGKT
OPA191IDR
ACTIVE
ACTIVE
ACTIVE
ACTIVE
ACTIVE
ACTIVE
ACTIVE
ACTIVE
ACTIVE
ACTIVE
ACTIVE
ACTIVE
ACTIVE
ACTIVE
ACTIVE
SOIC
SOT-23
SOT-23
VSSOP
VSSOP
SOIC
D
DBV
DBV
DGK
DGK
D
8
5
75
RoHS & Green
NIPDAU
Level-2-260C-1 YEAR
Level-2-260C-1 YEAR
Level-2-260C-1 YEAR
Level-2-260C-1 YEAR
Level-2-260C-1 YEAR
Level-2-260C-1 YEAR
Level-2-260C-1 YEAR
Level-2-260C-1 YEAR
Level-2-260C-1 YEAR
Level-2-260C-1 YEAR
Level-3-260C-168 HR
Level-3-260C-168 HR
Level-2-260C-1 YEAR
Level-2-260C-1 YEAR
Level-1-260C-UNLIM
-40 to 125
-40 to 125
-40 to 125
-40 to 125
-40 to 125
-40 to 125
-40 to 125
-40 to 125
-40 to 125
-40 to 125
-40 to 125
-40 to 125
-40 to 125
-40 to 125
-40 to 125
OPA191
3000 RoHS & Green
250 RoHS & Green
2500 RoHS & Green
250 RoHS & Green
2500 RoHS & Green
75 RoHS & Green
2500 RoHS & Green
250 RoHS & Green
2500 RoHS & Green
50 RoHS & Green
NIPDAU
NIPDAU
NIPDAU
NIPDAU
NIPDAU
NIPDAU
NIPDAU
NIPDAU
NIPDAU
NIPDAU
NIPDAU
NIPDAU
NIPDAU
NIPDAU
ZAMV
5
ZAMV
8
ZANV
8
ZANV
8
OPA191
2191
OPA2191ID
SOIC
D
8
OPA2191IDGKR
OPA2191IDGKT
OPA2191IDR
OPA4191ID
VSSOP
VSSOP
SOIC
DGK
DGK
D
8
2191
8
2191
8
2191
SOIC
D
14
14
14
14
16
OPA4191
OPA4191
OPA4191
OPA4191
OPA4191IDR
OPA4191IPWR
OPA4191IPWT
OPA4191IRUMR
SOIC
D
2500 RoHS & Green
2000 RoHS & Green
TSSOP
TSSOP
WQFN
PW
PW
RUM
250
3000 RoHS & Green
250 RoHS & Green
RoHS & Green
OPA
4191
OPA4191IRUMT
ACTIVE
WQFN
RUM
16
NIPDAU
Level-1-260C-UNLIM
-40 to 125
OPA
4191
(1) The marketing status values are defined as follows:
ACTIVE: Product device recommended for new designs.
LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.
NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.
PREVIEW: Device has been announced but is not in production. Samples may or may not be available.
OBSOLETE: TI has discontinued the production of the device.
Addendum-Page 1
PACKAGE OPTION ADDENDUM
www.ti.com
28-Sep-2021
(2) RoHS: TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance
do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may
reference these types of products as "Pb-Free".
RoHS Exempt: TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.
Green: TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based
flame retardants must also meet the <=1000ppm threshold requirement.
(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.
(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.
(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuation
of the previous line and the two combined represent the entire Device Marking for that device.
(6)
Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two
lines if the finish value exceeds the maximum column width.
Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information
provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and
continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals.
TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.
In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.
Addendum-Page 2
PACKAGE MATERIALS INFORMATION
www.ti.com
22-Sep-2022
TAPE AND REEL INFORMATION
REEL DIMENSIONS
TAPE DIMENSIONS
K0
P1
W
B0
Reel
Diameter
Cavity
A0
A0 Dimension designed to accommodate the component width
B0 Dimension designed to accommodate the component length
K0 Dimension designed to accommodate the component thickness
Overall width of the carrier tape
W
P1 Pitch between successive cavity centers
Reel Width (W1)
QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE
Sprocket Holes
Q1 Q2
Q3 Q4
Q1 Q2
Q3 Q4
User Direction of Feed
Pocket Quadrants
*All dimensions are nominal
Device
Package Package Pins
Type Drawing
SPQ
Reel
Reel
A0
B0
K0
P1
W
Pin1
Diameter Width (mm) (mm) (mm) (mm) (mm) Quadrant
(mm) W1 (mm)
OPA191IDBVR
OPA191IDBVT
OPA191IDGKR
OPA191IDGKT
OPA191IDR
SOT-23
SOT-23
VSSOP
VSSOP
SOIC
DBV
DBV
DGK
DGK
D
5
5
3000
250
180.0
180.0
330.0
177.8
330.0
330.0
180.0
330.0
330.0
330.0
180.0
330.0
180.0
8.4
3.23
3.23
5.3
3.17
3.17
3.4
1.37
1.37
1.4
4.0
4.0
8.0
8.0
8.0
8.0
8.0
8.0
8.0
8.0
8.0
8.0
8.0
8.0
Q3
Q3
Q1
Q1
Q1
Q1
Q1
Q1
Q1
Q1
Q1
Q2
Q2
8.4
8.0
8
2500
250
12.4
12.4
12.4
12.4
12.4
12.4
16.4
12.4
12.4
12.4
12.4
12.0
12.0
12.0
12.0
12.0
12.0
16.0
12.0
12.0
12.0
12.0
8
5.3
3.4
1.4
8
2500
2500
250
6.4
5.2
2.1
OPA2191IDGKR
OPA2191IDGKT
OPA2191IDR
VSSOP
VSSOP
SOIC
DGK
DGK
D
8
5.3
3.4
1.4
8
5.3
3.4
1.4
8
2500
2500
2000
250
6.4
5.2
2.1
OPA4191IDR
SOIC
D
14
14
14
16
16
6.5
9.0
2.1
OPA4191IPWR
OPA4191IPWT
OPA4191IRUMR
OPA4191IRUMT
TSSOP
TSSOP
WQFN
WQFN
PW
PW
RUM
RUM
6.9
5.6
1.6
6.9
5.6
1.6
3000
250
4.25
4.25
4.25
4.25
1.15
1.15
Pack Materials-Page 1
PACKAGE MATERIALS INFORMATION
www.ti.com
22-Sep-2022
TAPE AND REEL BOX DIMENSIONS
Width (mm)
H
W
L
*All dimensions are nominal
Device
Package Type Package Drawing Pins
SPQ
Length (mm) Width (mm) Height (mm)
OPA191IDBVR
OPA191IDBVT
OPA191IDGKR
OPA191IDGKT
OPA191IDR
SOT-23
SOT-23
VSSOP
VSSOP
SOIC
DBV
DBV
DGK
DGK
D
5
5
3000
250
213.0
223.0
346.0
213.0
356.0
356.0
210.0
356.0
356.0
356.0
210.0
367.0
210.0
191.0
270.0
346.0
191.0
356.0
356.0
185.0
356.0
356.0
356.0
185.0
367.0
185.0
35.0
35.0
29.0
35.0
35.0
35.0
35.0
35.0
35.0
35.0
35.0
35.0
35.0
8
2500
250
8
8
2500
2500
250
OPA2191IDGKR
OPA2191IDGKT
OPA2191IDR
VSSOP
VSSOP
SOIC
DGK
DGK
D
8
8
8
2500
2500
2000
250
OPA4191IDR
SOIC
D
14
14
14
16
16
OPA4191IPWR
OPA4191IPWT
OPA4191IRUMR
OPA4191IRUMT
TSSOP
TSSOP
WQFN
WQFN
PW
PW
RUM
RUM
3000
250
Pack Materials-Page 2
PACKAGE MATERIALS INFORMATION
www.ti.com
22-Sep-2022
TUBE
T - Tube
height
L - Tube length
W - Tube
width
B - Alignment groove width
*All dimensions are nominal
Device
Package Name Package Type
Pins
SPQ
L (mm)
W (mm)
T (µm)
B (mm)
OPA191ID
OPA2191ID
OPA4191ID
D
D
D
SOIC
SOIC
SOIC
8
8
75
75
50
506.6
506.6
506.6
8
8
8
3940
3940
3940
4.32
4.32
4.32
14
Pack Materials-Page 3
GENERIC PACKAGE VIEW
RUM 16
4 x 4, 0.65 mm pitch
WQFN - 0.8 mm max height
PLASTIC QUAD FLATPACK - NO LEAD
This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.
4224843/A
www.ti.com
PACKAGE OUTLINE
DBV0005A
SOT-23 - 1.45 mm max height
S
C
A
L
E
4
.
0
0
0
SMALL OUTLINE TRANSISTOR
C
3.0
2.6
0.1 C
1.75
1.45
1.45
0.90
B
A
PIN 1
INDEX AREA
1
2
5
(0.1)
2X 0.95
1.9
3.05
2.75
1.9
(0.15)
4
3
0.5
5X
0.3
0.15
0.00
(1.1)
TYP
0.2
C A B
NOTE 5
0.25
GAGE PLANE
0.22
0.08
TYP
8
0
TYP
0.6
0.3
TYP
SEATING PLANE
4214839/G 03/2023
NOTES:
1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing
per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Refernce JEDEC MO-178.
4. Body dimensions do not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not
exceed 0.25 mm per side.
5. Support pin may differ or may not be present.
www.ti.com
EXAMPLE BOARD LAYOUT
DBV0005A
SOT-23 - 1.45 mm max height
SMALL OUTLINE TRANSISTOR
PKG
5X (1.1)
1
5
5X (0.6)
SYMM
(1.9)
2
3
2X (0.95)
4
(R0.05) TYP
(2.6)
LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:15X
SOLDER MASK
OPENING
SOLDER MASK
OPENING
METAL UNDER
SOLDER MASK
METAL
EXPOSED METAL
EXPOSED METAL
0.07 MIN
ARROUND
0.07 MAX
ARROUND
NON SOLDER MASK
DEFINED
SOLDER MASK
DEFINED
(PREFERRED)
SOLDER MASK DETAILS
4214839/G 03/2023
NOTES: (continued)
6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
www.ti.com
EXAMPLE STENCIL DESIGN
DBV0005A
SOT-23 - 1.45 mm max height
SMALL OUTLINE TRANSISTOR
PKG
5X (1.1)
1
5
5X (0.6)
SYMM
(1.9)
2
3
2X(0.95)
4
(R0.05) TYP
(2.6)
SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:15X
4214839/G 03/2023
NOTES: (continued)
8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate
design recommendations.
9. Board assembly site may have different recommendations for stencil design.
www.ti.com
PACKAGE OUTLINE
D0008A
SOIC - 1.75 mm max height
SCALE 2.800
SMALL OUTLINE INTEGRATED CIRCUIT
C
SEATING PLANE
.228-.244 TYP
[5.80-6.19]
.004 [0.1] C
A
PIN 1 ID AREA
6X .050
[1.27]
8
1
2X
.189-.197
[4.81-5.00]
NOTE 3
.150
[3.81]
4X (0 -15 )
4
5
8X .012-.020
[0.31-0.51]
B
.150-.157
[3.81-3.98]
NOTE 4
.069 MAX
[1.75]
.010 [0.25]
C A B
.005-.010 TYP
[0.13-0.25]
4X (0 -15 )
SEE DETAIL A
.010
[0.25]
.004-.010
[0.11-0.25]
0 - 8
.016-.050
[0.41-1.27]
DETAIL A
TYPICAL
(.041)
[1.04]
4214825/C 02/2019
NOTES:
1. Linear dimensions are in inches [millimeters]. Dimensions in parenthesis are for reference only. Controlling dimensions are in inches.
Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not
exceed .006 [0.15] per side.
4. This dimension does not include interlead flash.
5. Reference JEDEC registration MS-012, variation AA.
www.ti.com
EXAMPLE BOARD LAYOUT
D0008A
SOIC - 1.75 mm max height
SMALL OUTLINE INTEGRATED CIRCUIT
8X (.061 )
[1.55]
SYMM
SEE
DETAILS
1
8
8X (.024)
[0.6]
SYMM
(R.002 ) TYP
[0.05]
5
4
6X (.050 )
[1.27]
(.213)
[5.4]
LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:8X
SOLDER MASK
OPENING
SOLDER MASK
OPENING
METAL UNDER
SOLDER MASK
METAL
EXPOSED
METAL
EXPOSED
METAL
.0028 MAX
[0.07]
.0028 MIN
[0.07]
ALL AROUND
ALL AROUND
SOLDER MASK
DEFINED
NON SOLDER MASK
DEFINED
SOLDER MASK DETAILS
4214825/C 02/2019
NOTES: (continued)
6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
www.ti.com
EXAMPLE STENCIL DESIGN
D0008A
SOIC - 1.75 mm max height
SMALL OUTLINE INTEGRATED CIRCUIT
8X (.061 )
[1.55]
SYMM
1
8
8X (.024)
[0.6]
SYMM
(R.002 ) TYP
[0.05]
5
4
6X (.050 )
[1.27]
(.213)
[5.4]
SOLDER PASTE EXAMPLE
BASED ON .005 INCH [0.125 MM] THICK STENCIL
SCALE:8X
4214825/C 02/2019
NOTES: (continued)
8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate
design recommendations.
9. Board assembly site may have different recommendations for stencil design.
www.ti.com
重要声明和免责声明
TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，
不保证没有瑕疵且不做出任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担
保。
这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验
证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。
这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的应用。严禁对这些资源进行其他复制或展示。
您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成
本、损失和债务，TI 对此概不负责。
TI 提供的产品受 TI 的销售条款或 ti.com 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改
TI 针对 TI 产品发布的适用的担保或担保免责声明。
TI 反对并拒绝您可能提出的任何其他或不同的条款。IMPORTANT NOTICE
邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2023，德州仪器 (TI) 公司
相关型号：
OPA2191IDGKR
Low-power, 36-V, CMOS precision e-trim™ operational amplifier | DGK | 8 | -40 to 125
TI
OPA2191IDGKT
Low-power, 36-V, CMOS precision e-trim™ operational amplifier | DGK | 8 | -40 to 125
TI
©2020 ICPDF网 联系我们和版权申明