触发器
摘要：触发器是数字电路中最基本的存储与时序控制单元，从简单的 RS触发器 到广泛应用的 D触发器，再到用于计数分频的 T/JK触发器，它们共同构建了数字系统的“时序骨架”，是计算机、通信、自动化控制等各类电子设备不可或缺的核心器件。
什么是触发器？
触发器（Flip-Flop）是一种基本的时序逻辑电路单元，具有 两个稳定状态，可以用来存储一位二进制信息（0或1）。在数字电路中，触发器是寄存器、计数器、存储器以及时序控制电路的核心基础器件。
它与 组合逻辑电路 的不同之处在于：触发器不仅取决于输入信号，还取决于电路的历史状态（即内部存储的内容）。
触发器产品图片示例
基本特点
双稳态：触发器在任何时刻只有两个稳定输出状态，代表逻辑“0”和逻辑“1”。
存储功能：能够保持之前的状态，直到有触发条件改变。
同步/异步控制：部分触发器依赖时钟信号进行同步翻转，部分则依赖输入变化立即响应。
时序特性：包含建立时间、保持时间、传播延迟等关键参数。
主要类型
RS触发器（Set-Reset Flip-Flop）
最基本的触发器，由两个交叉耦合的逻辑门构成。
输入端为 S（置位） 和 R（复位）。
存在 禁用态（S=R=1），因此应用时需避免。
JK触发器
改进的RS触发器，解决了禁用态问题。
当 J=K=1 且有时钟脉冲时，输出状态翻转。
常用于 计数器。
D触发器（Data/Delay Flip-Flop）
输入端只有 D（数据），在时钟触发沿时，Q输出 = D输入。
是寄存器和数据缓存的核心元件。
T触发器（Toggle Flip-Flop）
当 T=1 且有时钟脉冲时，输出状态翻转；T=0时保持状态。
常用于分频电路。
主从触发器（Master-Slave Flip-Flop）
由两个触发器串联构成，一个作为主单元，一个作为从单元，保证时序正确性，避免毛刺。
应用领域
数据存储：构成寄存器、存储单元。
时序控制：形成状态机、控制逻辑。
计数器与分频器：T触发器和JK触发器广泛应用。
信号同步：D触发器用于跨时钟域同步。
移位寄存器：由多个触发器级联实现。
常见触发方式
电平触发：电路在输入电平保持时有效。
边沿触发：电路只在时钟信号的上升沿或下降沿有效。
异步控制：直接由外部输入控制输出，不依赖时钟。