光刻技术或不再唯一，新型技术蓄势待发

“光刻将不再那么重要。” 这句话出自英特尔的一位高管之口，一经说出便在半导体业界引起了轩然大波。

光刻机，长久以来都被视作半导体制造的核心命脉。然而，近期多家芯片巨头释放的信息显示，未来光刻技术或许不再是芯片制造的唯一选择，即便是备受争抢的 High - NA EUV 光刻机，目前也大多处于 “闲置” 状态。

High - NA EUV 光刻机，面临滞销困境

去年，High - NA EUV 光刻机热度极高。ASML 官网显示，其组装了两个 TWINSCAN EXE:5000 高数值孔径光刻系统。一个由 ASM 与 imec 合作开发，于 2024 年安装在联合实验室，预计 2025 年投入量产；另一个由英特尔在 2018 年订购，2023 年 12 月，ASML 正式向英特尔交付了首个 High - NA EUV 光刻系统 —— TWINSCAN EXE:5000 的首批模块。

2024 年初，该光刻机主要组件运抵英特尔；11 月，台积电称年底前会收到 ASML 最先进的 High - NA EUV 光刻机。2025 年 3 月，三星在韩国华城园区引入首台 ASML 造的 TWINSCAN EXE:5000，成为第三家购入的半导体厂商，且三星决定在未来 DRAM 生产中用该技术，竞争对手 SK 海力士也有此计划。

但在实际应用中，芯片巨头们却对 High - NA EUV 打了退堂鼓。英特尔虽表示 ASML 的首批两台尖端光刻机已在其工厂 “投入生产”，且数据显示它们比早期型号更可靠，还利用该光刻机在一个季度内生产 30000 片晶圆。英特尔计划用 High - NA EUV 设备开发 Intel 18A（1.8nm）制造技术并于今年晚些时候与新一代 PC 芯片一起量产，也计划投入下一代制造技术 Intel 14A（1.4nm）生产，但未透露量产日期。台积电业务开发资深副总经理张晓强表示，设备价格超过 3.5 亿欧元（3.78 亿美元），目前标准型 EUV 光刻机仍可支持台积电尖端制程生产到 2026 年，A16 制程会继续采用标准型 EUV 光刻机。

在台积电技术论坛欧洲站活动上，张晓强重申 A14 和 A16 工艺技术都不会采用 High - NA EUV 光刻机，且技术团队已找到在 A14 节点生产芯片而无需使用该光刻机的方法。此前台积电曾考虑用 High - NA EUV 微影曝光机生产 A10 制程芯片，这意味着 2030 年后才能看到这种机器大规模量产。三星及其竞争对手 SK 海力士均决定推迟在 DRAM 生产中引入 High - NA EUV 技术的时间，原因是工具设备成本过高，且 DRAM 架构即将发生变化。三星会将 High - NA EUV 技术引入逻辑芯片生产，正在评估 1.4nm 工艺中的使用，目标 2027 年量产。

刻蚀技术，成为新焦点

在半导体制造中，刻蚀是仅次于光刻的核心工艺。随着先进制程向 3nm 及以下演进，刻蚀步骤在制程中的占比从传统制程的 10% 激增至 50% 以上（以 5nm FinFET 为例，刻蚀次数超 150 次）。据投资研究平台 Tegus 披露，一位匿名英特尔总监表示，未来晶体管设计将降低对先进光刻设备的依赖，转而提升刻蚀技术的核心地位。

随着全环绕栅极场效应晶体管和互补场效应晶体管（CFET）等新型结构的发展，高端芯片制造对光刻环节的总体需求将会减弱。在光刻环节，ASML EUV 及 High - NA 光刻机将电路设计转印至晶圆；后处理环节，通过沉积工艺添加材料，再经刻蚀工艺选择性去除材料形成晶体管结构。

这位高管强调，GAAFET 与 CFET 等三维晶体管结构要求 “从各个方向包裹栅极”，使得横向去除多余材料成为关键，制造商将更专注于通过刻蚀工艺去除材料，而非延长晶圆在光刻机中的处理时间来缩小特征尺寸。

不过，未来芯片制造虽会减少对 ASML High - NA EUV 光刻机的依赖，但业界对该设备的需求依旧较大。该高管指出，在 7nm 技术节点附近，EUV 光刻曾起到关键作用，往后这类需求会减少，这不仅是因为在探寻巧妙的侧向材料去除与操控方法，还涉及晶圆对晶圆（wafer - to - wafer）的技术，存储芯片与逻辑芯片厂商开始在晶圆背面或晶圆之间寻找 “空间”，降低了对最小特征尺寸的依赖，能在垂直维度和给定平面上实现高密度集成。

ASML EUV，还能走多远

上述观点引发了业界对 ASML 的高度关注，主要聚焦三个问题：一是 ASML 年度光刻机出货量；二是其下一代产品进展；三是 ASML 的 EUV 技术还能走多远。2024 年财报显示，ASML 光刻机全年销量 418 台，包括 44 台 EUV 光刻机、374 台 DUV 光刻机，还卖出 165 台计量和检测系统。收入来源方面，中国大陆 2024 年为 ASML 贡献了 101.95 亿欧元收入（约合人民币 797.71 亿元），占比高达 36.1%，遥遥领先。其次是韩国 64.09 亿欧元，占比 22.7%；美国 45.22 亿欧元，占比 16.0%；中国台湾 43.54 亿欧元，占比 15.4%；欧洲 13 亿欧元，占比 4.6%；日本 11.56 亿欧元，占比 4.1%。ASML 指出，市场需求不足、晶圆厂准备不足，导致客户对 EUV 光刻机的需求推迟，但 DVU 光刻机需求仍然超过交付能力，尤其是来自中国市场的需求十分强劲。

在下一代产品方面，ASML 和蔡司在研究新一代数值孔径为 0.75 NA 的 Hyper NA EUV 光刻系统，该系统不仅能打印出更清晰的线条，而且打印速度更快。根据 ASML 未来 15 年的逻辑器件工艺路线图，利用目前 0.3NA 的标准型 EUV 光刻机支持到 2025 年 2nm 的量产，再往下需要通过多重曝光技术实现，但支持到 2027 年量产的 1.4nm 将会是极限。尽管 ASML 的 EUV 技术重塑了芯片制造业，且很可能在未来至少 10 到 20 年内保持关键地位，但也需要面临来自业界各方的挑战。

新型光刻技术，陆续面世

目前 ASML 的 EUV 光刻机采用激光等离子体 EUV 光源（EUV - LPP），随着半导体制程的持续推进，EUV - LPP 面临更多挑战。近年来，美国、中国、日本等国家的研究机构都在研发基于直线电子加速器的自由电子激光技术的 EUV 光源（EUV - FEL）系统，该技术利用磁铁影响电子，可产生任何波长的光，且光源功率足以同时支持 10 - 20 台 EUV 光刻机，能绕过 ASML 所采用的 EUV - LPP 技术路线，大幅降低 EUV 光源的系统成本。

不过，ASML 在 2015 年左右研究该技术时发现，粒子加速器体积庞大，不适合当前的晶圆厂，且一旦 EUV - FEL 光源产生故障或需要维护，接入该光源的 10 多条生产线都将面临停机问题，对于大多数芯片制造商或晶圆代工厂商来说，如果在一个地区只建几座晶圆厂，就没必要用这样的重型光源。美国初创公司 Xlight 希望在 2028 年将 EUV - FEL 光源的原型与 ASML 机器连接起来。初创公司 Lace LithographyAS（挪威卑尔根）正在开发一种光刻技术，使用向表面发射的原子来定义特征，其分辨率超出了极紫外光刻技术的极限，理论上可以实现更精细的特征，支持晶体管的持续小型化并延伸摩尔定律。传统的 EUV 系统使用 13.5nm 波长的光，通过一系列反射镜和掩模在晶圆上形成图案，而原子光刻技术能够实现直接无掩模图案化，其分辨率甚至小于受波长限制的 EUV 系统所能达到的分辨率。

此外，纳米压印光刻、电子束光刻机等新型光刻技术也在不断发展。纳米压印光刻通过压印模具的方式，直接将图案复制到光刻胶上，相比传统光刻，能够以更低的成本实现高分辨率图形转移，已经在一些特殊领域得到应用。电子束光刻机则可以直接利用电子束在光刻胶上绘制图案，具有极高的分辨率和灵活性，特别适用于小批量、高精度芯片的制造。尽管目前 ASML 凭借成熟的产业链、庞大的装机量以及稳定的客户关系占据优势，但新兴技术带来的潜在威胁不容忽视。