I2C 走向末路，I3C 开启芯片通信新时代

在电子技术的发展历程中，总线技术的革新一直是推动嵌入式系统进步的关键因素。1980 年，飞利浦半导体公司（现为恩智浦半导体公司）发明的 I2C（Inter - Integrated Circuit：内部集成电路）总线，在简化嵌入式系统通信方面迈出了一大步。它是一种简单的双线接口，用于同步、多主 / 多从、单端串行通信。

45 年后的今天，I2C 总线仍然广泛用于连接低速外设集成电路 (IC)、处理器和微控制器。然而，如今的硅片已经发生了翻天覆地的变化。我们已经从 8 位 MCU 发展到多核 SOC，从简单的传感器发展到复杂的多模传感器设备。对带宽、延迟和功耗的需求都在急剧增加，而这正是新型改进型总线变体得以发展的契机。

那么，什么是 I3C 以及它为何重要呢？I3C（Improved Inter - Integrated Circuit：改进型集成电路）是由 MIPI 联盟开发的一种总线，它是基于 I2C 的双线接口，并对其进行了改进以提高速度和效率。它旨在取代 I2C（以及部分 SPI），同时仍保持与 I2C 的向后兼容。I3C 提供高达 12.5 MHz 的更高时钟速度、无需额外线路的带内中断、动态寻址、双数据速率和多通道操作（最高可达 100Mbps）、节能模式以及标准化命令集。它是专为现代嵌入式系统打造的更快、更精简的继任者，并正迅速成为 SoC 和 FPGA 设计人员的默认选择。

I2C 的成功得益于其简单的一条数据线 (SDA) 和一条时钟线 (SCL) 以及主 / 从架构，总线上最多可连接 127 个设备。它不需要像 SPI 那样每个设备都进行片选，这使其成为低引脚数封装和简化电路板布线的理想选择。但随着技术的不断发展，SOC 变得越来越复杂，时间敏感的设计人员开始逐渐达到 I2C 的极限。线路速率和数据吞吐量经过多次迭代，包括 400 kbit/s 快速模式、1 Mbit/s 加快速模式、3.4 Mbit/s 高速模式和 5 Mbit/s 超快速模式。尽管有这些改进，但线路速率仍不足以满足当今对高速传感器或复杂外设日益增长的需求。设计人员面临着通过让设备轮询或使用单独的 GPIO 线来实现中断的挑战，这破坏了双线布线的简单性。多控制器设置在仲裁方面很复杂，而且通常不受目标设备支持。

I3C 由 MIPI 联盟开发，旨在解决这些限制，同时仍保持与传统 I2C 设备的向后兼容性。能够支持传统传感器并启用新功能，这就是 I3C 对当今系统设计人员如此重要的原因。I3C 相对于 I2C 有很多关键优势，其中最重要的是更高的吞吐量。在 SDR（单数据速率）模式下，其时钟频率高达 12.5MHz，即使在广泛采用的快速模式下，其速度也比 I2C 快 10 倍，是 I2C 顶级超快速模式的两倍多。此外，I3C 还可以在 HDR（高数据速率）模式下运行，将性能进一步推高至 100 Mbps。

I3C 的动态寻址允许在总线初始化期间分配设备地址，这与 I2C 硬编码或引脚可配置地址不同。这简化了 PCB 设计并实现了更具可扩展性的系统。带内中断 (IBI) 的加入消除了对外部中断线的需求，并允许目标设备通过同一双线接口发出中断以响应控制器活动，这使得 I3C 成为事件驱动架构的理想选择。多种节能功能使其能够实现更高的能效。热连接允许设备在总线运行时动态加入总线，设备可以高效地进入睡眠状态并被唤醒。此外，与 I2C 仅支持开漏操作不同，推挽信号传输的加入进一步降低了功耗。

在评估项目的 I3C IP 核时，需要牢记以下几点：符合最新的 MIPI I3C 规范（v1.1.1 或 v1.2）；向下兼容以实现无缝 I2C 回退（这对于混合环境至关重要）；可配置的角色（包括辅助主设备的动态角色切换）；支持 HDR，以便在传输大数据块时充分利用更高的数据速率（HDR - DDR、HDR - TSP/TSL、HDR - BT）。向 I3C 的过渡可能是一个循序渐进的过程，尤其是在使用传统设备的系统中。以下几个指标表明是时候进行迁移了：您可能需要更高的带宽；中断所需的 GPIO 线路过多；您的设计对功耗敏感；或者您可能需要一个面向未来的协议来降低延迟和电路板复杂性。

与 80 年代相比，如今的嵌入式系统速度更快、更复杂，功耗感知也更强。数十年来，I2C 一直是系统设计中不可或缺的接口，并经历了多次迭代。I3C 正是为应对新挑战而生，它不仅保留了我们熟悉的两线式简洁性，还兼具现代系统所需的性能。如果您正在构建下一个 ASIC 或为 FPGA 设计选择外设， I3C 是一个很好的选择，它不仅是一种更快的总线，而且是芯片间通信的绝佳基础。