先进封装风向转变，FOPLP 接棒 CoWoS 成焦点

在半导体行业中，先进封装领域的风向正悄然转变。扇出型面板级封装（FOPLP）有望接棒 CoWoS，成为未来 AI 芯片封装的新主流。这一趋势吸引了众多行业巨头的目光，包括晶圆代工龙头台积电、日月光、力成、群创以及 SpaceX 等企业纷纷布局，业界普遍认为，FOPLP 能够增加大尺寸 AI 芯片的产量并有效降低成本，这是其受到青睐的关键因素。

以台积电为例，该公司的扇出型面板级封装技术规格，第一代版本将采用 310mm×310mm 的尺寸，相较于先前试做的 510mm×515mm 有所缩小。目前，台积电正在桃园兴建试产线，最快将于 2027 年进行小量试产。

从技术层面分析，与传统圆形晶圆相比，面板级封装技术的可用面积更大。而台积电为了严格控管品质，经过综合考量后决定先采用略小的基板。

众多厂商纷纷提早布局 FOPLP 领域。日月光投控在扇出型面板级先进封装方面的布局已超过十年。去年，该公司投入 2 亿美元采购设备，计划在高雄厂建立产线。预计今年下半年设备进驻，年底前进行试产，明年开始送样进行客户认证。这一系列举措将有助于日月光集团在未来强化其在先进封装领域的竞争力。

力成也在该领域取得了一定进展。公司的面板级扇出型封装已实现小量出货，并且有重量级客户的高阶产品进入验证阶段。据悉，该客户使用 2 纳米制程的高阶系统单芯片（SoC），搭配 12 颗 HBM（高频宽记忆体）芯片，使得整体封装成本高达 25,000 美元，堪称目前业界少见的超高价值封装设计。力成看好未来先进封装业务对公司营运的贡献将逐年增加。

群创董事长洪进扬强调，群创投入 FOPLP 研发已有八年时间，其 FOPLP 产品已获客户验证，2025 年将实现大量生产。洪进扬认为，AI 热潮将推动高阶芯片需求的增长，而 FOPLP 能够增加大尺寸 AI 芯片产量并降低成本，群创将与合作伙伴共同满足高阶芯片的市场需求。

群创在 FOPLP 的 Chip First（先芯片）技术方面具有显著优势，可协助客户缩小晶粒的尺寸，大幅度降低成本，同时维持高密度的 I/O 脚数，并降低整体的封装厚度，以满足手机与行动装置对厚度的严苛要求。这一技术非常适合应用在 NFC Controller、Audio Codec、PMIC、Connectivity 通讯芯片等先进封装领域。

根据群创揭露的布局 FOPLP 三项制程技术蓝图，今年率先量产的先芯片（Chip First）制程技术将作为优先发展方向。其次，针对中高阶产品的重布线层（RDL First）制程，可望于一至两年内导入量产。至于技术难度最高的玻璃钻孔（TGV）制程，群创将与合作伙伴共同研发，估计尚需两至三年时间才能投入量产。