1.4nm 制程成本飙升，芯片行业何去何从？

苹果、联发科、高通等科技行业的知名企业已将目光聚焦于台积电的 2 纳米制程，据悉，台积电已于 4 月 1 日开始接受相关订单。每片晶圆 3 万美元的成本，对于下一代制程节点而言，无疑是一个难以逾越的障碍。然而，这些企业为了获取竞争优势或保持领先地位，不惜斥资数十亿美元。

然而，未来的道路只会更加艰难。近期的一项预测显示，在 2 纳米制程之后，1.4 纳米 “埃” 制程将接踵而至，但其成本可能会进一步攀升。

1.4nm，太贵了

在今年四月的北美技术研讨会上，台积电发布了其 A14（1.4 纳米级）制造技术。该技术承诺将在性能、功耗和晶体管密度方面显著超越其 N2（2 纳米）工艺。不过，据台媒中国时报报道，台积电 A14 工艺每片晶圆的成本可能高达 4.5 万美元，相较于 2 纳米节点，价格上涨了 50%。

那么，这片晶圆的高昂成本究竟源于何处呢？台积电透露，新节点将采用其第二代环栅（GAA）纳米片晶体管，并通过 NanoFlex Pro 技术提供更大的灵活性。台积电预计 A14 将于 2028 年投入量产，但不支持背面供电。从性能指标来看，与 N2 相比，A14 的速度提高了 15%，功耗降低了 30%，逻辑密度是整体芯片密度的 1.23 倍，或者至少是混合设计的 1.2 倍。

所以，如台积电所说，这是一项非常非常重要的技术。

如上所述，作为一种全新的制程技术，台积电的A14 基于该公司的第二代 GAAFET 纳米片晶体管和新的标准单元架构，以实现性能、功耗和微缩优势。台积电预计，与 N2 相比，A14 将在相同的功耗和复杂度下实现 10% 至 15% 的性能提升，在相同的频率和晶体管数量下降低 25% 至 30% 的功耗，并在混合芯片设计和逻辑电路中提高 20% 至 23% 的晶体管密度。

由于 A14 是一个全新的节点，因此与 N2P（利用 N2 IP）以及 A16（采用背面供电的 N2P）相比，它将需要新的 IP、优化和 EDA 软件。此外，台积电强调，A14 还采用了公司自研的设计技术协同优化（DTCO）技术 NanoFlex Pro 技术，允许设计人员以非常灵活的方式设计产品，从而实现最佳的功率性能优势。

值得一提的是，根据台积电日前在欧洲技术研讨会上的说法，包括 A16（1.6 纳米级）和 A14（1.4 纳米级）工艺技术，不需要售价高达四亿美金的最高端 High NA EUV 设备。台积电副联席首席运营官兼业务发展和全球销售高级副总裁 Kevin Zhang 表示，台积电的技术团队已经找到了一种在 1.4nm 节点上生产芯片的方法，而无需使用 High NA EUV 工具，该工具可提供 8nm 分辨率，而 Low NA EUV 系统的分辨率为 13.5nm。

谁会用1.4nm？

即便如此，1.4nm 制程的成本依然令人咋舌。据中国时报报道，只有台积电的最 TOP 用户才会采用 1.4nm 制程。这些用户包括英伟达、苹果、联发科、英特尔、高通和博通等。

英伟达作为 AI 芯片行业的领军企业，无疑是台积电最重要的客户之一。据伯恩斯坦估计，英伟达对台积电收入的贡献将从 2023 年的 5 - 10% 增长到 2025 年的 20% 出头，与苹果的份额持平。该券商表示，台积电的人工智能和后端业务，尤其是先进封装，是关键的增长动力，并预测人工智能将占台积电今年总收入的 20% 以上。

苹果多年来一直是台积电的大客户，双方在最先进工艺上合作密切。据台湾《经济日报》援引分析师的预测，到 2025 年，苹果的 2 纳米订单规模可能达到 1 万亿新台币，约合 330 亿美元。如果订单得以落实，苹果在台积电营收中的占比今年可能会大幅增长。为了持续推动手机、Macbook 甚至传言中的服务器芯片业务发展，苹果采用 1.4nm 制程也是合理的选择。

除了上述企业，英特尔、高通、博通和 MTK 等也可能因各自的芯片业务需求而采用 1.4nm 制程。此外，包括谷歌、微软、AWS 和 META 在内的 CSP，也有可能成为 1.4nm 的采购者。据台媒工商时报引述供应链透露，AWS 在 Trainium 3 解决技术问题后，正与下游供应商洽谈订单，预期完成试产芯片最终检查，接着将启动 Trainium 4 的研发工作。谷歌的 TPU、微软的 MIIA 和 Meta 的 MTIA 也在稳步推进，使其成为 1.4nm 的潜在用户。

然而，从目前的发展趋势来看，45000 美元的 1.4nm 晶圆成本并非终点。

未来晶圆会更贵

知名分析机构 semianalysis 在 2023 年曾对 High NA 光刻和 Low NA 光刻的成本进行比较。他们指出，高数值孔径（NA）的吞吐量受到剂量限制，即使 ASML 能够及时实现其在 1nm 节点上 1kW 光源功率的既定目标，由于剂量需求的快速增长，进一步提高剂量与关键尺寸（CD）曲线的指数级增长对产量的损害非常大，以至于尽管关键尺寸缩小，低数值孔径双重曝光的成本优势在 2nm 和 1.4nm 节点之间仍然有所提升。

Semianalysis 进一步指出，如果光源功率无法提升至 1kW，其影响也值得考虑。更高的光源功率会加速投影光学元件和光掩模的磨损，因为反射涂层会受到诸如热负荷增加等有害影响。目前 600W 以上的功率可能会使光学元件的磨损达到不可接受的程度，而这些元件是扫描仪中最昂贵的部件之一，如果在使用寿命短的情况下更换，成本将非常高昂。

如果假设光源功率在未来无法增加，那么光刻总体成本将显著增加，与目前的 3nm 基线相比，未来节点的光刻成本将增加高达 20%。不过，Semianalysis 也强调，目前这只是一个假设，因为到目前为止，光源功率随着每个新的 EUV 扫描仪型号而不断增加，尽管速度没有主要晶圆厂希望的那么快。

实际上，当初针对这个观点，ASML 已经做出回应。现在市场上除了台积电以外的先进逻辑厂商似乎也都购买了 high NA EUV 光刻机。除了光刻机以外，EDA 和 IP 的成本也在不断提升。未来的芯片成本会如何飙升，我们拭目以待。