HBM 热度升级：技术、应用与市场的全面角逐

HBM（高带宽内存）正从高性能计算领域逐渐向消费电子等更广泛的市场渗透，其影响力正不断扩大，各大 HBM 制造企业在这一领域展开的技术博弈也将更加激烈。

近日，苹果公司表示，正为 20 周年版 iPhone 研发多项创新技术，其中 HBM 被视为关键发展方向之一，苹果已与三星和 SK 海力士等主要内存供应商展开讨论。集邦咨询在最新报告中提出，HBM 技术迭代迅速，预计 HBM3e 将在 2025 年占据超 90% 的出货份额，而 HBM4 也已蓄势待发，将于 2026 年第二季度投入量产。

技术发展更 “深”

HBM 的性能飞跃源于多项关键技术的协同创新，其中硅通孔（TSV）技术是实现垂直互联的基础。TSV 的本质是用立体互联打破平面的限制，通过在硅片内部构建导电通道，将多层 DRAM 芯片堆叠成数据洪流的高速通道。因此，该技术的每一次技术突破都直接推动着 HBM 性能的代际跃升。韩美半导体董事长 Kwak Dong - shin 表示：“TSV 的精度每提升 1 微米，HBM 的带宽就能增加 100GB/s。”

HBM1采用的第一代TSV技术，深宽比仅1:10，单堆栈最多堆叠4层DRAM芯片，带宽仅128GB/s；到HBM2时代，TSV深宽比提升至1:15，8层堆叠实现256GB/s带宽；而HBM3e的第三代TSV技术将深宽比拓展至1:20，配合12层堆叠设计，带宽跃升至2.8TB/s。

当前，头部企业的 TSV 技术路线呈现出差异化竞争态势。SK 海力士选择 “精度优先” 策略，其 HBM3e 产品采用的第三代 TSV 技术，通过 “先通孔后研磨” 工艺，将产品的深宽比提升至 1:20，显著缩短了信号传输路径，使信号延迟较前代降低 15%，为 2.8TB/s 的带宽提供了支撑。这项技术使其产品在英伟达 H100 的认证测试中，信号完整性达到 99.99%。

三星主攻 “密度突破”，在 16 层堆叠样品中采用 “阶梯式 TSV” 设计，将不同层的通孔错开排列，减少应力集中，使堆栈高度控制在 300 微米以内，较同规格产品降低 15%，为薄型化封装创造条件。美光则在边缘计算专用 HBM 中采用 “混合 TSV” 方案，将关键信号通道的通孔直径设为 7 微米，普通通道放宽至 10 微米，在保证性能的同时降低 20% 的制造成本，赢得亚马逊 AWS 的边缘服务器订单。

随着各家企业开始进军 HBM4，TSV 技术的演进正面临物理极限的考验。专家表示，当 TSV 的深宽比需突破 1:25，会导致蚀刻过程中的电荷积累不均，可能使孔壁出现纳米级裂纹。IMEC（比利时微电子研究中心）的研究显示，采用新型硅锗合金衬底可减少蚀刻损伤，使深宽比 1:30 的 TSV 漏电率降低 50%。同时，随着通孔数量突破百万级，信号串扰问题愈发突出。但台积电在近期表示，可以在 CoWoS 中介层中引入 TSV 屏蔽技术，通过在通孔周围设置接地环，将串扰噪声控制在 - 80dB 以下，为 HBM4 的 4096 位接口提供稳定保障。

此外，在 TSV 的蚀刻环节，等离子体刻蚀机需要在硅片上打出深度均匀的孔洞，孔壁粗糙度需控制在 2 纳米以内，相当于头发丝直径的十万分之一。TEL 提供的 TSV 专用刻蚀设备，通过实时监测等离子体密度，将孔深偏差控制在 ±0.5 微米内，为 SK 海力士 HBM3e 的良率提升至 85% 提供了支撑。而通孔填充环节更堪称微观世界的 “无缝焊接”，应用材料公司开发的电化学沉积系统，能在 5 微米的孔洞内实现铜原子的均匀堆积，避免产生气泡或缝隙，其填充速率达到每秒 10 纳米，确保 HBM 堆栈的垂直电阻低于 50 毫欧。

图：HBM迭代中先进封装技术的演进趋势

与 TSV 技术共同成长的还有 ALD 技术和混合键合技术。在 TSV 加工环节，ALD 技术负责沉积 5 - 10 纳米的氧化铝绝缘层，将铜柱与硅基底的漏电通道彻底阻断。在 DRAM 单元制造中，ALD 生长的高介电常数薄膜使存储电容在面积缩小 30% 的情况下保持容量不变。SK 海力士在 HBM3e 中采用的 “ALD + 等离子体处理” 复合工艺，使 TSV 孔壁的粗糙度降至 0.5 纳米以下，信号传输损耗较前代降低 15%。

混合键合作为先进的三维集成技术，也在进一步发挥作用。SK 海力士在 HBM3e 中率先应用铜 — 铜直接键合，取消传统凸点设计，使互联密度从每平方毫米 10 万个提升至 100 万个，英伟达 H100 因此实现 1.8TB/s 的内存带宽。三星虽在混合键合验证中遇挫，但其 16 层堆叠样品通过优化键合压力分布，将界面电阻控制在 50 毫欧以下，为 HBM4 的量产打下基础。

应用领域更 “广”

HBM 技术的飞速发展，使其不止在高性能计算（HPC）和人工智能领域大放异彩，也在消费电子、智能汽车、物联网等新领域崭露头角。

图：三星提出，到2030年，预计将有760亿个设备相互连接，一年内将产生250ZB的数据

消费电子领域对高性能、低功耗组件的追求从未停歇，HBM 技术的特性恰好契合这一需求。由于 AI 摄影、AI 语音助手等功能需要在手机端运行大模型，智能手机需要在短时间内处理大量的数据。传统的 LPDDR 内存已难以满足端侧的高性能需求，而 HBM 技术的出现为智能手机性能的提升带来了新的可能，各大手机厂商已开始布局。有消息称，苹果公司已与三星和 SK 海力士等厂商商讨，计划在 iPhone 中采用 HBM 产品；三星也计划于 2028 年推出首款搭载 LPW DRAM 内存（移动 HBM）的移动产品，这款产品通过堆叠 LPDDR DRAM，显著增加了 I/O 接口数量，不仅降低了能耗，还将设备性能提升至全新高度，其带宽可达 200GB/s 以上，较现有的 LPDDR5x 提升了 166%。

不仅是手机，在笔记本电脑领域，也有企业跃跃欲试。有消息称，SK 海力士推出的 “Mini HBM” 方案，通过减少堆栈层数至 4 层，将单颗芯片容量控制在 8GB，成本降至标准 HBM3 的 1/3，却仍保持 1024GB/s 的带宽，这一方案有望被应用于高端游戏本。

随着汽车 “新四化” 趋势的推进，汽车对数据处理能力的要求呈指数级增长。例如，先进辅助驾驶需要实时处理来自摄像头、雷达等传感器的大量数据，包括车辆周围的环境信息、其他车辆和行人的位置信息等，每小时产生的数据量可达数 TB。基于 HBM，汽车科技企业能够为汽车的数据处理提供更多方案。目前，SK 海力士的车规级 HBM2E 已被应用于谷歌旗下的 Waymo 自动驾驶汽车，这款产品内存为 8GB，传输速度达到 3.2Gbps，实现了 410GB/s 的带宽，为自动驾驶汽车的实时数据处理、高分辨率图像处理等提供了支持。SK 海力士还积极与英伟达、特斯拉等行业巨头拓展合作，致力于将 HBM 技术更广泛地应用于自动驾驶汽车中。

HBM 在物联网设备数据处理和存储中同样具有广阔的应用前景。HBM 技术能够为物联网设备提供高带宽、低延迟的内存支持，满足边缘计算在本地快速处理数据的要求。比如西门子部署的智能工厂里，装配机器人搭载的边缘计算单元集成美光 HBM3，通过实时处理 32 路高清摄像头的数据流，实现了 0.1 毫米级的装配精度，错误率较传统方案降低 90%，提高了生产效率和产品质量。在智能家居方面，各种智能设备如智能摄像头、智能音箱、智能家电等都需要进行数据处理和存储，HBM 可以为智能家电提供更强大的数据处理能力，使其更快速地响应用户指令，实现设备之间的智能联动。

尽管 HBM 在应用场景拓展方面展现出了巨大的潜力，但在实际推广和应用过程中，仍然面临着诸多挑战。这些挑战涵盖了成本、性能、散热、体积、兼容性和安全性等多个领域。为了应对不同的应用场景，定制化也成为了 HBM 未来发展的关键方向之一。例如，针对手机、平板电脑等紧凑型设备，定制化的 HBM 需要优化散热设计，采用高效的散热模块和热管等技术，并尽可能轻量化。

市场竞争更 “热”

市场研究机构 Yole 预测，HBM 的市场规模将从 2022 年的 27 亿美元增至 2029 年的 377 亿美元，年复合增长率达到 38%，到 2030 年 HBM 市场规模有望突破 1000 亿美元。如此大的 “蛋糕”，促使各大 HBM 制造企业之间的竞争越来越激烈。

SK 海力士作为 HBM 的缔造者，在 HBM 市场份额中独占鳌头。今年第一季度，SK 海力士以 36.7% 的市场份额超越三星，首次在全球 DRAM 市场夺冠，其在 HBM 市场的优势进一步扩大，市场份额已达到三星的两倍以上。与英伟达的紧密合作是 SK 海力士巩固市场份额的重要策略。这种紧密的合作关系，不仅为 SK 海力士带来了稳定的订单和收入，还使得 SK 海力士能够深入了解英伟达的技术需求和发展方向，从而提前布局，研发出更符合英伟达需求的 HBM 产品。

在产品技术方面，SK 海力士不仅率先推出面向 AI 的 12 层 HBM4 内存样品，并向主要客户出样，还与台积电签署合作备忘录，共同生产下一代 HBM，通过先进封装技术提高逻辑和 HBM 的集成度。SK 海力士计划在今年下半年量产 12 层 HBM4 产品，并且在 2026 年推出 16 层堆叠的 HBM4E 产品，内存带宽将是 HBM4 的 1.4 倍。

三星作为存储领域的老大哥，纵横江湖多年，在 HBM 市场的发展历程却是一波三折，其 HBM3e 产品始终无法得到英伟达等厂商的验证，主要原因是散热、功耗和良率问题，也严重影响了三星的收入和市场份额。

为了扭转局势，三星内部进行了一系列的调整。在人员调配方面，三星将部分员工从半导体代工部门调配至 HBM 业务，加强该业务的研发和生产能力。在技术研发方向上，三星启动了 “双轨计划”。一方面，短期冲刺验证，调整 1a DRAM 的信号完整性设计，优化 TSV（硅通孔）封装良率，目标在今年第三季度前满足英伟达要求。另一方面，长期押注 HBM4，在设备解决方案部门新设 “HBM 开发组”，专注推进 HBM4 技术。三星计划在 HBM4 设计中采用 4 纳米工艺，联合 AMD、高通等客户共同研究 3D 堆叠与混合键合技术，计划 2026 年实现 HBM4 与 CPU/GPU 的协同设计，构建差异化竞争力。

图：美光发布的HBM4样品

美光在 HBM 市场虽然起步相对较晚，但凭借其先进的制程技术，正展现出惊人的追赶速度。美光近期宣布，其采用 1β（1 - beta）DRAM 制程、经过验证的 12 层先进封装技术及内存内建自测试（MBIST）功能生产的 12 层堆叠 36GB HBM4 内存，已向多家主要客户送样，预计将于 2026 年量产，以配合客户下一代 AI 平台的扩产进度。

在产能扩充方面，美光计划在全球范围内扩展其生产能力，包括在日本广岛市新建一家 DRAM 芯片工厂，预计最快将于 2027 年投入运营。这家新工厂将专注于 DRAM 生产，尤其是 HBM 产品的生产，届时将大幅提升美光的 HBM 产能。市场拓展方面，目前，美光已经与多家下游客户就 2025 年的 HBM 供货达成协议。

美光预计，2025 年其 HBM 市场占有率将提高到 20% - 25% 之间，到 2027 - 2028 年，发布 12 层和 16 层堆叠的 HBM4E 产品，带宽达 2TB/s 以上。此外，美光还与美满电子等合作，为下一代 XPU 定制 HBM 方案，以满足不同客户的多样化需求。

HBM 作为顺应时代发展的产物，仍处于半导体行业变革的核心。随着技术瓶颈的逐步突破和市场需求的持续增长，HBM 有望在未来十年内成为内存市场的主流，继续改变计算架构和数据处理模式。