背面供电技术崛起，半导体巨头激烈角逐

英特尔近期揭露 18A 制程将引入背面供电（BSPDN, Backside Power Delivery Network），即把电源从电晶体后方输送，而台积电也将于明年下半年 A16 制程导入这一技术。此消息一出，引发了行业的广泛关注。半导体大厂为何竞相抢进「背面供电」这一关键战场呢？下面我们将为大家详细解读这项跨世代技术，分析台积电、英特尔、三星、imec 等大厂的布局。

背面供电（BSPDN, Backside Power Delivery Network）被视为延续摩尔定律的重要突破，同时也是半导体业界眼中的一项黑科技。它具备诸多优势，不仅能够改善散热、降低 IR 压降，更能显著提升芯片密度。在传统芯片设计里，电源线与讯号线都集中在晶圆「正面」。然而，随着先进制程跨进 2 纳米甚至埃米级，传统芯片设计的问题逐渐凸显，这也进一步提升了背面供电的必要性。

传统芯片设计存在着多方面的问题。首先是散热瓶颈，随着电路层数的增加，热量更难导出，这对于芯片的稳定性和性能会产生严重影响。其次是 IR 压降（IR Drop），电流经过冗长电路会产生电压降，严重时可能导致运算错误或效能下降。此外，大量元件、电源、讯号线都集中在芯片正面，使得芯片设计密度受限，难以再缩小尺寸。

随着摩尔定律接近物理极限，传统「缩小电晶体」的方法逐渐失效。为了持续提升效能，业界开始转向先进封装与新型电源架构。背面供电将「供电网路（PDN）」移到晶圆背面，透过矽穿孔（TSV /nTSV）或埋入式电源轨（BPR, Buried Power Rail）把电源直接送到芯片正面电晶体。简单来说，背面供电就像是一条「芯片专属的高速电力专线」，确保芯片在高速运算时能够稳定供电。

背面供电具有极其重要的意义。它能够减少压降，使供电更直接、损耗更低。在高速 AI 运算与伺服器应用中，稳定供电比单纯缩小晶体管更为重要。它还能提升效能，通过将电源与讯号分离，减少干扰。同时，释放了更多的布局空间，让更多布局空间留给讯号线与逻辑电路，提升设计密度，推动埃米级制程继续前进。此外，背面供电的布线结构相较于单纯正面导线更具效率，良率更高。而且在应对散热挑战方面，运算密度越高，散热越困难，因此必须透过重新规划供电路径来分担热源，延续摩尔定律。

目前全球有三种解决方案，分别为imec的Buried Power Rail、Intel的PowerVia、台积电的Super Power Rail、三星背面供电网路（BSPDN）。代工大厂皆开始透过设计技术协同优化（DTCO）有效地安排互连，有望提早实现系统级晶圆。

1. imec

比利时半导体研究中心imec可说是背面供电的领跑者。 2022年，imec携手Arm，在VLSI Symposium发表背面供电技术。采用BPR + nTSV架构，分离电源与讯号，不占用标准单元空间，也不影响电晶体效能，成为后续台积电、英特尔、三星的重要技术参考。

2.英特尔（Intel）

英特尔于2024年发表的18A制程导入背面供电。据了解，英特尔18A制程预计2025年下半年量产。不同于台积电，英特尔并未采用BPR，而是直接用nTSV把电源送到前端，强调供电与讯号完全分离，降低耗能与干扰。

3. 三星（Samsung）

2024年6月，三星美国加州圣荷西举行的「三星晶圆代工论坛」（SFF）上，揭晓最新晶圆代工方案，将首次采背面供电技术的SF2Z制程，预计于2027年量产。

4. 台积电（TSMC）埋入式电源轨的王牌

台积电以SPR（Super Power Rail，超级电轨）架构进军背面供电。利用BPR + TSV将电源导至正面电晶体，能释放更多逻辑电路空间。预期导入2纳米与后续埃米级制程，是台积电维持领先的关键黑科技。

当传统缩小晶体管遇到瓶颈，背面供电成为「延长摩尔定律」的重要推手。它不只是提升效能，更是AI、HPC、5G、车用芯片能否进入下一世代的关键。从 imec 的技术突破、到英特尔的抢先量产、台积电的超级电轨，背面供电已成为半导体新一轮「埃米级战争」的必争之地。在这场激烈的竞赛中，谁能率先将技术成熟化并商用，谁就能在下一个十年，掌握半导体产业的话语权。