博通推出3.5D XDSiP封装平台：一颗芯片面积顶4颗H200

近日，博通科技宣布推出其最新的3.5D XDSiP芯片封装平台，这一创新技术主要针对超高性能的人工智能(AI)和高性能计算(HPC)处理器。3.5D XDSiP的最大芯片面积可达到6000平方毫米，这一数据相当于传统封装中最大型芯片的八倍，也超过了四颗假设的H200芯片面积(假设H200芯片面积为1500平方毫米，仅为示例，实际H200芯片面积可能有所不同)。

3.5D XDSiP封装平台是业界首个3.5D F2F(Face-to-Face)封装技术，这一创新平台结合了2.5D技术和使用Face2Face技术的3D-IC集成，为消费类AI客户开发下一代定制加速器(XPU)和计算ASIC提供了最先进、最优化的系统级封装(SiP)解决方案。通过这一封装技术，博通将3D堆栈芯片、网络与I/O芯粒、HBM内存整合在一起，最大中介层面积可达4719平方毫米，大约相当于光罩面积的5.5倍，同时支持堆叠多达12颗HBM3或HBM4高带宽内存芯片。

博通的3.5D XDSiP平台采用了混合铜键合(HCB)技术，通过F2F面对面的方式将不同的计算芯粒堆叠在一起。这种技术不仅减少了信号路线长度和连接数量，降低了互连功耗，还最大化地降低了延迟性能。与传统的F2B(面到背)技术相比，3.5D XDSiP堆叠晶粒之间的信号密度增加了7倍，而芯片到芯片接口的功耗则降低了90%。

这一封装平台具有卓越的能效和性能，通过利用3D HCB代替平面芯片到芯片物理接口，最大限度地减少了3D堆栈中计算、内存和I/O组件之间的延迟。此外，3.5D XDSiP还支持更小的转接板和封装尺寸，从而节省了成本并改善了封装翘曲问题。

博通表示，其3.5D XDSiP技术目前已经被主要的AI领域客户使用，已有6款产品正在开发中。其中，富士通下一代2nm制程的Arm处理器FUJITSU-MONAKA已经确认使用博通3.5D XDSiP技术。这款处理器面向数据中心、边缘计算等应用，预计将于2027年出货。博通预计其首款3.5D XDSiP封装的相关产品将于2026年面世。

先进封装作为未来AI计算芯片的重要部分，博通这种大面积的芯片封装方案能够极大程度上提高系统集成度，同时通过创新的互连方案提高片内互连的带宽和能效。随着AI技术的不断发展，博通的3.5D XDSiP封装技术将为AI相关应用打造更加强大的计算能力，尤其是在处理快速增长的数据时，它能有效提升处理和生成内容的效率。

例如，在AI绘画中，新的处理器架构将能更快地处理图像和视频生成，提供流畅的用户体验，并为艺术家留出更多的创作空间。在AI写作方面，博通将可能推动自然语言处理系统的进化，从而为内容创作者提供更强大的支持，帮助他们在更短的时间内产生更多高质量的内容。

博通的这一创新技术不仅推动了AI和HPC处理器的发展，还为整个半导体行业带来了新的变革。随着技术的进步，博通将继续在高性能计算的赛道上占据领先地位，为未来的计算需求提供更加高效、强大的解决方案。