半导体微缩化的技术攻坚与光刻技术新突破

随着半导体的飞速发展，过去几十年我们的生活发生了翻天覆地的变化。50 年前，研究人员家中的电器仅为收音机和电视机，通信设备也只有电话。即便在办公室，打字机和计算机也并不常见，只有大型企业才能使用大型计算机。而如今，个人计算机已成为普通家庭的标配，性能远超当年的大型计算机，不仅具备强大的计算能力，还能实现高效通信。另外，小巧便携的智能手机也早已在社会生活中广泛普及。这一切的背后，半导体技术功不可没。

微缩化的指导原则及其效果

微缩化的指导原则及其效果方面，1965 年 4 月，英特尔创始人之一戈登・摩尔（Gordon Moore）在仙童（Fairchild）公司研发部门工作时，于《Electronics》杂志发表了一篇指引半导体技术发展方向的论文，提出了著名的摩尔定律。图 1 展示了摩尔定律的内容（箭头是笔者添加的），随着时间推移，半导体微加工技术的进步使芯片上的半导体元件数量增多，晶体管的平均成本降低。文章预测，成本的降低将促使计算机走进普通家庭。

图1.摩尔定律

图 2 展示了半导体中最小加工尺寸及微处理器工作频率的发展历程。尽管元件尺寸不断缩小，但由于器件发热的限制，时钟频率已呈现饱和趋势。

图2.最小加工尺寸的微缩化与微处理器工作频率的提高

然而从系统角度看，研究人员对处理器速度的要求仍在不断提高，因此采用了多核并行工作技术来加快计算速度，芯片上的晶体管数量至今仍持续增加。另一方面，微缩化带来的最大益处是降低成本。图 3 显示，随着微缩化的推进，每个晶体管的成本相比最初已骤减了 1 亿倍，这也是高性能计算机普及到普通家庭的重要推动力。晶体管尺寸从 10μm 级别缩小了 1000 倍至 10nm 级别，面积缩小了 1 百万倍。虽然除了微缩化（即光刻技术）外，其他工艺技术、器件技术以及晶圆尺寸增大、芯片尺寸增大等也对降低成本有贡献，但面积缩小的贡献最为显著。由此可见，摩尔定律的经济意义远超其技术意义。早期，光刻技术主要采用接触式曝光技术，微缩化缺乏明确的指导原则，主要依靠材料技术发展带来的工艺进步支撑。

图3. 集成电路芯片上晶体管数量增加，微处理器（MPU）中每个晶体管的成本下降

相比之下，1974 年 IBM 的罗伯特・丹纳德（Robert Dennard）提出的缩放定律（Scaling Law）为金属氧化物半导体场效应晶体管（MOSFET）的微缩化提供了明确的技术指导原则。此时，光刻技术也发生了重大变革，从接触式曝光发展到投影式曝光，尤其是缩微投影曝光技术的开发，为器件的微缩化指明了方向。

图4.Dennard缩放定律

根据瑞利判据（Rayleigh Criterion），分辨率取决于曝光波长和投影光学系统的数值孔径（NA）。

这里，R 代表分辨率，λ 代表曝光波长，NA 是投影光学系统的数值孔径，K1 是由光刻胶材料和曝光方式决定的工艺因子。从公式可知，要提高分辨率 R，需增大数值孔径 NA，缩短曝光波长 λ，缩小工艺因子 K1。因此，缩放法则和瑞利准则为提高分辨率提供了明确指导，使微缩化成为可能，也为半导体的高度集成化、高性能化、低成本化和低功耗化提供了动力。

各种工艺技术和器件技术推动着半导体的高度集成化，而光刻技术的发展是其中的核心要素。光刻技术是一个综合概念，涵盖了光刻机技术、光源技术、光刻胶技术、掩膜技术、掩膜版制作技术以及加工后的图形评估技术等一系列基础技术。此外，将光刻胶图形转移到基板上的干法刻蚀技术也对微缩化起到了重要作用。如今，多重图形化技术已成为微缩加工的核心。

光刻技术的发展及其困难

光刻技术的发展及其困难方面，过去 50 年中，光刻技术多次遭遇分辨率瓶颈，解决办法主要是通过提高数值孔径（NA）、缩短波长等手段提升分辨率。然而近年来，数值孔径和缩短波长这两种手段已达到极限，虽研究人员尝试多种方法提升分辨率，但过去几年进展甚微。

半导体器件微缩化的需求仍在不断提高。为解决这一难题，研究人员引入了多重图形化技术以满足器件微缩化需求。多重图形化方法大致分为分割法（Pitch Split）和间隔法（Sidewall Spacer）两种。

分割法，我们以双重图形化为例来讲解。首先将图形中的条纹根据相邻关系分成两组，然后按照图5（a）所示的方式将其分割成两个层次的图形。如果无法分割，就需要调整部分图形的形状以实现分割。工艺流程如图5（b）所示。首先在硅基片上形成加工层和牺牲层， 并涂覆光刻胶。然后进行第一层图形的曝光和显影，并对其进行减薄处理（即缩小条纹尺寸）， 再将得到的图形刻蚀到牺牲层上。接着，再次涂覆光刻胶并进行第二层图形的曝光和显影。在这个过程中，需要非常精准地把第二层图形套刻在第一层图形上，这对于实现高精度的微缩化来说非常重要。再对第二层图形进行减薄处理。最后，把第二层图形和之前加工完成的第一层牺牲层图形一起刻蚀到加工层上，整个工艺就完成了。这项技术的特点在于它仍然适用于传统的二维图形，但套刻精度和减薄精度对条纹尺寸（条纹间隔）有很大的影响，这是一个困难所在。这里展示的工艺是双重图形化技术的一个简单示例，实际生产中有许多不同的样式。另外，重复这种思路，研究人员还可以实现更精细的工艺，例如四重图形化、八重图形化等。

图5.分割法双重图形化工艺

接下来对于间隔法， 我们也用双重图形化为例来解释。该方法适用于简单的条纹/沟槽（Line and Space）图形。首先，用传统工艺加工出一定尺寸和间隔的光刻胶图形，如图6所示。然后对该图形进行减薄，使得条纹间隔与条纹宽度之比为3∶1。然后涂覆一层加工膜，使其在条纹的两侧都形成侧壁。这里需要调整侧壁的膜厚，使其与条纹宽度相同。然后进行全面刻蚀， 直接露出光刻胶层，基片上只保留光刻胶条纹以及侧壁。除去光刻胶， 基片上只保留侧壁，其尺寸和间距都等于前面减薄后的条纹宽度。 最后再次通过涂胶、 曝光和刻蚀在硅片上刻出图形，然后除去侧壁， 并获得所需的图形。这种技术的特点是不需要在微小的区域进行套刻曝光，因此不需要提高套刻精度。通过重复上述思路，可以推广到四重图形化、八重图形化等。

图6.间隔法双重图形化工艺

这两个例子都证明，多重图形化技术可以实现传统工艺难以达到的分辨率。但问题是工艺变得非常复杂，制造成本非常高。此外，在分割法中，光刻机的套刻精度限制着整体图形的精度，因此提高光刻机的套刻精度也就变得非常重要。

下一代光刻技术及未来发展

各种尚在探索和研发中的下一代光刻技术（NGL：Next Generation Lithography），也叫后光刻技术，包括 EUV 光刻技术、以无掩膜光刻技术（ML2：Maskless Lithograpny）为代表的电子束刻蚀技术、纳米压印光刻技术（NIL：Nano Imprint Lithography）以及定向自组装（DSA：Directed Self-Assembly）技术等。电子束刻蚀技术不仅用于晶圆加工，还广泛应用于掩膜版绘制，但绘制速度较慢，量产应用尚未实现。在掩膜版绘制方面也面临同样挑战，近年来出现许多复杂掩膜，绘制一张掩膜版甚至需一整天。为解决此问题，研究人员正努力研发各种多电子束刻蚀技术。通过多电子束刻蚀技术，复杂的掩膜版图形可在短时间内绘制完成，有望推动新的光刻技术变革。

此外，以 MEMS 为首的各种加工技术作为半导体微加工技术的发展方向，也在不断进步。本书将介绍这些应用技术，展示光刻技术的最新发展动态。