3D 芯片堆叠技术突破：创新方法引领半导体新变革

半导体封装的下一个重大飞跃，需要一系列新技术、新工艺和新材料的协同发力，它们将共同实现性能的数量级提升，这在人工智能时代显得尤为关键。尽管并非所有问题都已得到彻底解决，但最近的电子元件技术大会 (ECTC) 让我们得以窥见自 ChatGPT 推出以来，过去几年所取得的巨大进展。AMD、台积电、三星、英特尔以及众多设备供应商详细介绍了混合键合、玻璃芯基板、微通道冷却或直接冷却以及背面电源方案散热等方面的改进。

AMD 高级副总裁兼企业研究员 Sam Naffziger 在人工智能计算演讲中提到，人工智能改变超级计算机 / 高性能计算领域的方式令人惊叹。ChatGPT 和 Gemini 吸收互联网数据训练模型，高质量文本数据已消耗殆尽。人工智能变得更智能的方式是通过训练后测试时计算（或思维链推理），在此过程中模型相互检验、生成合成数据并迭代响应，最终产生更周全的结果。然而，要获得智能的线性回报，计算量需增加两到三个数量级，这使得对计算的需求持续增长，同时成本不断下降，而芯片制造尤其是封装的创新将在其中发挥核心作用。

ECTC 详细介绍的主要进展如下：

●英特尔的混合键合间距可低至 1µm，这一技术突破有助于实现更高密度的芯片集成，提高芯片性能和功能。

●台积电直接冷却 CoWoS，包括 4 个 SoC 和 6 个 HBM，有效解决了芯片散热问题，提升了芯片的稳定性和可靠性。

●ITRI/Brewer Science 的具有聚合物 / 铜混合键合的 10 层 RDL，为高速数字应用提供了更好的互连解决方案。

●佐治亚理工学院的芯片作为冷却剂，通过 TSV / 硅柱进行液体冷却，其团队展示的采用 5nm TSV 的硅制成的微鳍针状散热器，冷却能力可超过 300W/cm²，为芯片散热提供了新的思路和方法。

●Corning/Fraunhofer IZM 用于光收发器的玻璃波导，有望降低未来数据传输的成本和复杂性。

●三星用于移动处理器和 DRAM 的铜基散热块，以及 Imec 的热点热通量 3D 多芯片模拟，为移动设备和多芯片系统的散热提供了有效的解决方案。

热芯片的液体冷却

随着强制风冷技术达到极限，芯片级液体冷却技术逐渐兴起。Naffziger 指出，用高速风扇冷却高达 1,000 瓦的设备，风扇功耗约占服务器机架预算的 20%，I²R 损耗占 10% - 20%，40% 的电力用于输送电流和散热，这显然不是高效的计算系统构建方式。因此，直接液体冷却成为必然选择，虽然泵和冷凝器会产生一些电力开销，但比高速风扇搭配大型散热器要低得多。

台积电的连宇仁介绍了硅集成微冷却器 (IMEC - Si) 液冷架构，目前正在使用有机中介层 (CoWoS - R) 上 1.6 倍光罩大小的测试平台进行可靠性测试。该冷却器可模拟 4 - SoC、8 - HBM 封装，在 10 升 / 分钟的 40°C 水流条件下，可实现超过 3,000 瓦的均匀功耗，且与采用热界面材料的间接液冷板方案相比，冷却效果更优，功率密度高达 2.5 W/mm²。

图 1：采用 10 升/分钟水流的直接液冷 CoWoS（下图）比采用 TIM、盖板和冷板配置的 CoWoS 散热更多

台积电的组装流程在 SoC 背面的铜柱阵列上覆盖保护层，翻转到载体晶圆上进行 C4 凸块工艺，去除保护层后按传统 CoWoS 流程在 SoC 周边点涂弹性密封剂，以减少翘曲并密封芯片到盖板区域。回流焊后，将具有单入口和单出口的歧管组装到集成系统上，使多个冷却隔室之间的流量均匀分布。其 3.3X 光罩测试平台搭载 4 个 SoC 和 6 个 HBM 芯片，翘曲范围为 160 - 190 微米，已通过氦气泄漏测试和早期可靠性测试。

佐治亚理工学院提出芯片作为冷却剂的新概念，其 3D 封装集成中心主任 Muhannad Bakir 表示，可设计具有不同冷却能力的芯片，构建独特的 TSV 结构、冷却结构和其他功能，促进热量和功率传输，实际上是堆栈中的混合键合解决方案。其团队展示的微鳍针状散热器冷却能力超 300W/cm²。

图 2：微流体冷却包括带有硅通孔的硅散热器，用于实现芯片间连接

三星针对移动应用的新型架构中，另一种冷却方法是将加热块放置在应用处理器的顶部（见图 3）。[3] Kyung Don Mun 及其同事探索了一种不对称的内存和处理器结构，该结构为处理器、内存和铜基散热块的放置提供了设计灵活性。

图 3：将逻辑结构上的对称存储器（左）转换为处理器上方带有铜散热块的非对称结构（右），可以改善带有背面供电网络的 2nm 环栅逻辑器件的散热效果

该应用处理器的2nm环绕栅极晶体管结构采用背面供电网络，要求通过模块的散热性能提高20%。三星使用Ansys有限元模型识别高风险区域并模拟翘曲。“RDL图案设计优化对于这种异构封装设计尤为重要，因为薄RDL容易受到热机械应力集中和裂纹故障的影响，”Mun说道。选择图案宽度更宽、图案长度更长的重分布层可以减少翘曲。成型材料、双面RDL和热界面材料也得到了进一步改进，以提高导热性和散热效果。

混合键合

细间距多层有机重分布层 (RDL) 作为硅中介层和层压基板的可行替代方案，正受到越来越多的关注。这是因为 RDL 能够以低成本提供高速互连。工研院 (ITRI) 和 Brewer Science 展示了五层堆叠结构，采用聚合物 / 铜 RDL 进行铜 - 铜混合键合，以实现高速数字应用中的高输入 / 输出 (I/O)、低回波损耗和低插入损耗。

在玻璃载体晶圆上构建线 / 间距 RDL（4 至 10µm L/S）后，使用负性光刻胶和 i 线曝光对低 k 聚合物（2.5）进行图案化，蚀刻后用钛阻挡层和铜填充焊盘，最后通过铜 CMP 进行平坦化。混合键合采用 300°C（1.06 MPa）的热压键合，随后用紫外激光对载体晶圆进行剥离。聚合物具有低模量、高热稳定性和低吸湿性的特性，有助于降低多层 RDL 堆叠的翘曲。

近年来，采用传统电介质（SiO₂基 / 铜）的混合键合间距微缩已从 10µm（制造工艺）微缩至 1µm（研发工艺）。英特尔高级首席工程师 Adel Elsherbini 及其同事探讨了实现此类微缩所需的一些功能。

他们指出，系统架构决定选择晶圆间 (W2W) 还是芯片间 (D2W) 键合。晶圆间键合技术更成熟，可实现更精细间距，但需相同尺寸芯片键合；芯片间键合无尺寸限制，只使用已知良好的芯片。对于 C2W 应用，随着 HB 间距缩小到 1μm 甚至更小，贴装精度要求突破当前一代芯片键合机极限，芯片内精度控制变得越来越重要。传统贴装精度标准不再适用，D2W 工艺控制在键合过程中更复杂，需注重每个芯片级的翘曲控制、芯片整形和键合波传播控制。同时，需要新的对准标记策略和更完善的键合后精度测量方法，以量化芯片内键合精度，了解芯片级变形行为。此外，红外脱键技术可重复使用硅载体晶圆，降低拥有成本。

利用背面供电散热

背面供电是一种新颖的互连方案，在晶圆背面构建供电网络，可显著降低晶体管供电相关的电压降，晶圆正面互连线仅用于传输信号，带来诸多电气优势。然而，与标准互连堆栈相比，这种方法加剧了热点问题。

IBM 研究院高级技术人员 Dureseti Chidambarrao 表示，晶体管产生的热量在正面可直接进入硅片到达散热器或冷板，但背面供电会使热尖峰和热电路被困住，散热成为挑战。IBM 开发了各向异性模型，用于精确计算后端堆栈的传热，该模型考虑了材料特性，将设计与互连堆栈中的局部功率密度、工作负载和材料特性紧密关联。

在设计阶段考虑散热问题至关重要，封装和芯片相互作用且耦合紧密，是一个完整的系统技术优化问题。背面供电技术已应用于芯片设计，imec 首席技术人员兼热建模和特性研发团队负责人 Herman Oprins 表示，预计明年将首次在产品中实现背面供电，未来还将用于信号时钟和其他功能，关键是通过纳米硅通孔 (nanoTSV) 连接正面和背面。

纳米硅通孔要求硅厚度至少减薄至 300 纳米，甚至可能小于 100 纳米，同时需要详细建模了解器件冷却需求。Oprins 指出，局部热点和超薄硅片会使温度上升，但背面金属叠层可能有助于散热。Imec 此前证明实施背面供电会导致 10% - 30% 的热损失，今年其团队利用背面供电网络 (BSPDN) 模拟了逻辑堆叠在内存上或内存堆叠在逻辑上的热效应，结果显示芯片均匀加热和热点影响之间温升存在差异。

Oprins 强调了液体冷却的重要性，以 3D 架构为例，传统空气冷却会使最高结温远高于 500°C，集成冷却板可使最高结温降至 250°C 左右，而层间冷却技术有机会将温度降至 50°C 左右。

共封装光学器件

业界对更快数据网络和设备接口速度的需求急剧增长，将光学引擎与 GPU 和 HBM 集成到同一个封装中成为数据中心机架内部的关键推动因素。ASE 研究员 CP Hung 表示，借助共封装光学器件 (CPO)，可将电气互连和光学连接集成在一个封装中，将每根光纤的传输速度从 200 Gb/s 提升到 6.4Tb/s，带宽提高 32 倍。

尽管 CPO 前景光明，但仍存在未知数。ASE 工程、营销和技术推广高级总监 Mark Gerber 表示，CPO 在热方面和翘曲方面都很敏感，业界希望保留光学引擎现有的可插拔特性，但掌握起来并不容易。

在 ECTC 上，ASE 展示了用于 ASIC 交换机和以太网 / HBM 共封装光学平台的模块化平台。热模拟在选择先进封装中散热堆栈的架构、工艺和材料方面发挥着关键作用，理想情况下，封装的热设计应在芯片设计确定之前进行。

康宁研发中心的 Lars Brusberg 表示，康宁和 Fraunhofer IZM 提出的可扩展 “平面二维波导电路”，可减少对光纤电缆端接和手动组装的需求，降低未来几代 CPO 解决方案所需的空间、复杂性和成本。该团队使用 460 x 303 毫米熔融成型玻璃面板，制造单模板级互连，波导布局满足 1024 条光链路连接要求，用于 102.4 Tb/s 数据中心交换机应用。工艺流程包括热离子交换工艺，将单模波导集成到玻璃中，与 1310nm 波长的单模光纤光模式匹配，移除掩模后执行反向离子交换工艺，将波导芯埋入玻璃表面以下，减少传播损耗。

Brusberg 称，为实现与玻璃波导面板的光纤连接，组装了 MPO - 16 适配器，并将玻璃波导电路集成到 1U 机架底盘中，展示了仅为 0.7 毫米的纤薄外形，这种方法有望为基于 PCB 的光收发器铺平道路。