晶体管架构变迁：Planar FET 至 MBCFET 的演变历程

在芯片制造领域，晶体管架构的演变是推动行业不断发展的关键因素。本文将深入探讨晶体管结构从 Planar FET 向 MBCFET 的演变过程，以及每一次架构演进所解决的物理瓶颈。

芯片制程从微米级逐步进入 2 纳米时代，晶体管架构经历了从 Planar FET 到 MBCFET 的四次关键演变。这不仅仅是形状的变化，更是一次次对物理极限的挑战。那么，从平面晶体管到 MBCFET，每一次架构演进到底解决了哪些物理瓶颈呢？

最初的Planar FET是二维平面的结构，也叫平面场效应晶体管。它的结构很简单：电子沟道是“趴在”硅片表面上的，而栅极则覆盖在沟道上方，整个电流的流动，是在晶圆表面上水平进行的。

这种设计在上世纪60年代诞生，并迅速成为主流。它构成了第一代大规模集成电路的基础，在90纳米以上的工艺节点上，表现非常出色，制造也非常成熟。但问题出现在制程继续微缩之后。尤其是到了28纳米以下，短沟道效应开始加剧，栅极对沟道的控制力越来越弱，晶体管就像“关不干净的水龙头”，漏电流不断上升。结果就是：功耗变高、发热增加、性能瓶颈越来越严重，性能瓶颈日益凸显。

为了解决这些问题，2011 年，Intel 率先推出了下一代晶体管结构 ——FinFET，即鳍式场效应晶体管。其结构形似鱼鳍，将原本 “平躺在地上” 的电子通道竖起来变成鳍片，栅极从两侧甚至三面包裹沟道。这种三维结构通过增加接触面积，极大地增强了栅极对电子的控制能力，减少了漏电，降低了功耗，使晶体管能够继续缩小，延续了摩尔定律。

然而，FinFET 也存在局限性。随着制程逼近 5 纳米，鳍片宽度固定无法灵活调整的问题逐渐显现。当试图将鳍片做得更细、更小以适配更先进的制程时，制造难度急剧上升，良率、可靠性和一致性都受到挑战。可以说，FinFET 的 “鳍” 已经变得过于脆弱，难以承受未来纳米级微缩带来的复杂性。

在这样的背景下，GAAFET 应运而生。与 FinFET 不同，GAAFET 将沟道变成极细的纳米线，栅极从四面完整包裹，实现了 360 度无死角的电场掌控，进一步增强了对电流的控制能力，极大地降低了漏电流，非常适合 5 纳米以下的制程节点。

尽管 GAAFET 在控制电流方面表现出色，但纳米线过细导致电流通过能力弱，不利于高性能芯片的电流驱动，限制了其在高频或高负载场景下的应用。

为了解决 GAAFET 的不足，新一代结构 ——MBCFET，即多桥通道晶体管被提出。其核心是将纳米线 “拉扁” 成一层层 “纳米片”，并横向叠放形成多个通道。每一层纳米片都被栅极环绕，不仅保留了 GAA 的强控能力，还提升了导电能力和驱动电流。更重要的是，MBCFET 的通道宽度可以根据设计需求灵活调整，在性能与功耗之间实现了更好的权衡，这是 FinFET 无法做到的。

晶体管架构从 Planar FET 到 MBCFET 的演变，是芯片制造行业不断突破物理瓶颈、追求更高性能和更低功耗的过程。每一次架构的演进都为芯片技术的发展带来了新的机遇和挑战，也推动着整个电子行业不断向前发展。