一纳米的误差，芯片制造失败风险剧增

在半导体芯片制造领域，一纳米的差距都可能让整个芯片报废。随着先进封装逐渐深入到 10µm 以下领域，传统的检测和计量系统已难以满足需求。互连线的缩小暴露了传统检测方法的局限性，这迫使人们采用新方法进行覆盖、表面质量和缺陷检测。

混合键合作为垂直集成和 3D 系统性能的关键推动因素，依赖于极其紧密的对准和无缺陷的键合表面。然而，随着互连间距的缩小，即使是纳米级的高度、倾斜度或污染变化，都可能导致部分或完全键合失效。要确保在这些条件下的高良率，需要改进或采用不同的计量工具，使其具备检测亚纳米级异常的灵敏度，并满足生产所需的速度。

混合键合涉及电介质间的直接接触，以及在铜焊盘处进行金属间的键合。与热压或焊料互连不同，它无需填充物来吸收高度变化或补偿表面缺陷，这给计量和检测系统带来了更大的压力，以确保晶圆在键合前完全平整、对准且清洁。Onto Innovation 检测产品营销主管 Damon Tsai 表示：“客户正在推动混合键合技术进一步缩小至 6µm、5µm 甚至更小的间距。由于凸块尺寸更小，对准要求必须更严格，晶圆平整度、CMP 步骤和氧化物清洁的要求也变得至关重要。”

随着间距减小，键合良率对机械变化的影响日益敏感。无论是由于热应力、材料层不均匀还是沉积后应变引起的翘曲，都可能导致晶圆发生细微的倾斜或弯曲。此外，键合界面上即使纳米级的高度差异，也可能导致铜焊盘之间无法接触，从而导致非键合区域或断路。这些问题通常无法通过传统的检测方法检测到。Modus Test 首席技术专家 Jack Lewis 表示：“从键合电阻的角度来看，你必须考虑翘曲、共面性以及 X/Y 和 Theta 位置。我们以亚毫欧姆的精度测量键合电阻，这间接地告诉我们很多关于共面性、翘曲和对准度的信息。如果你将这些映射到整个封装上，你就能准确地看到这些因素在哪些地方影响了键合质量。”

检测这些纳米级差异不仅仅是光学分辨率的问题。它需要一个能够以原子级精度测量高度、曲率和倾斜度的系统，通常在洁净室条件下进行，并且对制造产量的影响最小。例如，布鲁克使用原子力显微镜 (AFM) 实现亚纳米级垂直分辨率，这对于鉴定两个键合晶圆的表面平整度和粗糙度至关重要。AFM 提供亚纳米级垂直分辨率，而光学轮廓测量法覆盖的范围更大，吞吐速度更快。混合计量技术则兼顾了两者。布鲁克应用开发主管 Samuel Lesko 表示：“对于混合键合，即使几纳米的表面高度变化也可能导致接触不完全。因此，我们开发了混合计量等技术，将 AFM 与光学轮廓仪相结合，以同时提供速度和精度。”

然而，其中一个持续存在的障碍是翘曲的不均匀性。翘曲可能在不同晶圆之间、不同区域之间变化，并会因热或工艺波动而发生动态变化。在高产量压力下，实时检测这些条件下的翘曲尤其困难。诺信测试与检测公司产品工程总监约翰・霍夫曼表示：“当间距从 12 微米缩小到 7 微米时，我们面临的挑战是如何相应地提高速度。我们通过速度更快、像素更高的相机以及更先进的算法来实现这一目标，这些算法只需更少的像素就能实现相应的测量。”

除了翘曲问题，空隙、污染和非粘合区域也是混合键合面临的重要挑战。即使是完美对准的晶圆，也可能因空隙或表面污染而导致混合键合失败。随着键合从微米级互连向纳米级互连的转变，容错空间急剧缩小。单个污染物颗粒或残留氧化层就可能阻碍焊盘之间的接触，造成断路或高电阻焊点，从而降低系统性能，甚至直到现场发生故障才被发现。传统的检测系统通常缺乏检测细间距混合键合中纳米级空隙或不完全金属间接触所需的分辨率或对比度。Onto 公司的 Tsai 表示：“在混合键合中，你寻找的不是大的空隙，而是纳米级的缝隙，即使表面看起来很干净，这些缝隙也并没有发生键合。为了捕捉这些缝隙，我们需要结合高灵敏度和极低信号噪声的技术。”

表面清洁度在混合键合中起着至关重要的作用。即使是化学机械平坦化 (CMP)、晶圆清洗或传输步骤中产生的微量残留物，也可能阻碍氧化物表面之间的直接键合，或干扰铜与铜之间的连接。标准清洁工艺必须针对混合键合进行改进，并且检测系统必须足够灵敏，以验证这些工艺是否有效。imec 3D 系统集成研究员兼项目总监 Zsolt Tokei 表示：“在混合键合堆叠中，如果电介质不够光滑，就无法获得合适的范德华力来启动键合。首先，键合电介质，然后在退火后键合 Cu 焊盘。”

图1：芯片到晶圆混合键合工艺示例

为了解决表面污染问题，一些晶圆厂正在试验原位量测系统，该系统可在键合步骤之前测量表面污染，或尝试使用光学散射仪或光谱椭偏仪来验证清洁步骤的工艺控制回路。这些方法仍在不断发展，而且与生产设备的吞吐量相比通常比较慢，但它们对于发现键合后检测无法解决的亚表面问题而言，正变得越来越重要。Synopsys 高级总监 Amlendu Choubey 表示：“你不能等到签核阶段才发现热或电磁问题。到那时就太晚了。你需要能够处理有限数据并仍能提供方向性精准预测的早期分析工具。这样，你甚至在获得完整网表之前就能优化键合成功率。”

一个有前景的方向是互连层电阻映射，尤其是与定制测试平台配合使用时。通过在晶圆中设计探针结构，工程师可以评估有多少连接能够正常导电，以及有多少连接由于污染或接触不均匀而导致开路或电阻。这种方法虽然通常基于样本且离线，但却提供了一种基于统计学的方法来校准无损检测。美光公司执行副总裁兼首席技术与产品官 Scott DeBoer 在 ITF World 的一次演讲中表示：“在我们的 HBM 开发工作中，我们使用菊花链来同时评估数千个连接。我们知道在已知几何形状下的预期电阻，因此当电阻发生变化时，我们甚至可以在目视检查发现之前就识别出空隙或键合劣化。”

随着混合键合进入亚 5 微米环境，晶圆之间的横向对准变得与套刻一样重要。在这种尺寸下，即使是亚 100 纳米的套刻误差也可能导致铜焊盘或键合界面错位，从而显著降低电气连续性和可靠性。晶圆在加工过程中会变形、弯曲和收缩，这使得问题更加复杂。在实际晶圆厂中实现亚微米级叠对精度需要晶圆处理、清洁、键合和计量步骤之间的紧密协调。现有的光学对准系统通常难以保持整个晶圆的精度，尤其是在芯片级。叠层错误不仅是机械问题，还会增加寄生电阻和电容，从而降低 HBM 和芯片间互连等高速链路的信号完整性。即使物理连接已建立，错位也可能改变互连路径的形状，导致不可预测的时序或电迁移行为，必须对其进行建模和验证。

一些设备供应商已将计量技术直接集成到晶圆键合机中，以便进行最后一刻的套刻检查和精细调整。其他一些供应商则正在探索嵌入晶圆表面的对准基准点，其读取精度比传统光学目标更高。然而，这些方法增加了复杂性，并且可能无法很好地扩展到具有多个混合键合层的完整晶圆堆叠。为了应对跨多个键合层级的累积套刻误差问题，一些晶圆厂正在采用人工智能辅助对准校正技术，该技术使用基于历史键合数据训练的预测模型来预测参数漂移或偏差。如果计量和键合系统充分集成，这些校正可以实时动态应用。

在检测技术方面，向细间距混合键合的转变促使检测数据的生成、解读和处理方式发生改变。制造商正在结合多种技术，包括光学、电气和机械技术，以及人工智能和预测分析，将结果整合成切实可行的洞察。例如，光学轮廓术是非接触式形貌测量的主要方法，但受限于其分辨率，难以检测埋藏的界面或表面下的空隙。这时，电气测试和电阻映射就派上用场，通过嵌入测试结构，工程师可以对互连层进行电气探测，以发现开路、短路或电阻升高的情况。然而，这些电阻图通常基于离线采样或专用测试结构，仅提供部分晶圆覆盖。人工智能和机器学习则通过智能模式识别和预测分析，放大了电气或光学检测的价值。Onto Innovation 和 PDF Solutions 均利用人工智能分析海量计量数据集，发现基于规则的系统经常遗漏的模式。

尽管混合键合测量技术发展迅速，但仍存在一些关键差距。对更高分辨率和更快吞吐量的需求始终存在，但添加新的传感器、在线工具或 AI 模型并非没有代价。成本快速上升，工艺控制改进必须权衡其对周期时间、工具复杂性和投资回报率的影响。此外，行业缺乏通用的混合键合检测基准和标准，每家晶圆厂都有自己的套刻公差、表面平整度规格和键合空洞阈值，这使得在整个生态系统中比较设备性能或共享最佳实践变得困难。

通过联盟合作和共享测试平台等举措，一些进展正在取得。最终，混合键合计量的成功可能更多地取决于行业能否将这些技术整合到统一的工艺健康视图中，这不仅需要更先进的工具，还需要更完善的数据流、更智能的分析方法，以及对供应商和晶圆厂之间透明度的承诺。

在半导体芯片制造的道路上，细间距混合键合不仅仅是制造方面的挑战，更是计量、数据以及系统集成方面的挑战。解决这个问题需要跨设计、工艺和检测领域的协作，随着间距的缩小，各个环节也必须更加紧密地相互协作，才能在微小缺陷造成系统性良率损失之前，完美地完成检测、根本原因分析和工艺控制之间的闭环。

细间距混合键合不仅仅是制造方面的挑战，更是计量、数据以及系统集成方面的挑战。解决这个问题需要的不仅仅是新设备，还需要跨设计、工艺和检测领域的协作。随着间距的缩小，各个环节也必须相互协作。