RISC-V 重塑数据处理单元（DPU）芯片，变革正当时

在当今科技飞速发展的时代，数据中心领域的竞争异常激烈。通常，人们认为数据中心是 CPU（x86、ARM、RISC-V）和 GPU（NVIDIA、AMD、定制 ASIC）之间的较量。然而，在这些备受瞩目的竞争背后，一场悄然的革命正在上演：ARM 已经在数据处理单元 (DPU) 市场取代了英特尔和 AMD 的份额。

DPU（也称为 SmartNIC）在数据中心中扮演着至关重要的角色，它负责数据中心的 “管道” 工作。具体而言，它通过管理数据包处理、TCP/IP 和 RDMA 来减轻网络负载；处理压缩、加密和 NVMe-over-Fabrics (NVMe-oF) 等存储服务；强制执行安全隔离，这在多租户云环境中尤为关键，因为信任边界会不断受到考验；还负责执行编排任务，避免浪费宝贵的 CPU 周期。

目前，NVIDIA（通过 Mellanox 开发的 BlueField）、Marvell（OCTEON）、AMD（Pensando）和 Broadcom 均在其 DPU 中采用了 ARM 内核。原因很简单：ARM 内核体积小、功耗低、可授权，并且已经嵌入到网络芯片中。当英特尔推出其基础设施处理单元 (IPU) 计划时，ARM 已经占领了整个生态系统并制定了标准。

市场背景：为什么是现在？

从市场背景来看，全球数据处理单元 (DPU) 市场呈现出巨大的增长潜力。据 Dataintelo Consulting Pvt. Ltd. 在 2024 年的报告显示，该市场预计将从 2023 年的 15 亿美元增长到 2032 年的约 98 亿美元，复合年增长率 (CAGR) 高达 22.8%。这一增长主要归因于数据生成的迅猛增长以及各行各业对高效数据管理和处理解决方案的迫切需求。目前，ARM 内核占据了 DPU 出货量的绝大部分，而英特尔的 IPU 尚未获得广泛的市场认可。

与此同时，RISC-V 在邻近领域已势头强劲。来自首尔的Fadu等公司的存储控制器（该公司将 RISC-V 内核集成到其企业级 SSD 控制器中，用于 I/O 调度和延迟优化）以及SiFive都使用 RISC-V 来加速 I/O。编排和安全处理器也经常依赖于轻量级 RISC-V 设计，例如OpenTitan。这些与 DPU 的角色天然相关。同时，地缘政治因素也有利于多元化：尤其是中国正在加速自主采用 RISC-V，而 DPU 正是那种主权至关重要的基础设施组件。

市场扩张、ARM 的锁定以及超大规模者对架构替代方案的渴望为 RISC-V 进入 DPU 奠定了基础。

RISC-V 在 DPU 中的机会

RISC-V 在 DPU 领域具有诸多优势。与 ARM 不同，RISC-V 提供开放式 ISA，企业可以根据其具体工作负载进行定制。（Wevolver，RISC-V vs. ARM，2023 年）。这对于集成了各种功能模块的 DPU 尤其重要：用于数据包流的网络引擎、用于压缩和 NVMe-oF 的存储加速器、用于隔离的安全模块以及用于编排的控制平面 CPU。RISC-V 允许供应商使用自定义指令来适应这些角色，而无需依赖 ARM 的固定路线图。

如今的DPU通常使用ARM Cortex-A内核集群（范围从Cortex-A53到A72）（Marvell，OCTEON 10技术白皮书，2023年）来处理控制平面和轻量级计算功能。RISC-V在这方面具有以下优势：– 定制化：供应商可以根据特定工作负载调整指令集，而无需依赖ARM的固定路线图。

一些 RISC-V 供应商（例如 Akeana）支持每核最多四线程的同步多线程 (SMT)（Electronics360，2024），从而提高了高内存或 I/O 延迟工作负载（例如网络和数据包处理）的吞吐量和利用率。最新的 RISC-V 矢量扩展可以自然地映射到数据包处理、加密和存储加速。

新兴的矩阵扩展将可编程性扩展到 AI 推理和安全领域。初创公司 Simplex Micro 的架构在一个时间调度框架内集成了标量、矢量和矩阵执行，利用 RISC-V 的可扩展性，在各种 AI 和 HPC 工作负载中提供确定性的性能。最后，RISC-V 避免了 ARM 的专利费，同时保持了与 Linux、TensorFlow 和 PyTorch 等开源堆栈的兼容性。

了解 RISC-V 的标量到矩阵路线图

这一刻之所以引人注目，不仅仅是因为又一家 IP 供应商的宣传，更在于 RISC-V 本身的发展方式。该 ISA 最初致力于标量计算——为微控制器、嵌入式系统和支持 Linux 的简单处理器提供小型、高效的内核。在过去几年中，RISC-V 稳步增加了矢量扩展，实现了数据并行加速，并自然地映射到网络、存储和加密工作负载上。最近，其路线图已扩展到包含矩阵扩展，旨在将 AI 推理和其他矩阵数学密集型任务纳入同一 ISA 框架。

这种从标量到矢量再到矩阵的演进，反映了DPU的性能要求。DPU必须处理标量控制平面逻辑、可矢量化的数据包和加密流，以及日益面向矩阵的遥测和安全推理任务。换句话说，RISC-V路线图为真正可编程的DPU提供了完整的要素集。问题不仅仅在于 RISC-V 能否取代 ARM，还在于它能否扩展 DPU 的定义本身。ARM 目前在 DPU 领域的主导地位依赖于标量核心加上固定加速器。RISC-V 通过将标量、矢量和矩阵可编程性融合到一个平台中，提供了一条跨越式发展的途径。这不一定以牺牲 ARM 为代价——事实上，ARM 甚至可以采用 RISC-V 矢量和矩阵扩展来巩固其自身的 DPU 地位。

对于更广泛的行业而言，RISC-V 在 DPU 领域的崛起提供了一个难得的机会来重塑竞争格局。企业不再受 ARM 许可模式的限制，而是可以根据自身需求调整架构。这对于希望优化功耗、性能和自主权的超大规模计算企业来说尤其重要。RISC-V 还避免了垄断局面：与其由单一供应商主导路线图，不如建立一个开放的生态系统，从而培育多条发展路径（SiFive，2023 年）。

借助 RISC-V，像高通或任何主要供应商这样的公司都将占据主导地位——能够设计针对其 DPU 架构优化的独特定制 CPU，而无需依赖 ARM 的许可条款和路线图。随着 DPU 成为数据中心基础设施的核心，这种独立性可能成为关键的差异化因素。

时机已到。AI 驱动的数据中心架构正在蓬勃发展，DPU 不再仅仅用于网络，而是用于协调计算、存储和 AI 流程。在这个世界中，结合标量、矢量和矩阵可编程性的 DPU 看起来比仅集成标量 ARM 内核和固定功能引擎的 DPU 更具吸引力。正如 ARM 发现并利用 DPU 的机会超越英特尔和 AMD 一样，RISC-V 现在提供了重新定义这一类别的机会。供应商无需在 GPU 领域与 NVIDIA 正面交锋，也无需试图重振 CPU，而是可以借助可编程的 DPU 平台实现跨越式发展，该平台可以重塑数据中心基础设施。这将是一个东山再起的故事——不是重复旧的战斗，而是开辟新的战线。

业界常常将 RISC-V 描述为 CPU 领域的一个故事——无论它能否取代 ARM 或 x86——或将其视为边缘物联网的利器。然而，更具颠覆性的机会可能在于数据中心的控制平面。ARM 打造了英特尔和 AMD 从未预料到的 DPU 专营权，而现在 RISC-V 有机会凭借矢量和矩阵可编程性重新定义这一类别。最终，ARM 和 RISC-V 可能会在 DPU 领域共存——ARM 保持其主导地位，而 RISC-V 则提供开放、可定制的替代方案——随着市场的成熟，这将为供应商和超大规模计算提供商提供更多架构选择。