中介层材料之争：硅、有机、SiC谁能主导未来？

近年来，中介层（Interposer）频繁进入大众视野。这个原本并不起眼的中间层结构，负责承载 GPU、存储等核心芯片并实现互联，如今已成为产业链上下游争夺的焦点。无论是材料公司、设备公司，还是台积电、英伟达这样的巨头，都纷纷将目光聚焦于此。

一边是由 Resonac（瑞萨）牵头的 JOINT3 联盟，集结了 27 家全球材料、设备、EDA 巨头，共同瞄准面板级有机中介层；另一边，英伟达掀起的 SiC 中介层风潮，引得台系厂商纷纷加码，试图突破功耗与散热的极限。这两条发展脉络，清晰地折射出一个重要事实：中介层已从 “幕后配角”，成功晋升为产业链上下游争夺的焦点。

什么是 Interposer？

随着摩尔定律趋缓，单颗芯片继续微缩的难度和成本不断攀升，行业开始转向异构集成。即将逻辑芯片、存储芯片、I/O 模块甚至模拟芯片组合在一起，形成一个系统级芯片（SiP）。而要让这些 “芯粒”（Chiplet）可靠互连，就必须依靠一个具备超高布线密度和电气性能的平台，这正是 Interposer 的价值所在。

Interposer（中介层）是一种位于芯片（逻辑 / 存储）与封装基板（Substrate）之间的中间层结构。在先进封装里，它扮演着 “桥梁” 的角色，将逻辑芯片（CPU、GPU、AI 加速器）与存储芯片（HBM）紧密相连，负责高密度互连、供电分布和信号传输。简单来说，它就像一块 “承重楼板 + 电路枢纽”，让多个芯片像拼积木一样被高效集成在一起，从而实现更高带宽、更低延迟和更高算力密度。

（上图是一个硅中介层典型 2.5D 封装示意图，图中 Silicon Interposer 就是硅中介层，它提供了芯片之间（A1、A2）的高密度互连。）

目前量产中的中介层主要有两类：硅中介层 （Silicon Interposer，亦称无机中介层）和 有机中介层（Organic Interposer），也叫 RDL（Redistribution Layer，再布线层）。

硅中介层相对较早出现，大约在 2000 年代末–2010 年初，台积电率先提出并量产 CoWoS（Chip - on - Wafer - on - Substrate）工艺，利用硅中介层 + TSV（硅通孔）实现 GPU 与 HBM 的高带宽互连。2012 年，台积电为赛灵思（Xilinx）生产的 Virtex - 7 FPGA 商用上市，成为产业内第一个大规模应用硅中介层的产品，也奠定了硅中介层在高性能计算封装中的地位。

进入 2010 年代中期，随着 Fan - Out 封装（如 InFO、FOPLP）的发展，产业开始探索用有机材料做再布线层（RDL）来替代硅。这主要是因为硅中介层制造成本高、良率有限；AI/HPC 芯片面积越来越大，硅圆片切割损耗严重；市场需要更经济的大规模量产方案。有机中介层的优势在于工艺相对简单，材料和设备成本低，整体生产成本显著低于硅中介层；但其劣势是布线精细度不足，线宽 / 线距较大，难以支撑极高密度互连。于是，行业开始积极探索其他材料的中介层方案。

JOINT3：27 家巨头盯上面板级的有机中介层

2025 年 9 月 3 日，瑞萨官网宣布成立由 27 名成员组成的 “JOINT3” 联盟，共同开发下一代半导体封装。这27家成员几乎覆盖了半导体封装的全产业链：从应用材料、Lam、TEL，到 Synopsys、佳能、Ushio，再到 3M、AGC、古河电工等。

（JOINT3 参与公司）

联盟将在日本茨城县结城市下馆工厂（南结城）内设立“高级面板级中介层中心 (APLIC)”，作为该项目的主要枢纽。APLIC计划2026年开始运营，重点开发 515×510mm 面板级有机中介层。

那么，为什么他们瞄准了有机中介层？其主要原因是硅中介层的瓶颈：传统做法是在 300 mm 圆片上切矩形 interposer。随着 interposer 尺寸增大，“圆切方”的几何损耗迅速放大，单位面积可切割数量下降，边角浪费 + 步进曝光次数上升 → 单位良品成本抬升。有机中介层的优势是，面板级生产可以显著提升产能利用率，同时降低成本。

作为对比，300 mm 圆片面积约 70,685mm²，JOINT3 面板级目标是 515 × 510 mm ≈ 262,650 mm²，单板面积约为 300 mm 圆片的 3.7 倍。这意味着在同等缺陷密度下，面板级的 “有效构图面积” 显著更大，对大尺寸中介层更友好。

此外，市场驱动也是另外一大诱因，随着2.5D/3D封装需求飙升，AI/HPC 芯片+HBM 堆叠成为主流，呼唤更大面积、更高互连密度的中介层。作为JOINT3联盟的牵头方，瑞萨将提出研发重点，管理原型生产线的运营，并推动该项目的整体进展。瑞萨还将通过与参与公司的共同创新，推动针对面板级有机中介层优化材料的开发。

Resonac CEO 高桥秀人直言：“JOINT3 汇聚了来自各个领域的世界一流企业。通过整合各公司互补的优势，我们能够共同应对过去无法触及的领域的挑战。”这句话透露出两个关键信号：1）产业协同：单一企业已难以独立突破，必须以联盟方式推动“事实标准”。2）战略意图：日本希望在先进封装这个“后摩尔时代第二战场”上重夺话语权。

从 JOINT（2019） 到 JOINT2（2021），再到面向北美客户的 US-JOINT（2023），如今走到 JOINT3（2025），Resonac试图搭建一个跨国、跨环节的先进封装“共研平台”：

●JOINT 初代：聚焦封装材料，邀请日企设备商、材料商一起验证有机载板、再布线、树脂体系的可行性；

●JOINT2：加入更多海外企业，把验证范围扩展到工艺与设计环节；

●US-JOINT：面向美国市场，强调与应用方（EDA、设计公司）的协同；

●JOINT3：首次把目标定在 面板级有机中介层，并设立专门研发生产中心（APLIC），让联盟成员能在统一产线和标准下共同试错。

这让人联想到台积电的 CoWoS/SoIC——但不同的是，台积电是以 Foundry 驱动的垂直路线，而JOINT3则是以联盟驱动的水平路线。这两种模式，未来会形成有趣的对照。

SiC 中介层：新方向？

就在日本积极推动有机中介层发展的同时，台湾供应链因碳化硅中介层而热闹起来。产业传言的源头是英伟达下一代 Rubin GPU。据部分渠道消息，Rubin 为了进一步提升效能，正在评估把 GPU 与 HBM 的互联基底，从传统硅中介层换成 SiC 中介层。虽然目前没有官方确认，但这一方向已经成为业内热议的未来解决方案。

这背后原因又是什么？主要有三点：

1.功耗极限逼近：未来的高性能芯片，设计功耗可能突破 1000V，而对比之下，特斯拉的快充电压也只有 350V。如此极端的电流，对中介层的承载力提出了前所未有的挑战。

2.散热瓶颈突出：Si的导热能力有限，已经难以满足这种极端电流下的热管理需求。而SiC的导热系数甚至超过铜，能够显著缓解芯片运行时的高热压力。

3.架构需求倒逼：Rubin 仍将依赖 NVLink 技术，这要求 GPU 与 HBM 尽可能紧密耦合，以实现最大带宽和最低延迟。SiC凭借优越的绝缘性和散热性，成为几乎唯一的解决方案。

不过，这里的碳化硅与车用功率器件常见的衬底不同，必须是高绝缘的单晶碳化硅，这也带来了新的工艺挑战：

1.切割难度极高：碳化硅硬度接近钻石，用传统方法切割容易出现波浪纹，日本 DISCO 正在研发专门的激光切割机台。

2.大尺寸制造受限：为了兼容硅工艺，晶圆必须达到12寸以上，但目前多数中国厂商仍停留在6/8寸阶段，量产能力有限。

因此，业内普遍认为Rubin的第一代产品仍会采用硅中介层，但最晚到后年，碳化硅中介层就会进入先进封装。

这背后意味着两个重大趋势：第一是材料跨界，碳化硅有望从汽车功率器件跃升，首次进入 AI/HPC 芯片的金字塔顶端；第二，产业分化，台积电主导的研发联盟若率先攻克大尺寸和工艺难题，可能会与大陆厂商拉开代际差距。

三大中介层之争

如果把先进封装比作一场接力赛，中介层就是关键的 “交接棒”。不同材料的选择，决定了性能、成本和量产的平衡点。

(1).硅中介层

优势：工艺成熟、技术路径清晰，已经是台积电 CoWoS、英特尔 EMIB等 2.5D/3D 封装的主流方案。其在亚 10µm 互连和多层 TSV（硅通孔）工艺上积累深厚。

劣势：随着GPU+HBM 封装面积不断增大，硅晶圆的“几何损耗”问题日益突出，导致产能利用率下降、成本急剧上升。同时，硅的导热性能有限，成为高功耗 AI芯片的瓶颈。

(2).有机中介层

优势：可以采用面板级生产（PLP），大幅提高产能利用率和单片尺寸利用率，显著降低成本。材料配方灵活，层数和布线可根据系统需求定制，适合大规模 AI 训练芯片和 HPC 封装。

劣势：材料热膨胀系数（CTE）与硅存在差异，翘曲与可靠性问题仍需长期验证；电性能相比硅存在一定差距。

(3).SiC中介层

优势：导热性极佳，甚至超过铜，能够承受未来 AI/HPC 芯片的极端电流与功耗需求，是突破散热瓶颈的关键材料。同时具备良好的电绝缘性，支持更紧密的 GPU+HBM 集成。

劣势：制造难度极高——硬度接近钻石，切割工艺复杂；必须实现 ≥12 寸大尺寸晶圆才能兼容硅工艺，目前产业链尚在攻关中。产能和成本仍是巨大挑战。

从发展趋势来看，短期（1 - 2 年）硅中介层仍将是市场主流，支撑 AI/HPC 的量产。中期（3 - 5 年）有机中介层凭借成本与规模优势，会在 HPC 与 AI 训练芯片中大规模落地。长期（5 年以上）来看，碳化硅中介层一旦突破量产瓶颈，或将成为最尖端 AI/HPC 封装的标准配置。

结语

随着摩尔定律微缩放缓，先进封装已经成为半导体产业的 “第二战场”。而在这场激烈的战役中，中介层正在重新定义封装的天花板。日本的 JOINT3 代表着 “合作造标准” 的路径；英伟达推动的 SiC 中介层，则是 “应用驱动新材料” 的典型。这两条路线虽然殊途，但最终都指向一个事实：中介层将决定未来 AI 芯片的性能极限。这场关于中介层的 “材料战争” 远未结束，硅、有机、碳化硅各有优劣，未来十年大概率会形成分工互补的格局。