先进封装新势力 FOPLP，CoWoS 劲敌登场

在半导体产业的发展进程中，先进封装已不再是处于边缘的技术，而是逐渐成为推动行业进步的关键力量。知名分析师陆行之指出，若将先进制程比作硅时代的权力核心，那么先进封装正成为下一个技术帝国的重要堡垒。近期，先进封装领域消息不断，其中 FOPLP 尤为引人注目。

马斯克旗下的 SpaceX 宣布跨界进军先进封装，瞄准 FOPLP 技术，计划在美国得克萨斯州建设自有 FOPLP 产能，其封装基板尺寸达业界最大的 700mm×700mm。与此同时，日月光投入 2 亿美元采购设备，在高雄厂建立产线，计划于今年年底试产 FOPLP。

先进封装是指通过封装及堆叠技术，将逻辑芯片、存储芯片、射频芯片等不同类型的芯片整合在一起，以实现提升芯片性能、缩小尺寸、降低功耗的目的。现阶段，先进封装主要分为三种类型：

倒装芯片（Flip chip）：这是一种将芯片倒置（有源面朝下）放置在基板上，并通过芯片上的凸点（Bumps）与基板实现电气连接的封装技术。它可视为传统封装与先进封装之间的过渡产物，一只脚迈进了先进封装的领域，另一只脚仍留在传统封装范畴。

2.5D/3D IC 封装：该技术是在中介层上垂直堆叠各类芯片，从而缩小接点间距，减少所需空间及功耗。台积电的 CoWoS 就属于此类封装技术。

扇出型封装：相较于扇入型封装（Fan - In Packaging），扇出型 WLP 中的 RDL 可以向外延伸布线，进而提升 I/O 接点的数量及密度。

由于人工智能的蓬勃发展，台积电的 CoWoS 技术一夜之间声名大噪。目前，英伟达的 A100、A800、H100、H800、GH200 等芯片均依赖台积电的 CoWoS 封装。然而，这也导致台积电的 CoWoS 封装产能吃紧。当前，台积电的 CoWoS 封装产能约为每月 3.5 万片晶圆，约占总收入的 7% - 9%。预计到 2025 年末，月产能将提升至每月 7 万片晶圆，收入贡献超过 10%；到 2026 年末，月产能将进一步扩大至超过每月 9 万片晶圆。从 2022 年至 2026 年，台积电 CoWoS 封装产能的复合年增长率（CAGR）约为 50%。尽管台积电 CEO 魏哲家表示会在今年持续增加 CoWoS 产能以满足客户需求，预计 2025 年 CoWoS 的全年营收贡献将从 2024 年的 8% 增长至 10%，但仍无法满足 AI 市场的全部需求。因此，半导体厂商开始寻找新的技术路线，而 FOPLP 成为了接棒 CoWoS 的有力候选者。

FOPLP 技术源于 FOWLP（扇出型晶圆级封装），该技术由英飞凌在 2004 年提出，并于 2009 年实现量产。不过，FOWLP 仅应用于手机基带芯片，很快就达到了市场饱和。FOWLP 基于圆形晶圆进行封装，由于晶圆为圆形，边缘部分的空间难以像方形那样充分利用，可放置芯片的面积相对较小。基于此，业内发展出了 FOPLP（面板级扇出型封装）。FOPLP 与 FOWLP 的英文缩写仅在 “P（Panel）” 和 “W（Wafer）” 上有所不同，虽只是一字之差，但在尺寸和利用率方面却有显著差异。FOPLP 使用的载板是方形的大尺寸面板，而非传统的 8 寸 / 12 寸晶圆。

这使其具有诸多优势：第一是成本低：采用方形大尺寸面板，单片产出的芯片数量更多，面积利用率更高。以 600mm×600mm 尺寸的面板为例，其面积是 12 寸 wafer carrier 的 5.1 倍，单片产出数量大幅提升。

第二是灵活性高：在 FOWLP 封装中，光罩尺寸小，单次曝光面积有限，需要通过拼接方式曝光，效率和良率较低，影响产能。而 FOPLP 封装的单次曝光面积是 FOWLP 的 4 倍以上，效率和良率大幅提高，产能也得到显著提升。

值得注意的是，FOPLP所使用的玻璃载板材料。由于 FOPLP 载板面积大，在生产和处理过程中容易出现翘曲等问题，因此其载板材料主要采用金属、玻璃或其他高分子聚合物材料，而非传统的硅材料。其中，玻璃在机械、物理、光学等性能方面具有明显优势，目前已成为业内关注的焦点。台积电、三星、英特尔等大厂均已布局玻璃基板。

先进封装行业的发展势头十分惊人。Yole 去年七月的报告显示，受 HPC 和生成式 AI 领域的推动，先进封装行业规模有望在六年间实现 12.9% 的复合年增长率（CGAR），整体收入将从 2023 年的 392 亿美元增至 2029 年的 811 亿美元（约合 5897.32 亿元人民币）。Yole 预计 FOPLP 市场在 2022 年约为 4100 万美元，未来五年将呈现 32.5% 的显著复合年增长率，到 2028 年将增长到 2.21 亿美元。

目前，众多企业纷纷入局 FOPLP 领域：

●三星：已部署用于先进节点的 FOPLP，目前已经成立了专门的研发团队，并规划建立小规模试产线，力争在2027年量产。台积电在FOPLP初期选择尺寸较小的 300×300 mm 面板，预计最快 2026 年完成 miniline 小规模产线建设。据了解，台积电原本倾向515×510 mm 矩形基板，与传统的 12 英寸圆形晶圆相比，这种基板的可用面积可增加三倍。此后又对 600×600 mm、300×300 mm 规格进行了尝试，最终敲定初期先用 300×300 mm练兵，日后再扩展到更大尺寸上。

●台积电：从小基板入手推进 FOPLP 工艺。2024 年 8 月，台积电计划斥资 171.4 亿元新台币向群创购买南科厂房及附属设施。台积电 CEO 魏哲家表示，公司已成立专门的研发团队，并规划建立小规模试产线，力争在 2027 年实现量产。初期，台积电选择尺寸较小的 300×300mm 面板，预计最快 2026 年完成 miniline 小规模产线建设。据悉，台积电原本倾向于 515×510mm 矩形基板，该基板与传统的 12 英寸圆形晶圆相比，可用面积可增加三倍。此后，又对 600×600mm、300×300mm 规格进行了尝试，最终确定初期先使用 300×300mm 面板进行试验，日后再扩展到更大尺寸。

●日月光：布局 FOPLP 已有十年之久。日月光投控营运长吴田玉今年 2 月表示，将在中国台湾高雄厂区投入 2 亿美元（约新台币 66 亿元）设立面板级扇出型封装（FOPLP）量产线，预计第二季设备进厂，第三季开始试量产。日月光初期采用 300mm×300mm 规格进行研发，在取得不错效果后，将尺寸推进至 600mm×600mm，并于去年开出设备采购单，相关机台预定在第二季及第三季装机，今年底进行试产。若试产顺利，预定明年送样客户验证后即可量产出货。吴田玉认为，若 600mm×600mm 面板级扇出型封装良率能达到预期，相信会有更多客户和产品采用该技术，有望成为业界主流规格。随着客户对面板级扇出型封装的采用，可解决现有 12 寸晶圆尺寸不足的问题。

●力成科技：是全球封测厂商中第一家建设 FOPLP 产线的公司，于 2016 年设立产线，并在 2019 年正式导入量产，规格为 510*515mm。目前，力成位于新竹科学园区的全自动 FineLine FOPLP 封测产线于 2024 年 6 月进入小批量生产阶段。业内人士透露，力成科技已获得联发科电源管理 IC 封测订单。力成执行长谢永达表示，经过持续优化，目前 510×515 毫米规格的良率大幅超出预期，并获得客户认可。他看好未来在 AI 时代，异质封装将更多采用 FOPLP 解决方案，并预计 2026 - 2027 年将实现量产。

●长电科技：作为中国大陆最大的半导体封测厂商，长电科技已明确表示拥有扇出面板级封装（FOPLP）技术储备。通过投资者互动平台，长电科技确认其在高密度扇出型集成封装技术方面可提供从设计到生产的全流程服务，尤其在算力芯片相关的大尺寸倒装及晶圆级扇出型封装领域已积累多年量产经验，并一直与不同的晶圆厂在最先进制程的硅节点上进行合作。

尽管 FOPLP 前景广阔，但目前尚未实现大规模放量生产。主要原因除了良率未达到理想水平外，标准也尚未确定。与以 200 毫米和 300 毫米标准为主的晶圆级封装不同，不同制造商的面板尺寸差异较大，导致工具和设备设计不一致，通常需要为每种独特的面板尺寸开发定制解决方案。据 Nordson Test & Inspection 计算机视觉工程经理 John Hoffman 表示：“面板面临的最大挑战之一是尺寸缺乏标准化，这对系统设计产生了很大影响。对于晶圆，我们有 200 毫米和 300 毫米的标准，但面板尺寸差异很大，这使得系统设计变得复杂，特别是在处理和压平翘曲面板时。” 此外，从当前企业的选择来看，无论是 510x515mm 还是 600x600mm 等常见规格，目前都尚未确定。如果无法实现高产线利用率，FOPLP 的规模化生产将面临成本过高的问题。

未来，随着技术的不断进步和标准的逐渐完善，FOPLP 有望在先进封装领域发挥更大的作用，与 CoWoS 等技术共同推动半导体产业的发展。