三星发力先进封装，重塑半导体竞争格局

近日，半导体行业再度迎来重磅消息，三星电子与特斯拉签下价值高达 165 亿美元的芯片代工大单。这一合作不仅极大地提振了三星的市场信心，更为其长期低迷的晶圆代工业务带来了新的曙光。然而，长期以来，三星在晶圆代工领域的发展可谓波折不断。

在先进制程技术的激烈竞争中，三星虽率先在 3 纳米工艺采用 GAA 全环绕栅极技术，试图超越台积电，但因初期良率问题陷入被动。市场研究机构估算，三星制造 3 纳米芯片的成本较台积电高出约 40%，导致苹果、英伟达等高端客户订单流失。据 TrendForce 数据，2025 年第一季度，台积电全球代工市场份额高达 67.6%，而三星则从上个季度的 8.1% 下滑至 7.7%。在制程推进方面，三星原计划 2027 年量产的 1.4 纳米工艺，于 2025 年 6 月宣布推迟至 2029 年，测试线建设也同步暂缓。同时，德州泰勒市尖端制程晶圆厂因客户匮乏，开业时间延迟至 2026 年，这进一步凸显了其在先进制程市场拓展的艰难。

然而，先进制程攻坚的压力下，三星已悄然将目光投向另一关键战场。近年来，先进封装已成为半导体行业的战略高地，面对晶圆代工的结构性挑战，这家科技巨头选择以加码先进封装技术作为突围路径，一系列新动作正陆续展开，为其在半导体竞争中开辟着新的可能性。

先进封装，三星技术突围战

▍70 亿美元建厂，三星抢滩美国先进封装市场空白

在与特斯拉签署芯片代工大单后，三星迅速宣布计划投资 70 亿美元在美国打造一座先进芯片封装工厂。这一举措瞬间引发了行业的高度关注。三星晶圆代工业务长期处于困境，而特斯拉的巨额订单为其注入了强大的信心和资金支持，坚定了其在美国市场深耕布局的决心。

从产业格局来看，美国在芯片设计与晶圆制造环节实力强劲，但高端封装技术却严重滞后，本土尚未建成高端封装设施。全球 90% 的先进封装产能集中在亚洲，美国缺乏 2.5D/3D 堆叠、Chiplet 集成等关键技术设施。三星的这座工厂将聚焦高端封装技术，与德州泰勒晶圆厂形成协同，为客户提供从芯片设计到成品交付的全流程服务。这一布局精准卡位台积电的时间差，若能率先落地，将抢占宝贵的市场先发优势。

此外，三星的投资节奏与订单获取紧密联动。在拿下特斯拉订单十天后，又斩获苹果图像传感器订单，显示出客户对其本土化产能的迫切需求。从供应链布局角度看，在美国本土建立封装产能，契合全球供应链本地化、安全化趋势，可大幅缩短交付周期，提升对客户需求的响应速度。同时，美国《芯片与科学法案》提供的 520 亿美元补贴中，25 亿美元专门投向先进封装领域，三星有望获得可观补贴支持。然而，美国建厂面临人力、能源成本高昂难题，且半导体专业人才存在缺口，三星需妥善解决这些问题，才能确保工厂顺利运营。

▍三星横滨设先进封装研发中心

据行业消息人士透露，三星计划投资 250 亿日元（约合 1.7 亿美元），在日本横滨设立先进芯片封装研发中心。该研发中心选址横滨港未来区的 Leaf Minato Mirai 大楼，将被改造为集研究实验室与中试生产线于一体的研发基地，预计 2027 年 3 月正式启用。这是三星近十年来在日本首次收购大型建筑，凸显了其对先进封装赛道的战略重视。

从合作生态来看，三星的横滨研发中心将重点深化与日本半导体产业的协同。计划与 Disco Corp、Namics Corp、Rasonac Corp 等日本材料和设备供应商建立技术合作，并加强与东京大学的产学研联动。横滨市也将为该项目提供 25 亿日元的启动补贴。目前，三星在先进封装领域仍落后于台积电，Counterpoint 数据显示，2025 年第一季度台积电在代工、封装和测试市场的总份额达 35.3%，而三星仅占 5.9%。但先进芯片封装市场规模预计将从 2023 年的 345 亿美元增长至 2032 年的 800 亿美元，三星近期斩获特斯拉 165 亿美元 AI6 芯片订单，为其发展提供了动力。此次横滨研发中心的设立，是三星完善 “设计 - 制造 - 封装” 全链条服务、追赶台积电的关键布局。

▍三星加码 SoP 技术，挑战台积电 SoW 封装霸权

在先进封装技术的下一代竞争中，三星电子正全力推进“SoP（System on Panel，面板级系统）”技术的商业化落地，直接对标台积电的SoW（System-on-Wafer，晶圆级系统）技术和英特尔的EMIB工艺，争夺下一代数据中心级AI芯片的制高点。

三星SoP技术的核心创新在于采用415mm×510mm的超大尺寸长方形面板作为封装载体，这一尺寸远超传统12英寸晶圆（直径300mm）的有效利用面积。传统晶圆级封装受限于圆形晶圆形态，最大可集成的矩形模块尺寸约为210mm×210mm，而三星SoP面板可轻松容纳两个此类模块，甚至能生产240mm×240mm以上的超大型半导体模块，为超大规模AI芯片系统提供了更大的集成空间。

技术架构上，SoP省去了传统封装所需的印刷电路板（PCB）和硅中介层，通过精细铜重分布层（RDL）实现芯片间的直接通信。这种设计不仅提升了集成度，还能降低封装成本，尤其适配AI芯片和数据中心高性能计算场景的需求。三星在面板级封装领域积累的FOPLP技术经验，为SoP的研发提供了坚实基础。

商业化推进方面，三星将特斯拉第三代数据中心AI芯片系统视为重要目标。该系统计划集成多颗AI6芯片，初期拟采用英特尔EMIB技术生产。若三星能解决SoP面临的边缘翘曲、量产稳定性及高密度RDL工艺开发等难题，凭借更大封装面积和成本优势，有望进入特斯拉封装供应链。此外，三星同步研发的“3.3D”先进封装技术，将进一步提升其封装效率与成本竞争力。

此外，作为三星的主要竞争对手，台积电的SoW技术已进入实际应用阶段。该技术基于12英寸晶圆载体，通过InFO技术扩展而来，分为SoW-P（仅集成SoC组件）和SoW-X（集成SoC+HBM+I/O裸片）两个平台。其中SoW-P已投入生产，面向移动及边缘设备；SoW-X计划2027年投产，可集成16个高性能计算芯片和80个HBM4模块，专为AI/HPC场景设计，能提供高达260TB/s的die-to-die带宽。

台积电SoW技术依托成熟的晶圆制造体系，在良率控制和量产稳定性上具备优势，目前已被特斯拉、Cerebras等企业用于超级计算芯片量产。其最新发布的SoW-X技术，通过重构晶圆设计和先进液冷策略，可支持17000W功率预算，性能较传统计算集群提升46%，功耗降低17%。

三星押注SoP技术，本质上是通过差异化路径挑战台积电在先进封装领域的主导地位。对三星而言，SoP的成功商业化不仅能增强其“设计-制造-封装”一体化服务能力，更能巩固与特斯拉等大客户的合作——此前三星已斩获特斯拉165亿美元AI6芯片代工订单，若SoP技术成熟，有望将封装环节也纳入合作范围。

尽管目前SoP面临大规模作业稳定性等技术挑战，且超大型封装仍属利基市场，但三星正通过持续研发提升良率，试图在台积电SoW-X全面量产前抢占市场先机，重塑先进封装领域的竞争格局。

▍三星布局玻璃基板封装，2028 年技术落地

在先进封装技术的赛道上，三星电子还将目光投向了玻璃基板这一新兴领域。据最新消息显示，三星已明确计划在2028年将玻璃基板引入先进半导体封装领域，核心目标是用玻璃中介层取代传统硅中介层，这也是其玻璃基板技术路线图首次正式曝光。

中介层作为AI芯片2.5D封装结构的关键组件，承担着连接GPU与HBM内存的重要功能，直接影响芯片的数据传输效率。目前主流的硅中介层虽具备高速传输和高热导率优势，但材料成本高昂、制造工艺复杂，已成为制约AI芯片降本增效的瓶颈。而玻璃中介层凭借易实现超精细电路的特性，不仅能进一步提升半导体性能，还能显著降低生产成本，成为业界公认的替代方向。

三星的技术路线选择颇具策略性。为加快原型开发进度，其优先开发小于100×100毫米的玻璃单元，而非直接采用510×515毫米的大尺寸玻璃面板。尽管小尺寸可能影响量产效率，但能帮助三星更快完成技术验证并切入市场。

这一决策与AMD等企业的规划形成呼应——业界普遍预期2028年将成为玻璃中介层规模化应用的关键节点。

同时，在技术落地层面，三星充分发挥集团化作战优势。今年3月起，三星电子已联合三星电机、三星显示等关联企业共同研发玻璃基板技术：三星电机贡献半导体与基板结合的专有技术，三星显示则提供玻璃工艺支持，形成跨领域技术协同。近期技术人才的加盟，进一步强化了其在该领域的研发实力。

产线布局上，三星计划将外部合作企业提供的玻璃中介层，与天安园区现有的面板级封装（PLP）生产线结合进行封装作业。PLP技术作为在方形面板上完成封装的工艺，相比传统晶圆级封装（WLP）具有更高的生产效率，且与玻璃基板的方形特性高度适配，为玻璃中介层的量产提供了现成的制造基础。

三星此举直指AI时代的封装需求痛点。在去年的晶圆代工论坛上，三星已提出涵盖晶圆代工、HBM和先进封装的一站式AI解决方案战略，而玻璃基板技术的加入将进一步完善这一体系。通过引入玻璃中介层，三星既能提升封装环节的性能与成本优势，又能与自身的HBM内存、先进制程代工业务形成协同，增强对AI芯片客户的综合服务能力。

值得注意的是，三星的玻璃基板策略与行业对手形成差异化。其并未盲目追求大尺寸面板技术，而是通过小单元快速验证、集团资源协同、现有产线复用的组合策略，稳步推进技术落地。这一务实路径不仅降低了技术风险，更凸显了三星在先进封装领域“多点突破、持续迭代”的整体布局思路。随着2028年落地节点的临近，玻璃基板或将成为三星挑战封装技术制高点的又一重要筹码。

▍布局 Fan - Out PKG，移动 AI 芯片的关键支撑

在移动 AI 技术快速发展的背景下，三星的扇出型封装（Fan - Out PKG）技术凭借灵活架构与高效性能，成为移动 AI 芯片的关键支撑方案。

扇出型封装技术自 2023 年起已应用于移动 AP（应用处理器）量产，其核心采用芯片后装和双面重分布层（RDL）的 FOWLP（扇出晶圆级封装）技术。相比传统封装方案，该技术实现了多维度提升：工艺周转时间缩短 33%，架构设计更具灵活性，热阻降低 45%，有效解决了移动设备紧凑空间内的散热难题。

针对移动AI对低功耗宽I/O内存的需求，三星进一步推出多芯片堆叠FOPKG技术。通过采用高纵横比铜柱（AR>6:1）和精细间距RDL设计，该技术实现了I/O密度提升8倍、带宽提高2.6倍的性能飞跃，同时生产率较传统垂直引线键合技术提升9倍，在提升性能的同时兼顾了量产经济性。

不过，扇出型封装在移动设备应用中仍面临独特挑战。移动设备对功耗和散热的高敏感性，要求技术在高密度互连中解决材料匹配问题——例如不同材料热膨胀系数（CTE）的不一致可能导致应力累积，影响封装可靠性。

此外，随着移动AI算力需求的持续增长，扇出型封装的扩展性仍需优化。对此，三星正通过材料创新（如研发低CTE基板）和模块化设计，进一步提升技术对多样化移动场景的适应性。

作为三星异构集成生态系统的重要组成部分，扇出型封装与HBM、3D逻辑堆叠、I-Cube等技术形成协同，共同推动移动AI芯片的性能突破。

未来，通过持续提升堆叠层数、优化间距设计和扩大中介层尺寸，三星扇出型封装技术有望在解决散热瓶颈、工艺复杂性和成本控制等挑战的过程中，继续引领移动AI封装领域的技术演进。

▍三星 SAINT 技术：存储与逻辑协同封装的创新突破

在先进封装技术的布局中，三星电子还推出了SAINT（三星先进互连技术）体系，聚焦存储与逻辑芯片的协同封装，通过创新3D堆叠技术构建差异化竞争力。

SAINT技术体系涵盖三种针对性的3D堆叠方案，分别适配不同芯片类型的集成需求：

●SAINT-S：专为SRAM设计的堆叠技术，优化静态随机存取存储器的集成效率；

●SAINT-L：面向逻辑芯片的堆叠方案，提升逻辑电路的垂直集成密度；

●SAINT-D：针对HBM内存与逻辑芯片的协同设计，采用垂直堆叠架构，将HBM芯片直接堆叠在CPU或GPU等处理器顶部。

其中，SAINT-D技术最具创新性，彻底改变了传统2.5D封装中通过硅中介层水平连接HBM与GPU的模式。它采用热压键合（TCB）工艺实现HBM的12层垂直堆叠，成功消除了对硅中介层的依赖，不仅简化了结构，更带来显著性能提升：热阻较传统工艺降低35%，良率达到85%。

这一技术为HBM内存与逻辑芯片的高效协同奠定了基础，2025年三星凭借该技术已占据全球25%的HBM产能份额。不过，垂直堆叠方案也对HBM内存基片的制造工艺提出了更高要求，需要开发更复杂的基片生产技术。

为支撑SAINT技术的落地与量产，三星同步推进全球封装设施布局。在韩国本土，三星与忠清南道天安市签订协议，计划建设占地28万平方米的先进 HBM 封装工厂，预计2027年完工；在日本横滨，三星正在建设Advanced Packaging Lab（APL）研发中心，重点攻关下一代封装技术，聚焦HBM、人工智能和5G等高价值芯片应用的封装创新。

通过SAINT技术体系的构建，三星进一步强化了存储与逻辑芯片的协同封装能力，为AI、高性能计算等领域提供了更高效率、更低功耗的集成解决方案，也为其在先进封装赛道的竞争增添了关键筹码。

▍三星 I - Cube 与 X - Cube 先进封装技术

在先进封装技术的竞争格局中，三星电子构建了以I-Cube和X-Cube为核心的技术体系，分别覆盖2.5D和3D IC封装领域。通过与台积电、英特尔等对手的技术对比，可更清晰把握三星在该领域的定位与特色。

三星的I-Cube技术聚焦2.5D封装领域，细分为I-Cube S、I-Cube E以及衍生的H-Cube三种方案，通过不同的中介层设计满足多样化需求。

■Cube S：高带宽硅中介层方案

I-Cube S采用硅中介层（Silicon Interposer）作为核心连接载体，将逻辑芯片与高带宽存储器（HBM）裸片水平集成在同一中介层上，实现高算力、高带宽数据传输与低延迟特性。

其技术优势体现在三大方面：一是在大尺寸中介层下仍能保持出色的翘曲控制能力；二是具备超低信号损失和高存储密度特性；三是显著优化了热效率控制。从结构上看，I-Cube S与台积电的CoWoS-S技术相似，均采用“芯片-硅转接板-基板”的三层架构，适用于对性能要求严苛的高端AI芯片场景。

■Cube E：嵌入式硅桥创新设计

与I-Cube S的整体硅转接板不同，I-Cube E采用“嵌入式硅桥（Embedded Silicon Bridge）+RDL中介层”的混合架构：在高密度互连区域部署硅桥以实现精细布线，其余区域则通过无硅通孔（TSV）结构的RDL中介层完成连接。

这种设计既保留了硅桥的精细成像优势，又发挥了RDL中介层在大尺寸封装中的灵活性。该技术与台积电的CoWoS-L架构相近，均借鉴了英特尔EMIB技术的核心思路，在平衡性能与成本方面更具优势。

■H-Cube：混合基板过渡方案

H-Cube是I-Cube系列的衍生技术，采用“硅中介层-ABF基板-HDI基板”的混合结构。通过将精细成像的ABF基板与高密度互连（HDI）基板结合，H-Cube可支持更大的封装尺寸，布线密度较基础版I-Cube S进一步提升。

不过从技术演进来看，H-Cube更偏向过渡性方案——随着HDI基板布线能力的提升，ABF基板的中间层未来可能被省略，因此三星未将其作为独立技术类别，而是归入I-Cube体系下。

■3D IC突破：X-Cube垂直集成技术

X-Cube是三星面向3D IC封装的核心技术，通过硅通孔（TSV）实现芯片间的垂直电气连接，显著提升系统集成度。根据界面连接方式的不同，X-Cube分为两种类型：

◆X-Cube (bump)：采用凸点（bump）连接上下芯片界面，技术成熟度高，适合对成本敏感的中高端应用。

◆X-Cube (Hybrid Bonding)：采用混合键合技术实现界面连接，可大幅提升互连密度和热传导效率，是面向未来的高性能方案。

两种方案结构框架一致，核心差异在于连接精度与性能表现，共同构成三星在3D封装领域的技术储备。

整体而言，与台积电作为纯代工厂的技术输出模式不同，三星和英特尔的先进封装技术更多服务于自身芯片产品，因此市场知名度相对较低。

在技术路线上，三星目前更多扮演跟随者角色，I-Cube和X-Cube系列与台积电产品存在较多相似性。若想实现赶超，三星需在技术差异化和生态建设上加大投入。不过，先进封装作为半导体产业的“朝阳赛道”，技术成熟度仍有巨大提升空间，三星凭借其在存储芯片与晶圆制造领域的协同优势，未来有望在该领域实现突破。

总结

在晶圆代工业务承压的背景下，三星将先进封装视为战略突围的核心方向，通过多维度布局构建竞争壁垒。从美国封装工厂的投资，到日本横滨研发中心的设立；从 SoP 技术的推进，到玻璃基板技术的规划；从 Fan - Out PKG 技术的应用，到 SAINT、I - Cube 和 X - Cube 等技术的研发，三星形成了 “技术研发 + 产能落地 + 生态协同” 的立体布局。

三星致力于通过差异化技术路径弥补先进制程短板，依托 “设计 - 制造 - 封装” 一体化能力争夺 AI、数据中心等高端市场，同时借助美国政策红利与本土化供应链巩固客户合作。尽管面临成本高企、良率优化等挑战，但三星凭借集团资源协同与技术迭代韧性，正逐步缩小与头部玩家的差距。

展望未来，随着各项技术的成熟落地，三星有望在先进封装这一战略高地实现突破，重塑全球半导体产业的竞争格局。