联发科首颗 2nm 芯片来袭，产业格局或迎巨变

在半导体行业的激烈竞争中，芯片技术的每一次革新都备受瞩目。2025 年 5 月 20 日消息传出，联发科首颗 2nm 芯片即将到来，这无疑为行业发展注入了新的活力。

在近日举办的 COMPUTEX 上，联发科 CEO 蔡力行透露，公司首颗 2nm 芯片预计将在今年 9 月完成流片。与 3nm 芯片相比，这颗 2nm 芯片性能将提升 15%，能耗降低 25%，并且未来将会采用 A16、A14 制程。这一技术上的飞跃，有望为用户带来更高效、更节能的使用体验。

蔡力行回顾了联发科的发展历程。在疫情期间，联发科成功进入 5G 市场，尤其在旗舰手机市场取得重大成功。自家旗舰手机 SoC 的业绩从 2022 年至 2025 年预计增长 350%，市占率将位居全球第一。他对 6G 时代的到来充满期待，认为联发科将凭借 AI 技术在产业中占据有利位置。

在技术发展方面，蔡力行强调了互连 IP 的重要性，特别是晶粒与晶粒的连接（Die to Die）。联发科自家的 MLink IP 能够支持业界标准 UCle，为客户提供标准或更快的专有规格选择。目前，联发科 224G SerDes 技术已经成熟，未来将进一步发展至 448G SerDes，涵盖 PAM4 及 C2C（Chip-to-Chip）等技术。此外，随着 AI 服务器功耗的增加，PMIC（电源管理芯片）的重要性不断提升，未来 PMIC 将整合进芯片中，相关技术预期很快成熟。

虽然官方并未透露更多细节，但业内推测，该芯片将由台积电代工，可能是下一代旗舰智能手机 SoC 或为英伟达 NVLink Fusion 系统定制的专用集成电路（ASIC）芯片。目前，台积电 2nm 工艺节点在开发过程中表现出色，其缺陷率显著优于 3nm 和 7nm 工艺在相同研发阶段的表现。据报道，该节点芯片的良率现已达到台积电成熟 5nm 工艺的水平，并预计将于 2025 年第四季度正式进入大规模量产阶段。

此次技术跃进的关键在于台积电采用了全新的 GAAFET（全环绕栅极场效应晶体管）架构。相较于传统的 FinFET 架构，GAAFET 架构中的每个晶体管都采用了被栅极材料完全包裹的 nm 片结构，这一变革大幅提升了晶体管密度，有效降低了漏电现象，并显著降低了功耗。这是台积电首次在量产芯片中应用 GAAFET 架构，标志着其在半导体制造技术上的又一次重大突破。

在客户合作方面，AMD 成为首批受益者，其下一代代号为 “Venice” 的 EPYC 芯片已率先完成流片，预计将成为 2nm 节点的首发产品。相比之下，苹果的 iPhone 18 和英特尔的 Nova Lake CPU 虽也计划采用台积电的 2nm 技术，但上市时间将稍晚于 AMD。

台积电的 2nm 工艺客户名单堪称豪华，苹果、AMD、英特尔、英伟达、高通、上文提到的联发科以及博通等芯片设计领域的巨头均已预订产能。其中，英伟达的 Rubin GPU 最初将采用 3nm 工艺制造，但未来有望升级至 2nm 工艺。台积电董事长魏哲家表示，市场对 2nm 工艺的需求空前高涨，远超此前 3nm 工艺引发的抢购热潮。

据悉，全球半导体代工龙头台积电（TSMC）日前确认将上调 2nm 工艺晶圆价格，涨幅达 10%，引发行业广泛关注。多位知情人士称，台积电计划在未来几周内正式实施调价，其中 2nm 工艺 300mm 晶圆价格将从 3 万美元涨至 3.3 万美元。与此同时，4nm 节点价格涨幅可能高达 10%-30%，成为近年来台积电在先进制程领域最大幅度的价格调整。

公开数据显示，2016 年 10nm 制程晶圆报价约 6000 美元，至 5nm 时代已飙升至 1.6 万美元。此次 2nm 工艺定价直接跃升至 3.3 万美元区间，较 3nm 工艺 2 万美元的均价高出 65%。若以苹果 A20Pro 处理器为例，单片晶圆可切割约 400 颗芯片，仅代工成本分摊至每颗芯片即达 82.5 美元，较 A18 处理器 50 美元的成本激增 65%。

4nm 工艺的涨价策略更具弹性。据台积电客户透露，针对 AI、HPC 等高性能计算订单，4nm 代工价涨幅可能触及 30% 上限，而移动通信类订单涨幅则控制在 10% 左右。这种差异化定价策略反映出台积电对 AI 需求爆发的精准卡位 —— 英伟达 Blackwell 架构 GPU、AMDZen 6 架构 EPYC 处理器等 AI 算力芯片均锁定 4nm 制程，成为价格传导的核心载体。

联发科首颗 2nm 芯片的即将问世，以及台积电 2nm 工艺的进展和价格调整，都将对半导体行业的未来发展产生深远影响。各芯片设计巨头在 2nm 工艺上的布局，也将引发市场格局的新一轮变化。我们拭目以待这些新技术和新产品为行业带来的新机遇和新挑战。