150G的DAC 突破：重塑欧洲芯片设计格局与未来

近日，总部位于比利时鲁汶的 IMEC 宣布取得了一项重大的模拟设计突破。他们成功研发出一款 7 位、150 GSa/s 的数模转换器（DAC），采用 PAM - 4 调制，目标速度高达每通道 300 Gb/s。据 IMEC 报告，这一成果为数据中心和超大规模计算架构中显著提升互连速度铺平了道路。

该 DAC 是基于 imec 先进的 5 纳米 FinFET CMOS 平台构建的。在当下，随着人工智能和云工作负载的数据密集度日益提升，现有的模数转换和数模转换解决方案在兼顾功耗、延迟和信号完整性的同时，难以跟上发展步伐，高速链路设计面临着日益严峻的挑战。而这款新的 DAC 则很好地解决了这些问题。

imec 高速收发器项目经理 Peter Ossieur 强调，这款新芯片实现了速度与能效的完美结合，在同等性能水平下实属罕见。他解释说，该设计 “目标是实现每通道 200 Gb/s 以上的数据速率，并最终达到 400 Gb/s”，并指出采用 5 纳米 FinFET CMOS 工艺是实现这一性能的必要条件。

与美国和亚洲厂商相比，欧洲在尖端 DAC 和 ADC 开发方面一直处于落后状态。Imec 的这一声明无疑是一个战略信号，表明欧洲本土的研究和设计能够跟上全球 OEM 厂商在超大规模数据互连方面的需求。150 GSa/s 是一个重要的里程碑，此前这项技术只能在垂直集成实验室或专有工艺中实现，而 Imec 的原型机如今将这一能力带入了主流 FinFET CMOS 工艺。

DAC 的应用环境至关重要。结合低抖动飞秒级时钟和 PAM - 4 信令，该模拟设计满足了行业向多通道、400 GbE 及更高速率发展的需求。因此，该器件可以成为未来面向 100 GHz 带宽链路的 300 - 400 GSa/s 转换器的基础。

对于欧洲模拟设计团队和半导体 OEM 厂商来说，这一进步意味着巨大的机遇。imec 的工艺和架构专业知识现在可以支撑下一代 SerDes 和光收发器 ASIC。与此同时，全球竞争对手正朝着 56 Tbit/s 交换结构、AI 加速器和百亿亿次级处理器的方向发展，所有这些都需要超高效的高速 I/O。

这一重心调整将重塑欧洲芯片设计，焦点将从 IP 授权和传统工艺转向高速混合信号创新，这对下一代数据基础设施至关重要。高管们面临的关键问题是：谁将率先嵌入这款 DAC？晶圆厂的可扩展性和单芯片成本将如何演变？

imec 声明表示，下一步将 “将采样率翻倍至 300 GSa/s，并将带宽提升至 100 GHz 以上”，这为未来发展指明了方向。对于从事模拟密集型高速接口工作的专业工程师来说，这提供了一个罕见的、扎根于欧洲研发的、切实可行的参考设计。对于企业高管来说，这表明欧洲仍然能够在模拟 IP 领域保持领先地位，在先进节点上实现实际吞吐量的提升。